JP3539429B2 - 薄膜半導体装置の製造方法及び減圧化学気相堆積装置 - Google Patents

薄膜半導体装置の製造方法及び減圧化学気相堆積装置 Download PDF

Info

Publication number
JP3539429B2
JP3539429B2 JP2003328364A JP2003328364A JP3539429B2 JP 3539429 B2 JP3539429 B2 JP 3539429B2 JP 2003328364 A JP2003328364 A JP 2003328364A JP 2003328364 A JP2003328364 A JP 2003328364A JP 3539429 B2 JP3539429 B2 JP 3539429B2
Authority
JP
Japan
Prior art keywords
reaction chamber
substrate
silicon film
temperature
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003328364A
Other languages
English (en)
Other versions
JP2004088114A (ja
Inventor
光敏 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003328364A priority Critical patent/JP3539429B2/ja
Publication of JP2004088114A publication Critical patent/JP2004088114A/ja
Application granted granted Critical
Publication of JP3539429B2 publication Critical patent/JP3539429B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明はアクティブマトリックス液晶ディスプレイや超LSI等に適応される薄膜半導体装置の製造方法及び半導体装置の一部を構成する半導体層を堆積する減圧化学気相堆積装置に関する。
近年、液晶ディスプレイの大画面化、高解像度化に伴い、その駆動方式は単純マトリックス方式からアクティブマトリックス方式へ移行し、大容量の情報を表示出来るように成りつつ有る。アクティブマトリックス方式は数十万を越える画素を有する液晶ディスプレイが可能で有り、各画素毎にスイッチングトランジスタを形成するもので有る。各種液晶ディスプレイの基板としては、透過型ディスプレイを可能ならしめる溶融石英板やガラスなどの透明絶縁基板が使用されている。
しかしながら、表示画面の拡大化や低価格化を進める場合には絶縁基板として安価な通常ガラスを使用するのが必要不可欠で有る。従って、この経済性を維持して尚、アクティブマトリックス方式の液晶ディスプレイを動作させる薄膜トランジスタを安価なガラス基板上に安定した性能で形成する事が可能な技術が望まれていた。
薄膜トランジスタの能動層としては、通常アモルファスシリコンや多結晶シリコンが用いられるが、駆動回路まで一体化して薄膜トランジスタで形成しようとする場合には動作速度の速い多結晶シリコンが有利である。
この様に通常のガラス基板上に多結晶シリコン膜を能動層とする薄膜半導体装置を作成する技術が求められているが、通常のガラス基板を用いる際には最高プロセス温度が約600℃程度とのガラス歪点温度以下とする大きな制約が有る。
即ち低温プロセスで液晶ディスプレイを動作し得る薄膜トランジスタと、駆動回路を高速作動し得る薄膜トランジスタの能動層を形成する技術が望まれている。
こうした能動層シリコン膜の形成には、第1にLPCVD法で堆積する技術の他、例えば特許文献1には、絶縁基板上に570℃以下の温度でLPCVD法に依りシリコン膜を堆積し、しかる後640℃以下の温度にて24時間程度の熱処理を施して薄膜トランジスタの特性を高める技術が示されている。第三の方法として、例えば非特許文献1或いは非特許文献2には、RFマグネトロン・スパッタリングやプラズマCVD法で300℃程度以下の温度にてアモルファス・シリコン膜を堆積した後、各種レーザー照射を行う事で薄膜トランジスタの能動層を形成する技術が示されている。
特開昭63−307776号公報 Jpn.J.Appl.Phys.28,1871,'89 電子情報通信学会技術研究報告EID−88−58
しかしながら、前述の従来技術にはそれぞれ種々の問題が内在している。第二、第三のシリコン薄膜を堆積した後、熱処理やレーザー照射で能動層の特性向上をはかる方法では、第一のLPCVD法による製造方法に比較して、製造工程が著しく煩雑冗長と化し、生産性の低下や高価な加工装置の購入、製品価格の上昇を招くと言った問題点が有る。一方、従来のLPCVD法で能動層となるシリコン膜を堆積する方法では、LPCVD装置が良質なシリコン膜堆積に不適切で有り、又堆積技術その物も未熟で有る為トランジスタとしての特性が不十分で有り、高精細高画質液晶ディスプレイのスイッチング素子や駆動回路用としては未だ不適切で有るとの問題点が有った。
そこで本発明はこの様な諸問題点の解決を目差し、その目的はトランジスタ特性の良好な薄膜半導体装置を能動層の形成にはLPCVD法のみで行うと云う簡略な工程で形成する事が出来る薄膜半導体装置の製造方法を提供する事と、こうした目的に適した減圧化学気相堆積装置を提供する事に有る。
上記課題は、少なくとも表面が絶縁性物質である基板上にシリコン膜を形成し、該シリコン膜をトランジスタの能動層とする薄膜半導体装置の製造方法に於いて、前記シリコン膜を減圧化学気相堆積法(LPCVD法)にて堆積する際、該シリコン膜堆積後、該基板を包容する環境を水素濃度が爆発下限界以下である水素と不活性ガスとの混合ガス雰囲気下に維持したまま該基板温度を500℃以下迄下げる工程を含む事を特徴とする薄膜半導体装置の製造方法に依り達成され、斯たる薄膜半導体装置の製造方法は、反応室内に挿入された少なくとも表面が絶縁性物質である基板上に、シリコン膜を形成する減圧化学気相堆積装置に於いて、前記反応室に隣接した予備室を有し、該予備室は大気圧から真空にわたり、水素濃度が爆発下限界以下である水素と不活性ガスとの混合ガス雰囲気下に維持され得る事を特徴とする減圧化学気相堆積装置に依り達成される。
以上述べた様に、本発明の薄膜半導体装置の製造方法に依れば、表面が絶縁性物質で有る基板上に能動層となるシリコン膜を形成する薄膜半導体装置に於いて、該シリコン膜をLPCVD法で堆積する際、該シリコン膜堆積後、該基板を包容したる環境を還元性雰囲気下に維持したまま該基板温度を下げる事に依り、シリコン膜中からの水素原子の離脱を抑制し、不対電子対の発生を少なくする事が可能となり、良好な薄膜半導体装置を製造する事が可能となった。
又、本発明の減圧化学気相堆積装置に依れば、良質なシリコン膜を作業能率を損なう事無く簡便に堆積出来る。さらに、作業時間を大幅に短縮する事が可能となり、且つロット間のバラツキを低減させる事が出来る。
この様に本発明に依り、良好な薄膜半導体装置を作業能率良く、安定的に製造する事が可能となり、LSIの集積化やTFTを用いた液晶ディスプレイの高性能化や低価格化をもたらすと云う多大な効果を有する。
(実施例1)
以下本発明の実施例を説明するが、本発明が以下の実施例に限定される物では無い。
図1(a)〜(e)はMIS型電界効果トランジスタを形成する多結晶シリコン薄膜トランジスタの製造プロセスを断面で示した図で有る。
本実施例1では基板101として235mm口の石英ガラスを用いた。しかし、600℃4〜5時間の熱環境に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。まず有機洗浄又は酸洗浄された基板101に下地保護膜102を形成する。本実施例1では常圧気相化学堆積法(APCVD法)にて二酸化硅素膜(SiO2膜)を2000オングストローム堆積した。下地保護膜102としてはSiO2膜に代り窒化硅素膜(SiNx)等も可能で有り、その形成方法もプラズマCVD法(PECVD法)やスパッター法など工程温度が600℃以下のあらゆる形成手段が有効で有る。続いて、ソース・ドレイン領域103を形成する。
(図1(a))本実施例1ではn型半導体装置の作成を試みた為、不純物として燐を選び、LPCVD法でホスフィン(PH3)とモノシラン(SiH4)を原料ガスとして燐を含んだ多結晶シリコン膜を堆積した後、パターニングに依り、ソース・ドレイン領域103を形成した。燐を含んだ多結晶シリコン膜の堆積温度は600℃で、堆積速度30オングストローム/minで1500オングストロームの膜厚に堆積して、ソース・ドレイン領域を作成した。
次にLPCVD法で後にチャンネル部を構成するに至るシリコン膜104を堆積する。(図1(b))本実施例1で使用したLPCVD装置の概要を図2に示す。LPCVD装置は反応室201の容積として184.5l有し、基板202は反応室中央付近に水平に設置される。原料ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガスは必要に応じて反応室下部より反応室201内に導入され、反応室上部より排気される。石英ガラスで作られた反応室の外側には3ゾーンに分れたヒーター203が設けられて居り、それらを独立に調整する事で反応室内中央部付近に所望の温度で均熱帯を形成する。この均熱帯は約350mmの高さで広がり、その範囲内での温度のずれは、例えば600℃に設定した時0.2℃以内で有る。従って挿入基板間の間隔を5mmとすれば、1バッチで70枚の基板処理が可能で有る。
本実施例1では20mm間隔で17枚の基板を均熱帯内に設置した。排気はロータリー・ポンプ204とメカニカル・ブースター・ポンプ205を直結して行った。この為ガス種の違いに依る排気速度の差は現れない。又、圧力はガス種に依存しない隔膜式圧力計で測定した。炉内温度600℃に於いて両ポンプを運転した状態でヘリウム等の不活性ガスを反応室201に流した場合、反応室内平衡圧力P(mtorr)とガス流量Q(SCCM)との間には次の関係式が成り立つ。
P=2.260+0.3100×Q 10SCCM≦Q≦100SCCM P=24.04+0.1626×Q 200SCCM≦Q≦900SCCM本実施例1では上述のLPCVD装置を用いてシリコン膜104を堆積した。(図1(b))ソース・ドレイン領域が形成され、該領域表面上の自然酸化膜を取り除いた基板は、表側を下向きとしてLPCVD装置反応室に挿入された。挿入時の反応室温度は395℃から400℃の間で有り、反応室内は窒素雰囲気に保たれている。反応室入口付近には約6SLMの窒素で窒素カーテンを形成し、基板挿入時に酸素や水分が反応室内に流れ込む事を最小限に止めている。反応室内に空気中の水分や酸素が混入すると、これらは反応室壁のシリコン層に吸着し、或いはシリコンと反応して反応室内に残留し、チャンネル部となるシリコン膜堆積の際、脱ガスとして現れ、堆積シリコン膜の膜質を悪化させたり、膜厚の変動を大きくする等の不安定性の原因となる。
基板挿入後、真空引き、漏洩検査を施し、異常が無ければ挿入温度の400℃から堆積温度迄反応室内温度を上げる。本実施例1では堆積温度は600℃で二時間費やして昇温した。通常この昇温期間中には純度99.99%程度以上の窒素・ヘリウム等の不活性ガスが流されるが、本実施例1では水素3%アルゴン97%のアルゴン・水素混合ガスを700SCCM流し続けて昇温した。この時反応室内平衡圧力は138mtorr で有った。本実施例1では安全上の理由より水素濃度を3%として昇温期間中反応室内を還元性雰囲気に維持したが、水素濃度は無論問われない。又、反応室内を400℃から堆積温度に昇温する丈の目的で有るならば昇温時間は一時間で十分だが、昇温期間中還元性雰囲気を維持して反応室側壁からの酸素や水分の脱ガスを除去し、清浄な堆積環境を現出する為には二時間程度以上の昇温期間が好ましい。
還元性雰囲気に依る昇温期間終了後、直ちに所定量のシラン(SiH4)・ジシラン(Si26)等の原料ガスと必要に応じて希釈ガスを反応室に導入し、シリコン膜104を堆積する。本実施例1では純度99.999%以上のシランを11.25SCCM流してシリコン膜を堆積した。シリコン膜堆積中の反応室内平衡圧力は7.65mtorrで有った。シリコン膜104は20分39秒間反応室にシランを流し続けて堆積された。シリコン膜堆積終了後、反応室は即座に真空引きを行なわれ、反応室内に未反応シランが残留せぬ様対処された。この真空引きは4分間行なわれた。又、シリコン膜堆積終了直後ヒーター設定温度は600℃から400℃に変更された。
真空引き終了後3分間費やしてシランなど反応性ガスライン及びマスフロー・コントローラ内を窒素で置換した。この間反応室には水素3%アルゴン97%のアルゴン・水素混合ガスを700SCCM流し続け、反応室内平衡圧力を約140mtorrに維持していた。反応性ガスライン及びマスフロー・コントローラ内の窒素置換終了後反応室はアルゴン・水素混合ガスに依り大気圧に戻され、この後一時間半費やして反応室及び基板温度が400℃程度迄下るのを待たれた。この降温期間中反応室には約1SLMのアルゴン・水素混合ガスが流され、反応室内は大気圧に保たれていた。本実施例1ではこの降温期間中水素3%アルゴン97%の気体組成で還元性雰囲気を作り出したが、水素濃度や不活性ガス種は無論これらに限定される物では無い。例えば不活性ガスとしてアルゴンに代りヘリウム、窒素等も可能で有るし、水素濃度も100%で有っても構わない。本実施例1では水素の爆発下限界を越えぬ様、3%を安全上の理由より選定した。
この様に還元性雰囲気下で基板温度を下げる事に依り、堆積シリコン膜中に存在する水素が離脱して、不対電子対が発生する現象を抑制出来る。一般にシリコン膜から水素が離脱する温度は450℃以上と認識されている故、還元性雰囲気下で基板温度を下げる場合でも、基板温度が450℃程度以下となる迄基板を包容したる環境を還元性雰囲気に維持する事が好ましい。しかしながら、堆積温度から基板温度を450℃程度以下迄下げるには本実施例1が示した様に一時間以上の降温期間が必要となり、作業能率を落す原因となる。
一方シリコン膜中からの水素の離脱現象はボルツマン統計に従う為、温度の低下と共にその離脱速度は急激に遅くなる。これらの理由に依り、少なくとも基板温度が500℃程度以下となる迄、基板を包容したる環境を還元性雰囲気に保っておく事が望ましい。
この様にして還元性雰囲気下で基板温度400℃程度迄下げられた後、該基板は反応室より取り出された。本実施例1では水素濃度が3%で有った為、反応室内の排気を省き、直接大気開放したが、水素濃度が高い場合は排気が必要不可欠で有る。本実施例1で得られたシリコン膜104の膜厚は244オングストロームで有った。
こうして堆積されたシリコン膜はレジストでパターニングされた後、四弗化炭素(CF4)と酸素(O2)の混合プラズマに依りエッチングされ、チャンネル部シリコン膜105を形成した。(図1(c))続いてゲート絶縁膜106を形成する。本実施例1ではSiO2 膜を電子サイクロトロン共鳴プラズマCVD法(ECR−PECVD法)で1500オングストロームの膜厚に堆積した。(図1(d))その後、ゲート電極107を形成後、必要に応じて層間絶縁膜108を堆積し、更にコンタクトホール開口後、ソース・ドレイン取り出し電極109を形成してトランジスタが完成する。(図1(e))
この様にして試作した薄膜トランジスタ(TFT)の特性を測定した所、ソース・ドレイン電圧Vds=4Vで飽和電流領域から求めた有効電子移動度μoと捕獲密度Nt(J.Levinson et al.J.Appl.Phys.53,1193,1982)は其々μo=5.3±0.15cm2 /v・secNt=(6.9±0.26)×1011l/cm2で有った。測定は25℃で行なわれ、測定したトランジスタチャンネル部の長さL=10μm、幅W=100μmで有った。又Vds=4V、ゲート電圧Vgs=10Vでトランジスタをオンさせた時のソース・ドレイン電流はION=13.4±1.15μAとなり、Vds=4V、Vgs=0Vでトランジスタをオフさせた時のオフ電流はIOFF=0.87±0.05pAとなり、オン・オフ比7桁以上の良好なTFTが作成された。
(実施例2)
チャンネル部シリコン膜を堆積する工程を除いて、それ以外は総て実施例1と同じ工程に依りTFTを作成した。本実施例2はLPCVD法でチャンネル部シリコン膜を成膜する従来技術に対応し、実施例1の本発明と比較され得る。
本実施例2ではチャンネル部シリコン膜を堆積するのに実施例1と同じLPCVD装置を用いたが、昇温条件及び降温条件は実施例1と異っている。チャンネル部シリコン膜堆積に当たり、まず基板挿入後、真空引き、漏洩検査を施した後、挿入温度の400℃から堆積温度の600℃迄昇温するが、この昇温条件を従来技術で行った。
即ち、本実施例2では純度99.9999%以上のヘリウムを350SCCM流し続けて一時間の昇温期間を設けた。昇温期間中の反応室内平衡圧力は81.5mtorr で有った。ヘリウムに依る一時間の昇温終了後、実施例1と同様直ちに純度99.999%以上のシラン11.25SCCMを反応室に流してシリコン膜を堆積した。シリコン膜堆積中の反応室内平衡圧力は7.67mtorrで有った。シリコン膜は20分39秒間反応室にシランを流し続けて堆積された。シリコン膜堆積直後、ヒーター設定温度は600℃から400℃に変更され、反応室は4分間真空引きを行なわれた。真空引き終了後3分間マスフロー・コントローラー内等を窒素で置換した。この間反応室には純度99.99%以上の窒素を700SCCM流し続け、反応室内平衡圧力を約140mtorr に維持していた。その後反応室は純度99.99%以上の窒素に依り大気圧に戻され、直に基板は取り出された。この時の基板温度は530℃程度で有った。本実施例2で得られたシリコン膜の膜厚は250オングストロームで有った。
これ以外の工程は総て実施例1と全く同じ工程を経てTFTを作成し、そのトランジスタ特性を測定した所、ソース・ドレイン電圧Vds=4Vで飽和電流領域から求めた有効電子移動度μoと捕獲密度Ntは其々μo=4.0±0.17cm2 /v・sec、Nt=(7.8±0.15)×1011l/cm2 で有った。又L=10μm、W=100μmのTFTでVds=4V、Vgs=10Vでトランジスタをオンさせた時のオン電流はION=6.24±0.09μA、Vds=4V、Vgs=0Vでトランジスタをオフさせた時のオフ電流はIOFF =0.94±0.06pAで有った。
本発明の一例で有る実施例1と従来技術の実施例2を比較すると、本発明は従来技術に対して移動度を30%以上改善し、しかも捕獲密度を10%以上低減させる事に成功している事が分る。その結果、オン電流は従来の115%増と大きく増え、且つオフ電流を10%近く減少させる事が可能となっている。
(実施例3)
チャンネル部シリコン膜を堆積する工程を除いて、それ以外は総て実施例1と同じ工程に依りTFTを作成した。従来技術で有る実施例2と本発明の一例で有る実施例1とでは厳密に言うと、昇温方法と降温方法の二点が違う為、本実施例3では降温方法の違いがもたらす結果を示し、本発明の有効性を実証する。
本実施例3ではチャンネル部シリコン膜を堆積するのに本発明の一例で有る実施例1と同じLPCVD装置を用いたが、降温条件のみが実施例1と異っている。チャンネル部シリコン膜堆積に当たり、まず基板挿入後、真空引き、漏洩検査を施した後、挿入温度の400℃から堆積温度の600℃迄昇温する。昇温時間は二時間で、この間水素3%アルゴン97%のアルゴン水素混合ガスを700SCCM流し続けた。この時、反応室内平衡圧力は139mtorrで有った。
昇温期間終了後、直ちに純度99.999%以上のシランを11.25SCCM反応室に流してシリコン膜を堆積した。シリコン膜堆積中の反応室内平衡圧力は7.70mtorrで有った。シリコン膜は20分39秒間反応室にシランを流し続けて堆積された。
シリコン膜堆積直後、ヒーター設定温度が600℃から400℃に変更され、反応室は4分間真空引きを行なわれた。真空引き終了後3分間マスフロー・コントローラー内等を窒素で置換し、この間反応室には純度が99.99%以上の窒素を700SCCM流し続け、反応室内平衡圧力を約140mtorrに維持していた。
その後反応室は純度99.99%以上の窒素に依り大気圧に戻され、直に基板は取り出された。この時の基板温度は530℃程度で有った。本実施例2で得られたシリコン膜の膜厚は262オングストロームで有った。
これ以外の工程は総て実施例1と全く同じ工程を経てTFTを作成し、そのトランジスタ特性を測定した所、ソース・ドレイン電圧Vds=4Vで飽和電流領域から求めた有効電子移動度μoと捕獲密度Ntは其々μo=5.4±0.09cm2/v・sec、Nt=(7.9±0.27)×1011l/cm2で有った。
又L=10μm、W=100μmのTFTでVds=4V、Vgs=10Vでトランジスタをオンさせた時のオン電流はION=8.89±0.96μA、Vds=4V、Vgs=0Vでトランジスタをオフさせた時のオフ電流はIOFF=1.16±0.13pAで有った。
実施例1から実施例3を通じて各基板上トランジスタ5点を測定し、その平均と標準偏差をX±Onの形式で記述して来た。本発明の一例で有る実施例1と比較の為に行なわれた実施例3とから移動度は誤差範囲で一致しているものの、還元性雰囲気下で降温すると捕獲密度は明らかに減少し、その結果、オン電流は増え、同時にオフ電流を減ずる事が可能となった。これは還元性雰囲気下での降温が、堆積シリコン膜中からの水素離脱を抑制し、捕獲密度の原因となる不対電子対の発生を最小限に止たからで有る。本発明の有効性を実証する物で有る。
(実施例4)
図3は本発明の一実施例で有る減圧化学気相堆積装置(LPCVD装置)の概要を示した図で有るが、本発明が図3に示したLPCVD装置に限定されるものでは無い。例えば、本発明では縦形ホット・ウォール・タイプを実施例として用いたが、横型のCVD装置やコールド・ウォール・タイプなどあらゆる形式のLPCVD装置に対して有効で有る。
本発明に依るLPCVD装置は主として反応室301と反応室に隣接した予備室302とから構成され、反応室301と予備室302との間にはゲート・バルブ303が設けられて居る。図3に示した状態ではゲート・バルブ303は開いて居り、基板304は反応室内に入っている。ゲート・バルブ303が開いた状態に於いては反応室301はローダー台305に依って密閉される。予備室302にはガス導入口306が設けられて居り、予備室302に水素や水素とヘリウム・窒素・アルゴン等の不活性ガスとの混合ガス、或いはこれら不活性ガス単体を予備室302に導入し得る。予備室302の排気は真空ポンプ307に依り行なわれる。真空ポンプとしてはロータリー・ポンプやメカニカル・ブースター・ポンプ、ターボ分子ポンプ、ドライポンプ等が可能で、これらの組み合わせより構成される。真空ポンプ307と予備室302の間にはゲート・バルブ308が設けられて居る。
以下本発明に依るLPCVD装置の操作手順及び本発明に依るLPCVD装置に依りシリコン膜を堆積した際に得られる多大なる効果を説明する。
まず大気開放された予備室302に降りているローダー台305とその上に乗っているボート309上に基板304を設置する。この状態ではゲート・バルブ303は閉じられて居り、反応室301内は真空に維持されている。予備室302が大気開放されている時は常にゲート・バルブ303は閉じられ、反応室301内が酸素や水分、ほこり等の大気から汚染されるのを防いでいる。この時、反応室301を排気する真空排気系310は運転されて居り、反応室301に水素を3%程度含む水素・不活性ガスの混合ガスを流し反応室301内を還元性雰囲気に維持して居く事が好ましい。この時の反応室内は0.1forrから1forr程度の圧力に維持され、反応室内温度は400℃程度以上の温度に保たれている。又この時反応室に流す水素・不活性ガスの混合ガスに於ける水素濃度は0%から100%迄の間で任意に設定し得る。但し安全上の理由より、その濃度は爆発下限界より低い値で、出来る丈高い濃度が好ましい。
基板設置後、予備室の扉を閉じ、ゲート・バルブ308を開き、真空ポンプ307に依り予備室の排気を行う。予備室の真空引き終了後、予備室へのガス導入管306より水素・不活性ガスの混合ガスを予備室に導入し、予備室を還元性雰囲気の真空とする。この時の水素濃度も爆発下限界を越えぬなるべく高い値が好ましい。水素濃度・不活性ガス種等は反応室に流している前述の混合ガスと同じ物が望まれるが、それに限られる必要も無い。予備室内の圧力は反応室内の圧力と同等又は若干低めが好ましい。次にゲート・バルブ303を開け、基板304を反応室301内に挿入する。(図3の状態)その後真空引き漏洩検査を施し、昇温期間に入る。反応室が常時堆積温度に保たれている場合、基板が堆積温度で熱平衡に達する30分程度でも構わないが、基板304やボート309からの脱ガスを考慮すると一時間程度が好ましい。この昇温期間中は実施例1で詳述した様に反応室を還元性雰囲気に保って居く。
昇温終了後直ちに反応室に所定量の原料ガス及び必要に応じて希釈ガスを導入して、シリコン膜を堆積する。シリコン膜堆積後、直ちに4分間程度反応室の真空引きを行ない、未反応の原料ガスが反応室に残留せぬ様対処する。続いてマスフロー・コントローラ内等の窒素置換を3分間行なう。この間、反応室と予備室には水素・不活性ガス混合ガスを適当量流し続け、両室を還元性雰囲気の真空に保つ。この時予備室の排気は真空ポンプ307に依り行なわれ、ゲート・バルブ308は開いている。
本実施例4ではこの時の水素濃度を水素の爆発下限界を越えぬ3%としたが、無論この濃度は何%で有っても構わない。但し高濃度で有る場合、予備室を大気開放する前に予備室内の水素濃度を爆発下限界以下にする必要が有る。
又この間の両室の圧力は両室内の気体熱容量が出来る丈小さくなる様に、低い方が好ましいが、同時に反応室と予備室の容積を考慮すると数百SCCM以上の水素・不活性ガス混合ガスを流し続ける必要が有り、これら両者の兼ね合いで定まる。
本実施例4では実施例1と同様水素3%アルゴン97%の水素アルゴン混合ガスを両室に700SCCM流し続け、両室に付随した自動圧力調整装置を作動させ両室の圧力を約140mtorr に保った。反応室301ではガス導入口が反応室の下部に設置され、排気は上部よりなされるが、予備室302ではガス導入口306は予備室上部に設けられ、予備室下部のゲート・バルブ308を通じて排気されているが、本発明がこのガス導入口と排気の位置組み合わせに限定される物では無い。
窒素置換終了後、ゲート・バルブ303を開き、ローダー台305とその上に乗っているボート309上の基板304を還元性雰囲気真空の予備室302に降ろす。この時反応室301壁と基板304は堆積温度又は堆積温度より若干低い温度で熱平衡に達しているのに対し、予備室は室温で平衡している。その為、両室の圧力が高く且つ基板を反応室から予備室に降す際の速度が速いと基板の被る熱衝撃が大きくなり、基板として通常ガラスを用いた場合、基板が割れて仕舞う。両室が大気圧の場合、ガラス基板が熱衝撃で割れない為には反応室301と予備室302間の昇降に45分程度の時間が必要で有るが、両室が真空の場合、その時間を40分以下に短縮出来る。本実施例では両室の圧力が140mtorrで、35分で基板の昇降を行った。
基板が予備室302内に降りた後、反応室301と予備室302間のゲート・バルブ303を閉じ、予備室302内に爆発限界以下の濃度で水素を含む水素不活性ガス混合気体を流し予備室を大気圧に戻す。本実施例4では実施例1と同様、水素3%、アルゴン97%の水素・アルゴン混合ガスで予備室を大気圧に戻し、基板の温度を下げた。本実施例4では予備室が室温で熱平衡している為、還元性雰囲気大気圧下で基板の温度は10分間の昇温期間後約300℃迄低下した。
昇温期間中予備室302には約1SLMの水素・アルゴン混合ガスが流されていた。その後予備室は大気開放され、基板が取り出される。
以上本実施例4で述べて来た様に本発明のLPCVD装置を用いると、実施例1で示した良質なシリコン膜を作業能率を損なう事無く簡便に堆積出来る。
即ち本発明では反応炉内が常に還元性雰囲気に保たれている為、反応炉内が酸素・水分等に依り汚染される事無く、脱ガスと堆積温度への熱平衡を得る為の昇温期間を約一時間短縮し得る。又堆積後室温と熱平衡に達している予備室を還元性雰囲気下に保ち、この予備室で基板の温度を下げる事で降温期間を矢張り一時間以上短縮出来、しかも基板の温度を300℃程度迄下げる為、シリコン膜からの水素の離脱確率をより小さくし得る。又、基板の予備室と反応室間の昇降を真空中で行う事に依り、昇降速度を速める事が可能となり、基板の出し入れで約20分の時間が短縮可能となる。この結果、実施例1に示した様に、従来のLPCVD装置にて本発明で記述した良質なシリコン膜を形成するのに比べて、本実施例4で述べた本発明に依るLPCVD装置を用いて良質なシリコン膜を形成する場合一バッチあたり約二時間半の作業時間を短縮出来、大幅に作業能率が上げられた。
加えて、本実施例4で述べた本発明に依るLPCVD装置では、反応室が大気にさらされる事が無い為、堆積速度のロット間のバラツキも小さくなり、相応して、ロット間の膜質、延てはTFTの安定化をも実現出来た。
(a)〜(e)は本発明の一実施例を示すシリコン薄膜半導体装置製造の各工程に於ける素子断面図。 本発明の実施例で用いた従来型のLPCVD装置の概要を示す図。 本発明に依るLPCVD装置の概要を示す図。
符号の説明
101 基板
102 下地保護膜
103 ソース・ドレイン領域
104 シリコン膜
105 チャンネル部シリコン膜
106 ゲート絶縁膜
107 ゲート電極
108 層間絶縁膜
109 ソース・ドレイン取り出し電極
201 反応室
202 基板
203 ヒーター
204 ロータリー・ポンプ
205 メカニカル・ブースター・ポンプ
301 反応室
302 予備室
303 ゲート・バルブ
304 基板
305 ローダー台
306 ガス導入口
307 真空ポンプ
308 ゲート・バルブ
309 ボート
310 真空排気系

Claims (2)

  1. 少なくとも表面が絶縁性物質である基板上にシリコン膜を形成し、該シリコン膜をトランジスタの能動層とする薄膜半導体装置の製造方法に於いて、
    前記シリコン膜を減圧化学気相堆積法(LPCVD法)にて堆積する際、該シリコン膜堆積後、該基板を包容する環境を水素濃度が爆発下限界以下である水素と不活性ガスとの混合ガス雰囲気下に維持したまま該基板温度を500℃以下迄下げる工程を含む事を特徴とする薄膜半導体装置の製造方法。
  2. 反応室内に挿入された少なくとも表面が絶縁性物質である基板上に、シリコン膜を形成する減圧化学気相堆積装置に於いて、
    前記反応室に隣接した予備室を有し、該予備室は大気圧から真空にわたり、水素濃度が爆発下限界以下である水素と不活性ガスとの混合ガス雰囲気下に維持され得る事を特徴とする減圧化学気相堆積装置。
JP2003328364A 2003-09-19 2003-09-19 薄膜半導体装置の製造方法及び減圧化学気相堆積装置 Expired - Lifetime JP3539429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003328364A JP3539429B2 (ja) 2003-09-19 2003-09-19 薄膜半導体装置の製造方法及び減圧化学気相堆積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003328364A JP3539429B2 (ja) 2003-09-19 2003-09-19 薄膜半導体装置の製造方法及び減圧化学気相堆積装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002363858A Division JP2003179075A (ja) 2002-12-16 2002-12-16 減圧化学気相堆積装置

Publications (2)

Publication Number Publication Date
JP2004088114A JP2004088114A (ja) 2004-03-18
JP3539429B2 true JP3539429B2 (ja) 2004-07-07

Family

ID=32064548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003328364A Expired - Lifetime JP3539429B2 (ja) 2003-09-19 2003-09-19 薄膜半導体装置の製造方法及び減圧化学気相堆積装置

Country Status (1)

Country Link
JP (1) JP3539429B2 (ja)

Also Published As

Publication number Publication date
JP2004088114A (ja) 2004-03-18

Similar Documents

Publication Publication Date Title
JP4466775B2 (ja) 薄膜半導体装置の製造方法
US5510146A (en) CVD apparatus, method of forming semiconductor film, and method of fabricating thin-film semiconductor device
WO2004079826A1 (ja) 薄膜トランジスタの製造方法、及び表示装置と電子機器
JP4188330B2 (ja) 半導体素子の製造方法
JP4258476B2 (ja) 薄膜半導体装置の製造方法
JP3539429B2 (ja) 薄膜半導体装置の製造方法及び減圧化学気相堆積装置
JP3254698B2 (ja) 薄膜半導体装置の製造方法
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JP3433736B2 (ja) 半導体装置の製造方法
JPH05198507A (ja) 半導体作製方法
JP3284414B2 (ja) 薄膜半導体装置の製造方法
JP2003179075A (ja) 減圧化学気相堆積装置
JPH05129202A (ja) 薄膜半導体装置とその製造方法及びシリコン膜
JP3430565B2 (ja) 薄膜半導体装置及びその製造方法
JP3203772B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP4023367B2 (ja) 半導体膜形成方法、及び半導体膜製造方法
JP2003178990A (ja) 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ
JP3038898B2 (ja) 薄膜半導体装置の製造方法
JP2005167280A (ja) 半導体装置、アクティブマトリクス基板、及び電子機器
JPH10223913A (ja) 薄膜半導体装置の製造方法
JP3786580B2 (ja) 化学気相堆積装置及びそれを用いた半導体膜の製造方法
JP2001244259A (ja) 絶縁体薄膜を製造する方法
JP2001284272A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JPH05102188A (ja) 薄膜半導体装置の製造方法
JP2002373902A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8