JPS5965479A - 薄膜トランジスタとその製造方法 - Google Patents

薄膜トランジスタとその製造方法

Info

Publication number
JPS5965479A
JPS5965479A JP17500782A JP17500782A JPS5965479A JP S5965479 A JPS5965479 A JP S5965479A JP 17500782 A JP17500782 A JP 17500782A JP 17500782 A JP17500782 A JP 17500782A JP S5965479 A JPS5965479 A JP S5965479A
Authority
JP
Japan
Prior art keywords
thin film
polycrystalline
polycrystalline silicon
film transistor
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17500782A
Other languages
English (en)
Inventor
Kesao Noguchi
野口 今朝男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP17500782A priority Critical patent/JPS5965479A/ja
Publication of JPS5965479A publication Critical patent/JPS5965479A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は薄膜トランジスタ(以下TPTと略称する)と
その製造方法(cF+する。
、米国ワイマ−(Weimer)氏によって提唱された
TI”T(特公昭4l−8172)は蒸着操作のみで製
作できることを特徴としている0ざらに現在では、プラ
ズマ応用プロセスの向上により、プラズマ中で薄膜を形
成する方法が用いられるようになった。TPTに設けら
れる半導体4膜はシリコン、ゲルマニウム番始め、金#
4酸化物及びII −Vl族化合□物半導体など多種類
知られている0これらの半導体薄膜は最握非晶質が用い
られ、中でも取扱い易いシリコレが注目されている。又
、TPTに用いるτ導体薄膜としてはキャリア易G)i
 K bs Aいことが望ましいので、非晶質シリコン
をレーザ光で融溶し、多結晶化する場合がある。しかし
、プロセスが複雑!こなるばかりでなく、高価な装置を
必要とする0又多結晶シリコン薄膜をIll i、I 
Illに用いただけでは、その特性は不十分なものであ
る0その原因は、多結晶シリコン薄膜の結晶粒径は一般
に非常に小さいことにあり、結晶粒界による多数の欠陥
のためキャリア・の易動度の向上は僅かであるからであ
る。
本発明の目的は多結晶シリコン薄膜の粒界による悪影響
はできるかぎり低減されせしめた1却な薄膜トランジス
タとその製造方法を提供することにある。
ところで、多結晶シリコンウェハー基板を水素プラズマ
処理すると多結晶粒界の再結合因子を減少できるという
報告(Appl、 phys、 Let L Mol、
 36゜No  10  May   1980;  
C0)l    8eagcr   ef   al 
   )     がなされている。そこでわれわれは
、このような水素プラズマ処理によりTF’Tのごとく
絶縁性基板上に設けられた多結晶シリコン薄膜でも特性
向上を計れるかどうか詳細な検討を行った。
その結果、絶縁性基板であってもその土に半導体もしく
は金属膜が設けられている場合、処理表面ジー;9ノ に電荷が蓄積してしまい効果が上ら1よいさか過l電荷
によるトラブルを起こすことが勲いことを見い出した。
したがって、絶縁性基板上の多結晶シリコン薄膜のキャ
リア易動度などの電気的特性を向上することができ、前
述の問題を解決できることが分った。さて、TPTにお
いてキャリアが移動する活性な層は半導体薄膜の絶縁薄
膜が設けられた主表面側より約2000A前後である。
って性能低下をもたらずことなども分った。
本発明によればt2縁性基板上の多結晶シリコン薄膜を
用いたコプレーナ構造の薄膜トランジスタにおいて少な
くとも、ソース雷9極およびドレイン電極間の前記多結
晶シリコン薄膜からなる能動層に1%以上の水素を含ま
せてなることを特徴とする溝膜トランジスタが得られ、
さらに絶縁性基板上の多結晶シリコン薄膜を用いたコプ
シーナ4゛薄造の薄膜トランジスタの製造方法において
、絶縁性基板上に設Vすた多結晶シリコンバー膜を20
0〜400℃の温度で水素プラズマ処理せしめる工程を
含むこきを特徴とする薄膜トランジスタの製造方法が得
られる。
前記本発明はプロセスを複雑化すること14’ <、又
、高価な装置を必要とせず、簡単な瑠成のプラズマ装置
で高性能なTPTが製造できる。
以下本発明の実施例について図面を用いて詳細に説明す
る。
実施例1、 第1図は本発明の’r F Tの一実施例を示す。図に
おいて絶縁性ノ、li板11にはi、 ts m厚の石
英カラスが用いられた。該カラス基板上に設けられた1
、0μm厚の多結晶シリコン薄膜12は、能#J層17
となる主表面側の能動層となるauooaOM・B囲か
4チ程度の水素をきむ0該多結晶シリコシ1→膜上には
ソース電極及びドレイン電極14がIj1’4のパター
ンでz00〇への厚さに設りらイアた。
前記i5極及び));1記多I″h品シリコン3rスフ
11こ設りる絶縁膜として窒化シリコン助Pα】5が3
 (i”o OXのJツさに設けられた。該窒イヒシリ
コン膜上I(ソース、ドレイン電極間の位置に1,5μ
mの厚さにゲート電極16が所望のパターンに設けられ
た。
石英カラスは多結晶シリコン薄膜を形成するときの耐熱
性基板として用いられた。多結晶シリコン薄膜は厚さが
増すほど結晶粒径が大きくなることが認められたがTP
Tのオフ抵抗の低下や形成時間が長時間となることなど
から好ましくない。
したがって本実施例では1.0βmの厚さとした。
TPTにおいて能動層として働くのは10μmのうち絶
縁ゲート側の約2000A前後である0又、前記多結晶
シリコン薄膜の結晶粒径は平均約0.9μm程度であっ
た0多結晶シリコン薄膜の水素化は水素プラズマ処理が
用いられた。結晶粒の個所では水素の含有量は少なく浸
入深さも浅いものであったが、結晶粒界の個所では浸入
深さが容易に数千へに達し、その含有量は数十−にも達
することが分った。水素の浸入深さ、浸入量はイオンホ
ンバードを行えば増加することか認められたがTF’T
の動作特性は逆に低下することが昭めら眉た。したがっ
て、能動層として働く厚さ柱度に平均1%以上の水素を
浸入させた多結晶シリコン薄膜を用いることが奸才しい
ことか判明した0上記T l” Tでは従来の多結晶シ
リコンT P Tの実効止孔x= B−fJ)度が2〜
3−/■・方であったのに比較し30〜50crA/v
lTsecに改善サレタ。
実施例2゜ 本発明のT P Tを製造するための簡便な方法が採用
できる。
第2図を用いてプロセスを追って説明する。多結晶シリ
コン?if膜を形成するために高周波放電機構を有する
m :F−臥蒸着装置が用いられた。かかる装置は既成
の電子銃蒸着装置に高周波コイル及び電源を伺加した4
kfiあるいは、既成のイオンブレーティング装置など
が用いられる0工程(1)において所定の洗浄が施され
た石英基板21は金属板でマスクされ前述の蒸着装置に
装填された。該装置内は10 ’ Torr以上の高真
空に損気され、基板温度は800℃に保たれた。電子銃
によって周知の方法によりシリコンが蒸着された。
多結晶シリコン薄膜22を得るための好ましい基板温度
は700〜900℃であった。多結晶シリコン薄膜形成
後、本発明の方法の特徴である工程が工程(+)に引き
続き工程(Il)として採用された0水索カスが装置内
に導入され、10  Torr以下の低真空に保ち、 
基板温度は350℃に下けられて保たれた。多結晶シリ
コン薄膜の水素化に有効な基板温度は200〜400 
’<〕であった。−・般的な高周波放電機構より周知の
方法により放電か開始され、水素プラズマか生成された
水素プラズマ巾約1暢゛間多結晶シリコン?(す膜が処
理された。しかし〆、水”Jtz Jj1子23の導入
どれだ多結晶シリコン薄膜22が得られた。しかる後所
定の手続きを酢で試料か装置より取り出こ、れた〇この
後工程([)〜(VDの周知の工程が施された。工程(
mlではソース、トレイン電極となる金jlJi 24
0が蒸着され、工程0■において、該電極にバ〈′−ン
24が形成され、工程(■にJ6いて、絶縁膜25が形
成され、工程(至)において、ゲート電極の蒸着および
パターン26が形成されてTPTが作成された。
このTPTの能動層(fヤシ2・ル)27は水素化され
ている。
上述の工程では多結晶シリコン1M膜形成と同一装置内
で多結晶シリコンの水素化か行なわれ、かつ基板温度の
降下過程に行うことができるため非常に能率的□である
。□ 実施例3゜ 本発明の′I″FTを製造するための他の簡便な方法が
採用された。
一般的11 T F Tの製造工程とほとんど同様な工
程を経て作成される。ただし新たに多結晶シリコン薄膜
の水素化のためのプロセスが付加される。かかる付加プ
ロセスはゲート絶縁膜の形成過程において導入された。
多結晶シリコン?* I漠土にソース・ドレイン電極か
パターン形成されたiA;料が絶縁辿膜形成のためにプ
ラズマ化学気相堆積(CVLI)装置内に所定の洗?g
Iなとを絆で装填された。
一般に絶f!5.ガ膜として用いられる月別としては酸
化シリコンIIλもしくは♀化シリコン膜であり、その
目的には必要てないが、水素カスの導入系が設けられで
いるプラズマCVD装置か用いられた〇水素カスは水素
7′ラズマ処理を行うために必要であり、単に水素カス
系の塘設によって簡単に多結晶シリコン8・膜の水素化
を行なう・−とができる。
絶縁膜を堆積させるに先たち、水系カスのみをプラズマ
CVD装置内に導入し、放電を起こず0かかろ水素プラ
ズマ中で約30分間処理された。しかる後水素カスを排
気し、シラン、アンモニア、窒素ガスか導入されて窒化
シリコンが02μmの厚さに堆積された。しかる後所定
の手続を経て試′利がプラズマCVD装置内より取り出
された。この後に続くゲート電極の形成などは周知の方
法により行われた0土述の工宕では絶1斤薄膜形成♂同
一装置内で多結晶シリコン薄膜の水素化が行なわれるた
め、水系化を行う工程のために新たに必要な時間は丈質
的な水素プラズマ処理時間のみでよく非常に能率的であ
る。
以上実施例により説明し5たごキく、多結晶シリコン薄
膜を’J” FTの能動NI(チャンネル)の厚さ程度
水素化する効果は易動度を著しく向1させる。
かかる多結晶シリコン薄膜の水素化を多結晶シリコン薄
膜形盛装ml内で行うこと−や、絶隊薄膜形成装置内で
行うことは極めて能率的であり、これらは工業的にM用
である。
【図面の簡単な説明】
第1図は本発明のTPTの一実施例、第2図(1)〜(
1山は本発明の’]” F Tの製造方法を工程順に説
明するための図である。 第1図において、11は石英ガラス基板、12は能動層
が水素化された多結晶シリコン薄膜、14はソース又は
ドレイン電極、15は窒化シリコン薄膜、16はゲート
電極、17はT P Tの能動層である。 第2図において、(1)は多結晶シリコン薄膜を形成す
る工程、(n)は多結晶シリコン薄膜を水素化する工程
、1)はM、極金属を設ける工程、■はソース′・ドレ
イン電極を設ける工程、(V)は窒化シリコンなどのF
!縁縁膜膜形成する工程、(資)はゲート電極を設ける
工程を示し、21は石英カラス基板、22は多結晶シリ
コン薄膜、23は導入された水素原子、24はソース・
ドレイン電極、25i:!il化シリコン薄膜、26は
ゲート電極、27はTPTの催動層である。

Claims (2)

    【特許請求の範囲】
  1. (1)  絶縁性基板上の多結晶シリコン薄膜を用いた
    コプレーナ構造の薄膜トランジスタにおいて少なくとも
    、ソース電極およびドレイン電極間の前記多結晶シリコ
    ン薄膜からなる能動層に1%以上の水素を含ませてなる
    ことを特徴とする薄膜トランジスタ。
  2. (2)絶縁性基板上の多結晶シリコン薄膜を用いたコプ
    レーナ構造の薄膜トランジスタの製造方法において、絶
    縁性基板上に設けた多結晶シリコン薄膜を200〜40
    0 ℃の温度で水素プラズマ処理せしめる工程を含むこ
    とを特徴とする薄膜トランジスタの製造方法。
JP17500782A 1982-10-05 1982-10-05 薄膜トランジスタとその製造方法 Pending JPS5965479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17500782A JPS5965479A (ja) 1982-10-05 1982-10-05 薄膜トランジスタとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17500782A JPS5965479A (ja) 1982-10-05 1982-10-05 薄膜トランジスタとその製造方法

Publications (1)

Publication Number Publication Date
JPS5965479A true JPS5965479A (ja) 1984-04-13

Family

ID=15988579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17500782A Pending JPS5965479A (ja) 1982-10-05 1982-10-05 薄膜トランジスタとその製造方法

Country Status (1)

Country Link
JP (1) JPS5965479A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992839A (en) * 1987-03-23 1991-02-12 Canon Kabushiki Kaisha Field effect thin film transistor having a semiconductor layer formed from a polycrystal silicon film containing hydrogen atom and halogen atom and process for the preparation of the same
US5311041A (en) * 1991-03-08 1994-05-10 Nippondenso Co., Ltd. Thin film transistor having an inverted stagger type structure
JPH0714880A (ja) * 1991-03-22 1995-01-17 Semiconductor Energy Lab Co Ltd 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器
US6429483B1 (en) 1994-06-09 2002-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6601308B2 (en) 2002-01-02 2003-08-05 Bahram Khoshnood Ambient light collecting bow sight

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS58192375A (ja) * 1982-05-07 1983-11-09 Hitachi Ltd 薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS58192375A (ja) * 1982-05-07 1983-11-09 Hitachi Ltd 薄膜トランジスタの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992839A (en) * 1987-03-23 1991-02-12 Canon Kabushiki Kaisha Field effect thin film transistor having a semiconductor layer formed from a polycrystal silicon film containing hydrogen atom and halogen atom and process for the preparation of the same
US5311041A (en) * 1991-03-08 1994-05-10 Nippondenso Co., Ltd. Thin film transistor having an inverted stagger type structure
JPH0714880A (ja) * 1991-03-22 1995-01-17 Semiconductor Energy Lab Co Ltd 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器
US6429483B1 (en) 1994-06-09 2002-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US7547915B2 (en) 1994-06-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having SiOxNy film
US8330165B2 (en) 1994-06-09 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6601308B2 (en) 2002-01-02 2003-08-05 Bahram Khoshnood Ambient light collecting bow sight
USRE39686E1 (en) * 2002-01-02 2007-06-12 Bahram Khoshnood Ambient light collecting bow sight

Similar Documents

Publication Publication Date Title
US6335542B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US5946560A (en) Transistor and method of forming the same
JP3272532B2 (ja) 半導体装置の製造方法
JP2001189275A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JPH03280435A (ja) 薄膜半導体装置の製造方法
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JPS5965479A (ja) 薄膜トランジスタとその製造方法
US20100062585A1 (en) Method for forming silicon thin film
JP2002151693A (ja) ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
JPH09129889A (ja) 半導体装置の製造方法
JP3281431B2 (ja) 薄膜トランジスタ
JPH05198507A (ja) 半導体作製方法
KR19990013304A (ko) 비정질 막을 결정화하는 방법
JP2840802B2 (ja) 半導体材料の製造方法および製造装置
JP2874271B2 (ja) 半導体装置の製造方法
JPH11102861A (ja) 多結晶シリコン薄膜の製造方法
KR19990023052A (ko) 비정질 막을 결정화하는 방법
JPH06232117A (ja) 絶縁膜の形成方法とこれによる半導体装置の製法
JPH04186634A (ja) 薄膜半導体装置の製造方法
JP3038898B2 (ja) 薄膜半導体装置の製造方法
JPH03219643A (ja) 半導体装置の製造方法
JP2000133612A (ja) 多結晶半導体膜の製造装置
JPH08339965A (ja) 結晶性半導体膜の形成方法
JPH0396279A (ja) 半導体装置の製造方法
JP2001176806A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法