JPH06232117A - 絶縁膜の形成方法とこれによる半導体装置の製法 - Google Patents
絶縁膜の形成方法とこれによる半導体装置の製法Info
- Publication number
- JPH06232117A JPH06232117A JP5017609A JP1760993A JPH06232117A JP H06232117 A JPH06232117 A JP H06232117A JP 5017609 A JP5017609 A JP 5017609A JP 1760993 A JP1760993 A JP 1760993A JP H06232117 A JPH06232117 A JP H06232117A
- Authority
- JP
- Japan
- Prior art keywords
- sio
- insulating film
- silicon
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 膜質に優れたシリコンダイオキサイドＳｉＯ
2 薄膜による絶縁膜を低温で形成することができるよう
にするとともに、このＳｉＯ2 と半導体例えばシリコン
Ｓｉとの界面特性に優れた半導体装置を作製する。 【構成】 シリコン（Ｓｉ）またはシリコンモノオキサ
イド（ＳｉＯ）を加熱蒸発させ、この蒸発したＳｉまた
はＳｉＯを気相で酸素Ｏと反応させてシリコンダイオキ
サイド（ＳｉＯ2 ）を生成して基体４上に付着させ、Ｓ
ｉＯ2 薄膜７による絶縁膜を基体４上に成膜させる。
2 薄膜による絶縁膜を低温で形成することができるよう
にするとともに、このＳｉＯ2 と半導体例えばシリコン
Ｓｉとの界面特性に優れた半導体装置を作製する。 【構成】 シリコン（Ｓｉ）またはシリコンモノオキサ
イド（ＳｉＯ）を加熱蒸発させ、この蒸発したＳｉまた
はＳｉＯを気相で酸素Ｏと反応させてシリコンダイオキ
サイド（ＳｉＯ2 ）を生成して基体４上に付着させ、Ｓ
ｉＯ2 薄膜７による絶縁膜を基体４上に成膜させる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁膜の形成方法とこ
れによる半導体装置の製法に係わる。
れによる半導体装置の製法に係わる。
【０００２】
【従来の技術】ＭＯＳトランジスタ（絶縁ゲート型電界
効果トランジスタ）を構成するシリコンダイオキサイド
（ＳｉＯ2 ）によるゲート絶縁膜は、一般にシリコンの
熱酸化膜が用いられている。
効果トランジスタ）を構成するシリコンダイオキサイド
（ＳｉＯ2 ）によるゲート絶縁膜は、一般にシリコンの
熱酸化膜が用いられている。
【０００３】この熱酸化ＳｉＯ2 は、きわめて良好な界
面特性すなわち低い界面準位密度を有し、現在の各種半
導体装置の製造プロセスの基礎技術となっている。
面特性すなわち低い界面準位密度を有し、現在の各種半
導体装置の製造プロセスの基礎技術となっている。
【０００４】そのほかＳｉＯ2 の形成方法としては、高
温のＣＶＤ（Chemical Vapor Deposition ）もフィール
ド酸化膜等の形成に用いられている。
温のＣＶＤ（Chemical Vapor Deposition ）もフィール
ド酸化膜等の形成に用いられている。
【０００５】このような熱酸化や高温の熱ＣＶＤ法を用
いて形成するＳｉＯ2 膜は、優れた電気的特性を持つ反
面、例えば熱酸化の場合１１００℃以上という高い成膜
温度を必要とする問題があった。
いて形成するＳｉＯ2 膜は、優れた電気的特性を持つ反
面、例えば熱酸化の場合１１００℃以上という高い成膜
温度を必要とする問題があった。
【０００６】このためガラス基板上に作製される薄膜ト
ランジスタ等の低温プロセスで作製する半導体装置の製
造においては、これらの方法を用いることができなかっ
た。
ランジスタ等の低温プロセスで作製する半導体装置の製
造においては、これらの方法を用いることができなかっ
た。
【０００７】一方、低温でＳｉＯ2 絶縁膜を形成する技
術としてプラズマＣＶＤ法がある。この方法はＳｉＨ4
及びＮ2 ＯあるいはＯ2 混合ガスをＲＦ（高周波）放電
で分解してＳｉＯ2 を堆積させるものであり、この場合
３００℃以下の低温でＳｉＯ 2 膜を堆積させることがで
きるという利点がある。
術としてプラズマＣＶＤ法がある。この方法はＳｉＨ4
及びＮ2 ＯあるいはＯ2 混合ガスをＲＦ（高周波）放電
で分解してＳｉＯ2 を堆積させるものであり、この場合
３００℃以下の低温でＳｉＯ 2 膜を堆積させることがで
きるという利点がある。
【０００８】しかしながら、このプラズマＣＶＤでは成
膜中に高エネルギーのプラズマが発生するため、この方
法をＭＯＳトランジスタ等の半導体装置の製造プロセス
における半導体へのゲート絶縁膜等の形成に用いると
き、半導体例えばシリコンが高エネルギーのプラズマに
よってダメージを受け、良好なトランジスタ特性が得ら
れないとう問題があった。
膜中に高エネルギーのプラズマが発生するため、この方
法をＭＯＳトランジスタ等の半導体装置の製造プロセス
における半導体へのゲート絶縁膜等の形成に用いると
き、半導体例えばシリコンが高エネルギーのプラズマに
よってダメージを受け、良好なトランジスタ特性が得ら
れないとう問題があった。
【０００９】
【発明が解決しようとする課題】本発明は、上述した諸
問題の解決をはかる。すなわち、本発明の目的は、膜質
に優れたシリコンダイオキサイドＳｉＯ2 を低温で形成
することができるようにするとともに、このＳｉＯ2 と
半導体例えばシリコンＳｉとの界面特性に優れた半導体
装置の製法を提供するものである。
問題の解決をはかる。すなわち、本発明の目的は、膜質
に優れたシリコンダイオキサイドＳｉＯ2 を低温で形成
することができるようにするとともに、このＳｉＯ2 と
半導体例えばシリコンＳｉとの界面特性に優れた半導体
装置の製法を提供するものである。
【００１０】
【課題を解決するための手段】本発明は、シリコン（Ｓ
ｉ）またはシリコンモノオキサイド（ＳｉＯ）を加熱蒸
発させ、この蒸発したＳｉまたはＳｉＯを気相で酸素Ｏ
と反応させてシリコンダイオキサイド（ＳｉＯ2 ）を生
成して基体上に付着させ、ＳｉＯ2 薄膜を基体上に成膜
させる。
ｉ）またはシリコンモノオキサイド（ＳｉＯ）を加熱蒸
発させ、この蒸発したＳｉまたはＳｉＯを気相で酸素Ｏ
と反応させてシリコンダイオキサイド（ＳｉＯ2 ）を生
成して基体上に付着させ、ＳｉＯ2 薄膜を基体上に成膜
させる。
【００１１】また本発明は、前記シリコン（Ｓｉ）また
はシリコンモノオキサイド（ＳｉＯ）におけるシリコン
（Ｓｉ）に対する酸素（Ｏ）の濃度（原子比）を０〜
１．８とする。
はシリコンモノオキサイド（ＳｉＯ）におけるシリコン
（Ｓｉ）に対する酸素（Ｏ）の濃度（原子比）を０〜
１．８とする。
【００１２】また本発明は、前記酸素ガスの圧力を１０
-2Torr〜１０-5Torrとする。
-2Torr〜１０-5Torrとする。
【００１３】更に本発明は、前記ＳｉＯ2 におけるその
Ｓｉに対する酸素濃度（原子比）を１．９〜２．０とす
る。
Ｓｉに対する酸素濃度（原子比）を１．９〜２．０とす
る。
【００１４】また本発明は、前記絶縁膜の成膜時の基体
温度を０℃〜１０００℃とする。
温度を０℃〜１０００℃とする。
【００１５】更に本発明は、半導体上に上述した各本発
明の絶縁膜の形成方法によって界面準位密度が１×１０
12ｃｍ-2・ｅＶ-1以下のシリコンダイオキサイド（Ｓｉ
Ｏ2）を形成して半導体装置を構成する。
明の絶縁膜の形成方法によって界面準位密度が１×１０
12ｃｍ-2・ｅＶ-1以下のシリコンダイオキサイド（Ｓｉ
Ｏ2）を形成して半導体装置を構成する。
【００１６】
【作用】上述のＳｉまたはＳｉＯを加熱して蒸発させ、
蒸発したＳｉまたはＳｉＯを気相で酸素と反応させてＳ
ｉＯ2 に変えてこのＳｉＯ2 を基体上に付着させてＳｉ
Ｏ2 薄膜を形成する本発明方法によって形成したＳｉＯ
2 薄膜は、緻密で均質な良質のＳｉＯ2 薄膜を形成する
ことができた。
蒸発したＳｉまたはＳｉＯを気相で酸素と反応させてＳ
ｉＯ2 に変えてこのＳｉＯ2 を基体上に付着させてＳｉ
Ｏ2 薄膜を形成する本発明方法によって形成したＳｉＯ
2 薄膜は、緻密で均質な良質のＳｉＯ2 薄膜を形成する
ことができた。
【００１７】また、蒸発したＳｉ，ＳｉＯを気相で酸素
と反応させる態様をとるので、基体温度は低温の０℃〜
１０００℃とすることができ、この０℃〜１０００℃に
おいて、用いる基体の種類によって、すなわち基体の耐
熱性等の特性に応じて加熱温度を充分低く選定できるこ
とから、例えば比較的低融点のガラス基板等を有する基
体に対してもＳｉＯ2 薄膜の形成を基体を損なうことな
く形成できる。
と反応させる態様をとるので、基体温度は低温の０℃〜
１０００℃とすることができ、この０℃〜１０００℃に
おいて、用いる基体の種類によって、すなわち基体の耐
熱性等の特性に応じて加熱温度を充分低く選定できるこ
とから、例えば比較的低融点のガラス基板等を有する基
体に対してもＳｉＯ2 薄膜の形成を基体を損なうことな
く形成できる。
【００１８】またプラズマ等の高エネルギーを用いるこ
となくＳｉＯ2 薄膜の形成を行うことができるので、例
えば半導体に対してこれにダメージを与えることなくＳ
ｉＯ 2 薄膜の形成を行うことができる。
となくＳｉＯ2 薄膜の形成を行うことができるので、例
えば半導体に対してこれにダメージを与えることなくＳ
ｉＯ 2 薄膜の形成を行うことができる。
【００１９】そして、半導体に対し界面準位密度が１×
１０12ｃｍ-2・ｅＶ-1以下でＳｉＯ 2 薄膜を形成するの
で、この界面における電荷のトラップ等の半導体装置の
各種特性の低下を回避でき、特性の良いすなわちキャリ
ア移動度が大で、しきい電圧の低い例えばＭＯＳトラン
ジスタを形成できる。
１０12ｃｍ-2・ｅＶ-1以下でＳｉＯ 2 薄膜を形成するの
で、この界面における電荷のトラップ等の半導体装置の
各種特性の低下を回避でき、特性の良いすなわちキャリ
ア移動度が大で、しきい電圧の低い例えばＭＯＳトラン
ジスタを形成できる。
【００２０】また、特にその蒸発源として融点が低いＳ
ｉＯを用いるときは、その蒸発を抵抗加熱や誘導加熱で
低電力容易に蒸発させることができる。
ｉＯを用いるときは、その蒸発を抵抗加熱や誘導加熱で
低電力容易に蒸発させることができる。
【００２１】
【実施例】以下、図面を参照して、本発明方法の実施例
を説明する。
を説明する。
【００２２】先ず図１を参照して本発明方法の一実施例
をそのＳｉＯ2 薄膜の成膜装置とともに説明する。
をそのＳｉＯ2 薄膜の成膜装置とともに説明する。
【００２３】この例では、真空チャンバー１内に、Ｓｉ
Ｏ2 薄膜の成膜原料（蒸発源）２のＳｉＯ粉末を収容す
る容器３この例ではＴａからなるボートを配置した。
Ｏ2 薄膜の成膜原料（蒸発源）２のＳｉＯ粉末を収容す
る容器３この例ではＴａからなるボートを配置した。
【００２４】この容器３には、原料２を蒸発させて気相
化する加熱手段が設けられる。図１に示す例では、Ｔａ
ボートからなる容器３自体に通電してこれを加熱する構
成とした。そしてこの容器３すなわちＴａボート内にＳ
ｉまたはＳｉＯを入れこれを加熱するものであるが、こ
のとき原料２のＳｉＯ粉末が突沸して飛び出すことがな
いように、図示しないが例えば直径０．５ｍｍの透孔を
穿設した同様の例えばＴａよりなる蓋を容器３上にかぶ
せる。
化する加熱手段が設けられる。図１に示す例では、Ｔａ
ボートからなる容器３自体に通電してこれを加熱する構
成とした。そしてこの容器３すなわちＴａボート内にＳ
ｉまたはＳｉＯを入れこれを加熱するものであるが、こ
のとき原料２のＳｉＯ粉末が突沸して飛び出すことがな
いように、図示しないが例えば直径０．５ｍｍの透孔を
穿設した同様の例えばＴａよりなる蓋を容器３上にかぶ
せる。
【００２５】また、チャンバー１内の容器３と対向する
上方に、この実施例ではこれと３０ｃｍ離間してＳｉＯ
2 薄膜を形成すべき基体４を配置する。
上方に、この実施例ではこれと３０ｃｍ離間してＳｉＯ
2 薄膜を形成すべき基体４を配置する。
【００２６】チャンバー１には、チャンバー内の排気を
行う真空ポンプ５が連結される。また、チャンバー１に
は、例えば水晶振動子６よりなる蒸着速度をモニターす
る蒸着速度測定装置を設ける。
行う真空ポンプ５が連結される。また、チャンバー１に
は、例えば水晶振動子６よりなる蒸着速度をモニターす
る蒸着速度測定装置を設ける。
【００２７】次にこの成膜装置によって本発明方法を実
施する手順を説明する。先ず、チャンバー１内を真空ポ
ンプ５によって排気する。
施する手順を説明する。先ず、チャンバー１内を真空ポ
ンプ５によって排気する。
【００２８】チャンバー１内の真空度が２×１０-4Torr
になった状態（酸素分圧はその３０％の６×１０-5Tor
r）で容器３すなわちＴａボートに電流を流して原料２
のＳｉＯを加熱した。水晶振動子６で蒸着速度をモニタ
ーしながら０．３ｎｍ／ｓｅｃの速度でＳｉＯを蒸発さ
せた。蒸発したＳｉＯ分子は基体４に向かって飛ぶが、
その途中でチャンバー内の残留大気中の酸素と反応して
ＳｉＯ2 に変わり、基体４にはＳｉＯ2 薄膜７が形成さ
れた。
になった状態（酸素分圧はその３０％の６×１０-5Tor
r）で容器３すなわちＴａボートに電流を流して原料２
のＳｉＯを加熱した。水晶振動子６で蒸着速度をモニタ
ーしながら０．３ｎｍ／ｓｅｃの速度でＳｉＯを蒸発さ
せた。蒸発したＳｉＯ分子は基体４に向かって飛ぶが、
その途中でチャンバー内の残留大気中の酸素と反応して
ＳｉＯ2 に変わり、基体４にはＳｉＯ2 薄膜７が形成さ
れた。
【００２９】このようにして形成されたＳｉＯ2 薄膜７
の屈折率は１．４６〜１．４７であった。これは熱酸化
法で作製したＳｉＯ2 薄膜と同じ値であった。
の屈折率は１．４６〜１．４７であった。これは熱酸化
法で作製したＳｉＯ2 薄膜と同じ値であった。
【００３０】本発明は、上述の成膜装置に限らず、各部
を適宜変更した成膜装置によって構成することができ
る。
を適宜変更した成膜装置によって構成することができ
る。
【００３１】例えば図２に示すように、原料２のＳｉＯ
の加熱蒸発をレーザビーム８の照射によって行うことも
できる。このように、レーザビームによる加熱態様を採
るときは、ＳｉＯのみを局所的に加熱できることから例
えば容器３からの不純物の飛び出しを回避でき、この不
純物が基体４に成膜させたＳｉＯ2 薄膜７に混入してそ
の特性を低下させるような不都合を回避できる。
の加熱蒸発をレーザビーム８の照射によって行うことも
できる。このように、レーザビームによる加熱態様を採
るときは、ＳｉＯのみを局所的に加熱できることから例
えば容器３からの不純物の飛び出しを回避でき、この不
純物が基体４に成膜させたＳｉＯ2 薄膜７に混入してそ
の特性を低下させるような不都合を回避できる。
【００３２】更に、他の例としては、例えば図３に示す
ように、原料２のＳｉＯを蒸発させる方法として容器３
をセラミックボートによって構成し、高周波誘導加熱手
段９によってその加熱を行うこともできる。この場合、
セラミックボートによって容器３を構成したことによっ
てＳｉＯの加熱蒸発に伴う金属不純物の発生を回避で
き、ＳｉＯ2 薄膜７への金属不純物の混入を回避できる
ものである。
ように、原料２のＳｉＯを蒸発させる方法として容器３
をセラミックボートによって構成し、高周波誘導加熱手
段９によってその加熱を行うこともできる。この場合、
セラミックボートによって容器３を構成したことによっ
てＳｉＯの加熱蒸発に伴う金属不純物の発生を回避で
き、ＳｉＯ2 薄膜７への金属不純物の混入を回避できる
ものである。
【００３３】また上述した例では、蒸発させたＳｉＯ分
子と反応させる酸素として、チャンバー１内に残留する
酸素を用いた場合であるが、他の例としては、例えば図
４に示すように、このＳｉＯと反応させる酸素の供給
を、マスフローコントローラ１０を用いて酸素導入量を
制御してチャンバー１内の酸素圧を選定する方法を採る
こともできる。この場合あらかじめチャンバー１内は、
真空ポンプ５によって高真空度の１０-6Torrとして水分
等の不純物ガスを除いた後、酸素の導入を行うことによ
ってＳｉＯと反応させる。このようにすることによって
不純物の混入を効果的に回避したＳｉＯ2 薄膜７の成膜
を行うことができる。
子と反応させる酸素として、チャンバー１内に残留する
酸素を用いた場合であるが、他の例としては、例えば図
４に示すように、このＳｉＯと反応させる酸素の供給
を、マスフローコントローラ１０を用いて酸素導入量を
制御してチャンバー１内の酸素圧を選定する方法を採る
こともできる。この場合あらかじめチャンバー１内は、
真空ポンプ５によって高真空度の１０-6Torrとして水分
等の不純物ガスを除いた後、酸素の導入を行うことによ
ってＳｉＯと反応させる。このようにすることによって
不純物の混入を効果的に回避したＳｉＯ2 薄膜７の成膜
を行うことができる。
【００３４】本発明方法による場合、そのＳｉＯ2 薄膜
７の成膜にあたって、基体４は特段の加熱を必要としな
いものであるが、図５に示すように基体４の配置部に、
基体４を１０００℃以下好ましくは８００℃以下で加熱
する通電加熱ヒーター等の加熱手段１１を設けて基体４
に吸着している水分等のガスをＳｉＯ2 薄膜７の被着形
成前にチャンバー１内の排気と共に取り除くことができ
る。
７の成膜にあたって、基体４は特段の加熱を必要としな
いものであるが、図５に示すように基体４の配置部に、
基体４を１０００℃以下好ましくは８００℃以下で加熱
する通電加熱ヒーター等の加熱手段１１を設けて基体４
に吸着している水分等のガスをＳｉＯ2 薄膜７の被着形
成前にチャンバー１内の排気と共に取り除くことができ
る。
【００３５】また基体温度を上げてＳｉＯ2 薄膜７を形
成することによって、より強固なＳｉＯ2 薄膜を形成で
きる。
成することによって、より強固なＳｉＯ2 薄膜を形成で
きる。
【００３６】尚、上述の各装置は、各部の構造を適宜組
み合わせることによって、本発明方法を実施する成膜装
置とすることができる。
み合わせることによって、本発明方法を実施する成膜装
置とすることができる。
【００３７】また上述した各例では、蒸発源すなわち原
料２としてＳｉＯを用いた場合であるが、これに代え、
あるいはこれと共にＳｉを用いることができるものであ
り、この原料２としては、そのシリコンＳｉに対する酸
素Ｏの濃度（Ｏ／Ｓｉ（原子比））は０〜１．８とし、
この範囲でこれが気相化された状態で酸素と良好に結合
して特性の良いＳｉＯ2 薄膜の生成ができた。
料２としてＳｉＯを用いた場合であるが、これに代え、
あるいはこれと共にＳｉを用いることができるものであ
り、この原料２としては、そのシリコンＳｉに対する酸
素Ｏの濃度（Ｏ／Ｓｉ（原子比））は０〜１．８とし、
この範囲でこれが気相化された状態で酸素と良好に結合
して特性の良いＳｉＯ2 薄膜の生成ができた。
【００３８】また、チャンバー１内の気相のＳｉないし
はＳｉＯと結合させる酸素ガスの圧力は１０-2Torr〜１
０-5Torrとする。これは１０-2Torrより酸素ガス圧が高
くなると目的とする特性の良い膜質に優れたＳｉＯ2 薄
膜の形成ができにくくなり、１０-5Torrより低くなると
Ｓｉに対する酸素濃度（原子比）を１．９〜２．０のＳ
ｉＯ2 薄膜を生成できなくなるおそれが生じ、更に反応
促進が阻害されることに因る。
はＳｉＯと結合させる酸素ガスの圧力は１０-2Torr〜１
０-5Torrとする。これは１０-2Torrより酸素ガス圧が高
くなると目的とする特性の良い膜質に優れたＳｉＯ2 薄
膜の形成ができにくくなり、１０-5Torrより低くなると
Ｓｉに対する酸素濃度（原子比）を１．９〜２．０のＳ
ｉＯ2 薄膜を生成できなくなるおそれが生じ、更に反応
促進が阻害されることに因る。
【００３９】また本発明は、前記絶縁膜の成膜時の基体
温度は０℃〜１０００℃の範囲で基体材料等の諸条件に
よって選定するが、一般には８００℃以下が好ましい。
温度は０℃〜１０００℃の範囲で基体材料等の諸条件に
よって選定するが、一般には８００℃以下が好ましい。
【００４０】次に、本発明の絶縁膜の形成方法を用いた
本発明による半導体装置の製法について説明する。
本発明による半導体装置の製法について説明する。
【００４１】図６の製造工程図を参照して、薄膜トラン
ジスタを製造する場合の一実施例を説明する。
ジスタを製造する場合の一実施例を説明する。
【００４２】この場合、例えばガラス基板よりなる基体
２１が用意される。そして、図６Ａに示すように、基体
２１上にプラズマＣＶＤ法によって厚さ２０ｎｍのリン
ドープあるいはボロンドープの水素化アモルファスシリ
コン膜２２を形成した。そしてこの水素化アモルファス
シリコン膜２２の、最終的にチャネル領域を形成する部
分をフォトリソグラフィによる選択的エッチングによっ
て除去した。
２１が用意される。そして、図６Ａに示すように、基体
２１上にプラズマＣＶＤ法によって厚さ２０ｎｍのリン
ドープあるいはボロンドープの水素化アモルファスシリ
コン膜２２を形成した。そしてこの水素化アモルファス
シリコン膜２２の、最終的にチャネル領域を形成する部
分をフォトリソグラフィによる選択的エッチングによっ
て除去した。
【００４３】図６Ｂに示すように、このエッチング除去
部を含んで全面的にさらに厚さ２０ｎｍのノンドープ水
素化アモルファスシリコン膜をプラズマＣＶＤ法で形成
した。そしてＸｅＣｌエキシマレーザを真空中で照射す
る。
部を含んで全面的にさらに厚さ２０ｎｍのノンドープ水
素化アモルファスシリコン膜をプラズマＣＶＤ法で形成
した。そしてＸｅＣｌエキシマレーザを真空中で照射す
る。
【００４４】このようにして、図６Ｃに示すように、ア
モルファスシリコン膜２２及び２３を結晶化してノンド
ープ多結晶シリコンによるチャネル領域２４と、多結晶
ドープトシリコン膜によるソースないしはドレイン領域
２５を形成した。
モルファスシリコン膜２２及び２３を結晶化してノンド
ープ多結晶シリコンによるチャネル領域２４と、多結晶
ドープトシリコン膜によるソースないしはドレイン領域
２５を形成した。
【００４５】その後水素プラズマ処理を行って多結晶シ
リコンのダングリングボンドを水素吸着によって終端さ
せ多結晶膜の高品質化を行った。次にＡｌを５０ｎｍの
厚さに全面蒸着及びフォトリソグラフィによる選択的エ
ッチングによるパターン化を行なってソースないしはド
レイン領域２５上にソースないしはドレイン電極２６を
オーミックコンタクトした。
リコンのダングリングボンドを水素吸着によって終端さ
せ多結晶膜の高品質化を行った。次にＡｌを５０ｎｍの
厚さに全面蒸着及びフォトリソグラフィによる選択的エ
ッチングによるパターン化を行なってソースないしはド
レイン領域２５上にソースないしはドレイン電極２６を
オーミックコンタクトした。
【００４６】その後、多結晶シリコン膜のトランジスタ
形成部以外の周囲を除去するいわゆるアイランドパター
ニングを行った。
形成部以外の周囲を除去するいわゆるアイランドパター
ニングを行った。
【００４７】その後、図６Ｄに示すように、ゲート絶縁
膜として本発明方法による厚さ２００ｎｍのＳｉＯ2 薄
膜７を形成した。
膜として本発明方法による厚さ２００ｎｍのＳｉＯ2 薄
膜７を形成した。
【００４８】次にＡｌを１００ｎｍの厚さに全面蒸着及
びフォトリソグラフィによる選択的エッチングによって
パターン化してゲート電極２７を形成した。このように
して目的とする多結晶薄膜トランジスタ( 以下poly-Si
TFT いう) を作製した。
びフォトリソグラフィによる選択的エッチングによって
パターン化してゲート電極２７を形成した。このように
して目的とする多結晶薄膜トランジスタ( 以下poly-Si
TFT いう) を作製した。
【００４９】この場合、ゲート部の幅Ｗとチャネル長Ｌ
との比Ｗ／Ｌ＝１０とした。
との比Ｗ／Ｌ＝１０とした。
【００５０】図７にｎチャネルpoly-Si TFT のドレイン
電流−ゲート電圧特性を示す。同図中曲線５０は、図６
で説明した本発明製法によって得たｎチャネルpoly-Si
TFTの場合であり、曲線５１は比較のために図６で説明
した方法においてそのＳｉＯ 2 薄膜によるゲート絶縁膜
をプラズマＣＶＤで作製したpoly-Si TFT の特性であ
る。
電流−ゲート電圧特性を示す。同図中曲線５０は、図６
で説明した本発明製法によって得たｎチャネルpoly-Si
TFTの場合であり、曲線５１は比較のために図６で説明
した方法においてそのＳｉＯ 2 薄膜によるゲート絶縁膜
をプラズマＣＶＤで作製したpoly-Si TFT の特性であ
る。
【００５１】本発明方法によって作製したpoly-Si TFT
の特性は、プラスのゲート電圧を印加することによって
ドレイン電流が大きく流れた。しきい値電圧は２Ｖ、キ
ャリヤ移動度は２００ｃｍ2 ／Ｖ・ｓが得られた。これ
に対し、プラズマＣＶＤを用いたＳｉＯ2 膜によるＴＦ
Ｔはしきい値電圧が６Ｖと大きく、キャリヤ移動度が２
０ｃｍ2 ／Ｖ・ｓと小さかった。
の特性は、プラスのゲート電圧を印加することによって
ドレイン電流が大きく流れた。しきい値電圧は２Ｖ、キ
ャリヤ移動度は２００ｃｍ2 ／Ｖ・ｓが得られた。これ
に対し、プラズマＣＶＤを用いたＳｉＯ2 膜によるＴＦ
Ｔはしきい値電圧が６Ｖと大きく、キャリヤ移動度が２
０ｃｍ2 ／Ｖ・ｓと小さかった。
【００５２】これらの結果は本発明によるＳｉＯ2 成膜
がプラズマ等の高エネルギー粒子を伴わない方法である
ため、シリコン膜にダメージを与えることなく良好なＳ
ｉＯ 2 ／Ｓｉ界面を形成できることを示している。
がプラズマ等の高エネルギー粒子を伴わない方法である
ため、シリコン膜にダメージを与えることなく良好なＳ
ｉＯ 2 ／Ｓｉ界面を形成できることを示している。
【００５３】図８には上述した本発明製法によって得た
ｎチャネルpoly-Si TFT 及びｐチャネルpoly-Si TFT の
ドレイン電圧−ゲート電圧特性をそれぞれ曲線５３及び
５４で示す。ｐ−チャネルpoly-Si TFT のしきい値電圧
は２Ｖ，キャリヤ移動度は１００ｃｍ2 ／Ｖ・ｓであっ
た。この結果は本発明によるＳｉＯ2 ゲート絶縁膜によ
るＭＯＳトランジスタによって特性の良いＣＭＯＳ回路
を構成することができることを示す。
ｎチャネルpoly-Si TFT 及びｐチャネルpoly-Si TFT の
ドレイン電圧−ゲート電圧特性をそれぞれ曲線５３及び
５４で示す。ｐ−チャネルpoly-Si TFT のしきい値電圧
は２Ｖ，キャリヤ移動度は１００ｃｍ2 ／Ｖ・ｓであっ
た。この結果は本発明によるＳｉＯ2 ゲート絶縁膜によ
るＭＯＳトランジスタによって特性の良いＣＭＯＳ回路
を構成することができることを示す。
【００５４】尚、本発明製法は上述した薄膜トランジス
タＴＦＴを得る場合に限らず他の各種半導体装置の製造
に適用できることはいうまでもない。
タＴＦＴを得る場合に限らず他の各種半導体装置の製造
に適用できることはいうまでもない。
【００５５】．図９は本発明製法によって得た他の半導
体装置で、この例では単結晶シリコン半導体基体に絶縁
ゲート部が構成されたＭＯＳトランジスタに適用した場
合である。
体装置で、この例では単結晶シリコン半導体基体に絶縁
ゲート部が構成されたＭＯＳトランジスタに適用した場
合である。
【００５６】すなわちこの場合、単結晶シリコン基体６
１の一主面に臨んでソースないしはドレイン領域６２が
選択的に不純物のイオン注入あるいは拡散によって形成
され、両者間にこれら領域６２の形成前または形成後
に、本発明による絶縁膜の形成方法によってＳｉＯ2 薄
膜によるゲート絶縁膜６３を形成したものである。
１の一主面に臨んでソースないしはドレイン領域６２が
選択的に不純物のイオン注入あるいは拡散によって形成
され、両者間にこれら領域６２の形成前または形成後
に、本発明による絶縁膜の形成方法によってＳｉＯ2 薄
膜によるゲート絶縁膜６３を形成したものである。
【００５７】そして、ゲート絶縁膜６３上にゲート電極
６４が形成されると共に、例えばこれと同時にソースな
いしはドレイン領域６２上にオーミックコンタクトをも
ってソースないしはドレイン電極６５が形成される。図
中６６は基体６１の表面に予め形成した素子分離用の厚
い絶縁層いわゆる LOCOSである。
６４が形成されると共に、例えばこれと同時にソースな
いしはドレイン領域６２上にオーミックコンタクトをも
ってソースないしはドレイン電極６５が形成される。図
中６６は基体６１の表面に予め形成した素子分離用の厚
い絶縁層いわゆる LOCOSである。
【００５８】通常、この種のＭＯＳトランジスタの製造
において、そのゲート絶縁膜の形成は１１００℃以上の
高温の熱酸化が用いられているが、本発明方法では、基
体温度を特段に加熱することのない温度、あるいは低温
で形成できることから、基体６１にソース及びドレイン
領域等の半導体領域を形成して後に、このゲート絶縁膜
６３の形成を行うことができる。
において、そのゲート絶縁膜の形成は１１００℃以上の
高温の熱酸化が用いられているが、本発明方法では、基
体温度を特段に加熱することのない温度、あるいは低温
で形成できることから、基体６１にソース及びドレイン
領域等の半導体領域を形成して後に、このゲート絶縁膜
６３の形成を行うことができる。
【００５９】また、このゲート絶縁膜６３とシリコン半
導体基体６１との界面における界面準位密度を１×１０
12ｃｍ-2・ｅＶ-1以下の例えば１×１０9 ｃｍ-2・ｅＶ
-1程度ないしはそれ以下にも充分小さくできることか
ら、キャリアの移動度が大で、しきい値電圧の小さい特
性の良いＭＯＳトランジスタを製造できる。
導体基体６１との界面における界面準位密度を１×１０
12ｃｍ-2・ｅＶ-1以下の例えば１×１０9 ｃｍ-2・ｅＶ
-1程度ないしはそれ以下にも充分小さくできることか
ら、キャリアの移動度が大で、しきい値電圧の小さい特
性の良いＭＯＳトランジスタを製造できる。
【００６０】尚、以上、好ましい実施例に基づき本発明
を説明したが、本発明はこれらの実施例に限定されな
い。例えば本発明によるＳｉＯ2 薄膜絶縁膜の形成は、
単結晶あるいは多結晶シリコンに対してのみならず、Ｇ
ｅ， III−Ｖ族 あるいはII−VI族化合物半導体等に対
する形成に適用することができる。
を説明したが、本発明はこれらの実施例に限定されな
い。例えば本発明によるＳｉＯ2 薄膜絶縁膜の形成は、
単結晶あるいは多結晶シリコンに対してのみならず、Ｇ
ｅ， III−Ｖ族 あるいはII−VI族化合物半導体等に対
する形成に適用することができる。
【００６１】また、本発明の絶縁膜形成方法の実施例で
説明した各種の条件は例示であり、適宜変更することが
できるものであり、また、半導体装置の構造も実施例に
限定されるものではなく、適宜変更することができる。
説明した各種の条件は例示であり、適宜変更することが
できるものであり、また、半導体装置の構造も実施例に
限定されるものではなく、適宜変更することができる。
【００６２】
【発明の効果】上述したように、本発明では、Ｓｉまた
はＳｉＯを加熱蒸発して気相化し、この気相状態で酸素
と反応させてＳｉＯ2 に変えてこれを基体上に付着させ
てＳｉＯ2 薄膜を形成するので、このＳｉＯ2 薄膜絶縁
膜が被着形成される基体側の温度は低温とすることがで
きる。
はＳｉＯを加熱蒸発して気相化し、この気相状態で酸素
と反応させてＳｉＯ2 に変えてこれを基体上に付着させ
てＳｉＯ2 薄膜を形成するので、このＳｉＯ2 薄膜絶縁
膜が被着形成される基体側の温度は低温とすることがで
きる。
【００６３】したがって、プロセスコストの低減化がは
かられると共に、用いる基体の種類によって、すなわち
基体の耐熱性等の特性に応じて基体温度を充分低く選定
できることから、例えば比較的低融点のガラス基板、あ
るいはこの種の基板を具備するものに対してもＳｉＯ2
薄膜の形成をこの基体を損なうことなく形成できる。
かられると共に、用いる基体の種類によって、すなわち
基体の耐熱性等の特性に応じて基体温度を充分低く選定
できることから、例えば比較的低融点のガラス基板、あ
るいはこの種の基板を具備するものに対してもＳｉＯ2
薄膜の形成をこの基体を損なうことなく形成できる。
【００６４】したがって、例えば液晶パネルにおける薄
膜トランジスタ等の製造において、その基板としてガラ
ス基板等を用いる場合にも適用できる。
膜トランジスタ等の製造において、その基板としてガラ
ス基板等を用いる場合にも適用できる。
【００６５】また、本発明方法によって形成したＳｉＯ
2 薄膜は、緻密で均質な良質のＳｉＯ2 薄膜を形成する
ことができた。
2 薄膜は、緻密で均質な良質のＳｉＯ2 薄膜を形成する
ことができた。
【００６６】更に、プラズマ等の高エネルギーを用いる
ことなくＳｉＯ2 薄膜の形成を行うことができるので、
被着面の例えば半導体に対しても、これにダメージを与
えることなくＳｉＯ2 薄膜の形成を行うことができる。
ことなくＳｉＯ2 薄膜の形成を行うことができるので、
被着面の例えば半導体に対しても、これにダメージを与
えることなくＳｉＯ2 薄膜の形成を行うことができる。
【００６７】そして、このようにして、半導体に対し界
面準位密度が１×１０12ｃｍ-2・ｅＶ-1以下でＳｉＯ2
薄膜を形成するので、例えばこの界面による電荷のトラ
ップ等を回避できることから特性の良いすなわちキャリ
ア移動度が大で、しきい電圧の低い薄膜トランジスタ、
あるいは単結晶半導体基体による各種ＭＯＳトランジス
タ等を形成できる。
面準位密度が１×１０12ｃｍ-2・ｅＶ-1以下でＳｉＯ2
薄膜を形成するので、例えばこの界面による電荷のトラ
ップ等を回避できることから特性の良いすなわちキャリ
ア移動度が大で、しきい電圧の低い薄膜トランジスタ、
あるいは単結晶半導体基体による各種ＭＯＳトランジス
タ等を形成できる。
【００６８】また、特にその蒸発源として融点が低いＳ
ｉＯを用いるときは、その蒸発を抵抗加熱や誘導加熱で
容易に蒸発させることができ、低電力化をはかることが
できる。
ｉＯを用いるときは、その蒸発を抵抗加熱や誘導加熱で
容易に蒸発させることができ、低電力化をはかることが
できる。
【図１】本発明による絶縁膜の形成方を実施する実施装
置の略線的断面図である。
置の略線的断面図である。
【図２】本発明による絶縁膜の形成方を実施する実施装
置の略線的断面図である。
置の略線的断面図である。
【図３】本発明による絶縁膜の形成方を実施する実施装
置の略線的断面図である。
置の略線的断面図である。
【図４】本発明による絶縁膜の形成方を実施する実施装
置の略線的断面図である。
置の略線的断面図である。
【図５】本発明による絶縁膜の形成方を実施する実施装
置の略線的断面図である。
置の略線的断面図である。
【図６】本発明による半導体装置の製法の一実施例の工
程図である。
程図である。
【図７】本発明製法によって得た薄膜トランジスタと比
較例のドレイン電流ーゲート電圧の測定曲線図である。
較例のドレイン電流ーゲート電圧の測定曲線図である。
【図８】本発明製法によって得た薄膜トランジスタのド
レイン電流ーゲート電圧の測定曲線図である。
レイン電流ーゲート電圧の測定曲線図である。
【図９】本発明製法によって得た他の半導体装置の略線
的断面図である。
的断面図である。
１ チャンバー ２ 原料 ３ 容器 ４ 基体 ７ ＳｉＯ2 薄膜絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原 昌輝 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 佐野 直樹 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 関谷 光信 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 金谷 康弘 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 矢野 三千久 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (6)
- 【請求項１】 シリコンまたはシリコンモノオキサイド
を加熱蒸発させ、この蒸発したシリコンまたはシリコン
モノオキサイドを気相で酸素と反応させてシリコンダイ
オキサイドを生成させるとともに基体上に付着させてシ
リコンダイオキサイド薄膜による絶縁膜を上記基体上に
成膜することを特徴とする絶縁膜の形成方法。 - 【請求項２】 前記シリコンまたはシリコンモノオキサ
イドにおけるシリコンに対する酸素濃度（原子比）が０
〜１．８であることを特徴とする請求項１に記載の絶縁
膜の形成方法。 - 【請求項３】 前記酸素のガス圧力が１０-2Torr〜１０
-5Torrであることを特徴とする請求項１または２に記載
の絶縁膜の形成方法。 - 【請求項４】 前記シリコンダイオキサイドにおいてそ
のシリコンに対する酸素濃度（原子比）が１．９〜２．
０であることを特徴とする請求項１、２、または３に記
載の絶縁膜の形成方法。 - 【請求項５】 前記絶縁膜の成膜時の基体温度が０℃〜
１０００℃であることを特徴とする請求項１、２、３ま
たは４に記載の絶縁膜の形成方法。 - 【請求項６】 半導体上に請求項１、２、３、４または
５に記載の絶縁膜の形成方法によって界面準位密度が１
×１０12ｃｍ-2・ｅＶ-1以下の絶縁膜を形成することを
特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01760993A JP3221129B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01760993A JP3221129B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232117A true JPH06232117A (ja) | 1994-08-19 |
| JP3221129B2 JP3221129B2 (ja) | 2001-10-22 |
Family
ID=11948633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01760993A Expired - Fee Related JP3221129B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221129B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087276A (en) * | 1996-10-29 | 2000-07-11 | National Science Council | Method of making a TFT having an ion plated silicon dioxide capping layer |
| US6794754B2 (en) | 1998-03-31 | 2004-09-21 | Hiroshi Morisaki | Semiconductor device with porous interlayer insulating film |
| KR100455886B1 (ko) * | 2001-06-25 | 2004-11-06 | 세미콘덕터 테크놀로지 아카데믹 리서치 센터 | 반도체 소자 제조 방법 |
| JP2012054586A (ja) * | 2000-05-08 | 2012-03-15 | Denki Kagaku Kogyo Kk | 低比誘電率ＳｉＯｘ膜の製造方法 |
| KR101330955B1 (ko) * | 2012-04-25 | 2013-11-18 | 현대제철 주식회사 | 시료 내 실리콘 함량 예측 방법 및 이를 이용한 시료 내 실리콘 옥사이드 함량 예측 방법 |
-
1993
- 1993-02-04 JP JP01760993A patent/JP3221129B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087276A (en) * | 1996-10-29 | 2000-07-11 | National Science Council | Method of making a TFT having an ion plated silicon dioxide capping layer |
| US6794754B2 (en) | 1998-03-31 | 2004-09-21 | Hiroshi Morisaki | Semiconductor device with porous interlayer insulating film |
| US6812163B2 (en) | 1998-03-31 | 2004-11-02 | Semiconductor Technology Academic Research Center | Semiconductor device with porous interlayer insulating film |
| US7265064B2 (en) | 1998-03-31 | 2007-09-04 | Semiconductor Technology Academic Research Center | Semiconductor device with porous interlayer insulating film |
| JP2012054586A (ja) * | 2000-05-08 | 2012-03-15 | Denki Kagaku Kogyo Kk | 低比誘電率ＳｉＯｘ膜の製造方法 |
| KR100455886B1 (ko) * | 2001-06-25 | 2004-11-06 | 세미콘덕터 테크놀로지 아카데믹 리서치 센터 | 반도체 소자 제조 방법 |
| US6962882B2 (en) | 2001-06-25 | 2005-11-08 | Semiconductor Technology Academic Research Center | Method of fabricating a semiconductor device having a nanoparticle porous oxide film |
| KR101330955B1 (ko) * | 2012-04-25 | 2013-11-18 | 현대제철 주식회사 | 시료 내 실리콘 함량 예측 방법 및 이를 이용한 시료 내 실리콘 옥사이드 함량 예측 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3221129B2 (ja) | 2001-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0878691A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| JPH0992841A (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| US20020090776A1 (en) | Insulating film formation method, semiconductor device, and production apparatus | |
| JP2000228360A (ja) | 半導体薄膜の製造方法 | |
| JPH04165679A (ja) | 絶縁ゲイト型半導体装置 | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP3837938B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JP3837935B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH04111362A (ja) | 薄膜トランジスタとその製造方法 | |
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| JP3837934B2 (ja) | 半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JPH08274090A (ja) | 絶縁膜の形成方法 | |
| JP3837937B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3614333B2 (ja) | 絶縁ゲイト型電界効果トランジスタ作製方法 | |
| JPH0878695A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3051363B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |