KR100455886B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100455886B1
KR100455886B1 KR10-2002-0032500A KR20020032500A KR100455886B1 KR 100455886 B1 KR100455886 B1 KR 100455886B1 KR 20020032500 A KR20020032500 A KR 20020032500A KR 100455886 B1 KR100455886 B1 KR 100455886B1
Authority
KR
South Korea
Prior art keywords
ultrafine
thin film
substrate
silicon
semiconductor
Prior art date
Application number
KR10-2002-0032500A
Other languages
English (en)
Other versions
KR20030001254A (ko
Inventor
노자키신지
우치다가즈오
모리사키히로시
Original Assignee
세미콘덕터 테크놀로지 아카데믹 리서치 센터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미콘덕터 테크놀로지 아카데믹 리서치 센터 filed Critical 세미콘덕터 테크놀로지 아카데믹 리서치 센터
Publication of KR20030001254A publication Critical patent/KR20030001254A/ko
Application granted granted Critical
Publication of KR100455886B1 publication Critical patent/KR100455886B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

챔버(11)내에 Si 원료(12)를 넣은 도가니(13)와 피처리기판(14)을 설치한 상태에서 챔버(11)내에 Ar 가스를 도입하는 동시에, Si 원료(12)를 가열하여 증발시킴으로써 피처리기판(14)상에 Si의 초미립자박막을 형성한다. 이어서, 기판(14)을 산소분위기 중에서 열처리하여 Si를 산화시킴으로써, SiO2로 이루어진 초미립자 산화박막을 형성한다.

Description

반도체 소자 제조 방법 {SEMICONDUCTOR DEVICE FABRICATION METHOD}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 저유전율의 층간 절연막으로서 사용되는 초미립자 산화박막의 형성 방법을 개량한 반도체 소자의 제조 방법에 관한 것이다.
반도체 제조 분야에서 저유전율의 층간 절연막을 형성하기 위하여, 산소가 혼합된 희가스속에서 Si의 증발을 이용함으로써 산화 실리콘(SiOx)으로 이루어진 초미립자 산화박막을 제조하는 방법이 이미 제안되어 있다(일본 특개평 11-2890l3호 공보). 이 방법에 따라 제조된 초미립자 산화박막은 지금까지의 방법에 따라 제조된 나노미터 크기의 다공질 산화박막과 비교하여 다공도가 낮더라도 저유전율을 실현할 수 있는 특별한 이점을 가지고 있다.
보다 구체적으로는, 이와 같은 가스중 증발법으로 제조된 SiOx초미립자 박막은 다음과 같은 구조와 성질을 가진다.
이 SiOx초미립자 박막은 초미립자와 그 주위의 공기로 이루어진 박막이므로 저유전율로 예상된다. 실리콘 산화막이므로, 이온화한 금속을 통과시키기 어렵고 절연성 열화의 우려가 적다. 실리콘 산화막이므로 고온 안정성이 우수하다. 가스중 증발법에 의해 제조되므로, 공정 수는 현재 것으로부터 변하지 않고, 가격 성능비가 우수하다. 다른 방법으로 제조된 동일한 정도의 유전율을 나타내는 다공질 산화박막에 비하여, 구멍이 막혀 있으므로 다공질임에도 불구하고 흡습성이 낮다.
그러나 가스중 증발법으로 SiOx초미립자 박막을 제조하는 경우 다음과 같은문제점이 있다. 초미립자 제조법으로 일반적으로 이용되는 가스중 증발법으로는 희가스를 이용하여 제조되는 초미립자가 분위기 가스와 반응하지 않는 것이 조건으로 되어 있다. 그러나 SiOx초미립자 박막을 제조하는 데는 초미립자에 산소를 수용하기 위해서 분위기 가스에 산소를 혼합하는 것이 필요하다. 이 경우, 원래의 가스중 증발법과는 달리 분위기 가스가 초미립자와 반응하기 때문에 초미립자 입경의 제어가 어렵고 재현성도 나빴다. 그리고 초미립자의 입경 제어가 어려우므로, 제조된 SiOx초미립자 박막의 다공도 및 이에 근거한 유전율의 재현성이 나쁘다는 문제점이 있었다.
이와 같이 종래에는 저유전율의 층간 절연막 등을 형성하므로, 산소 혼합의 희가스중에서의 가스중 증발법에 의하여 Si 초미립자 산화박막을 제조하는 방법이 있다. 그러나 이 방법으로는 초미립자의 입경의 제어가 어렵고, 다공도 및 유전율의 재현성이 낮은 문제점이 있었다.
본 발명의 목적은 저유전율의 층간 절연막 등으로 사용되는 초미립자 산화박막의 입경제어를 양호하게 할 수 있어서, 초미립자 산화박막의 다공도 및 유전율의 재현성의 향상을 도모하여 얻은 반도체 소자의 제조 방법을 제공함에 있다.
도 1은 본 발명의 제1 실시예에 사용한 박막제조장치를 나타내는 개략적인 구성도이다.
도 2의 (A) 내지 (F)는 본 발명의 반도체 제조 공정에서의 층간 절연막의 형성에 적용한 예를 나타내는 공정 단면도이다.
도 3은 Ar 분위기 가스 속에서 제조한 초미립자 박막을 열산화시킴으로써 얻어진 SiO2초미립자 박막의 FTIR(Fourier Transformation Infrared, 푸리에변환 적외분광) 특성을 도시한 도면이다.
도 4는 Ar 분위기 가스 속에서 제조한 초미립자 박막을 열산화시킴으로써 얻어진 SiOx초미립자 박막의 가스압력과 비유전율과의 관계를 도시하며, 특히 SiOx초미립자 박막을 대기중 및 진공 속에서 가열한 후에 측정한 결과를 나타낸 도면이다.
도 5는 산소혼합가스 분위기에서 제조한 SiOx초미립자 박막의 가스압력과 비유전율과의 관계를 도시하며, 특히 SiOx초미립자 박막을 대기중 및 진공 속에서 가열한 후에 측정한 결과를 나타낸 도면이다.
본 발명은 저유전율의 층간 절연막 등에 이용하는 초미립자 산화박막을 형성하기 위한 반도체 소자의 제조 방법에 있어서, 피처리기판 상에 반도체의 초미립자박막을 형성하는 공정과, 기판을 산소 분위기 중에서 열처리하여 반도체를 산화시킴으로써 반도체 산화물로 이루어진 초미립자 산화박막을 형성하는 공정을 포함하는 것을 특징으로 한다. 여기서, 반도체의 초미립자박막을 형성하는 공정으로는 희가스분위기 중에서 반도체를 증발시키는 것과, 반도체의 초미립자를 피처리기판 상에 직접 도포하는 것을 들 수 있다.
또한 본 발명은 저유전율의 층간 절연막 등에 이용하는 SiOx(x=1~2)로 이루어진 초미립자 산화박막을 형성하기 위한 반도체소자의 제조 방법에서, 희가스분위기 중에서 Si를 증발시킴으로써, 피처리기판 상에 Si의 초미립자 박막을 형성하는 공정과, 기판을 산소 분위기 중에서 열처리하여 Si를 산화시킴으로써 SiOx로 이루어진 초미립자 산화박막을 형성하는 공정을 포함하는 것을 특징으로 한다. 여기서, 희가스로서는 아르곤(Ar)을 사용하는 것이 바람직하다. 또한, Ar 가스의 압력을 10Torr 이하, 보다 바람직하게는 1Torr 이하로 설정하는 것이 바람직하다.
또한 본 발명은 저유전율의 층간 절연막 등에 사용하는 SiOx(x=1~2)로 이루어진 초미립자 산화박막을 형성하기 위한 반도체 소자의 제조 방법에 있어서, 피처리기판 상에 실리콘 초미립자를 분산시킨 용액을 도포한 후, 용액을 증발시킴으로써 실리콘의 초미립자 박막을 형성하는 공정과, 기판을 산소분위기 중에서 열처리하여 실리콘을 산화시킴으로써 산화 실리콘으로 이루어진 초미립자 산화박막을 형성하는 공정을 포함하는 것을 특징으로 한다. 여기서 용액을 도포하는 경우, 피처리기판을 회전시키는 것이 바람직하다[스핀온(spin-on)법]. 용액으로 실리콘 초미립자를 녹이지 않는 것이 바람직하다.
발명의 실시예를 설명하기 전에 본 발명의 기본 원리에 대하여 설명한다.
본 발명자들은 원래의 희가스를 분위기 가스에 사용한 가스중 증발법으로 제조한 실리콘 초미립자박막에 대하여, 박막 제조 후에 산화성 분위기 중에서 열산화시킴으로써 SiOx의 초미립자 산화박막이 얻어지는 것을 발견했다. 그리고 Si 초미립자박막을 후산화에 의해서 SiOx의 초미립자 산화박막으로 한 경우, 산소를 혼합한 가스중 증발법에 의해 제조한 SiOx의 초미립자 산화박막과 동일한 정도의 유전율이 얻어지는 것을 확인했다. 또한, 이 유전율이 재현성이 양호하게 얻어지는 것을 확인했다. 또, SiOx의 초미립자 산화박막의 다공도 및 유전율을 Si 초미립자의 입경에 의하여 제어할 수 있는 것을 확인했다.
따라서 본 발명에 따르면, Ar 등의 희가스분위기 중에서 반도체(Si)를 증발시킴으로써 피처리기판 상에 반도체의 초미립자 박막을 형성하고, 이 다음에 기판을 산화성 분위기 중에서 열처리하여 반도체를 산화시킴으로써 초미립자 산화박막(SiOx)을 형성함으로써, 초미립자 산화박막을 입경 제어가 양호하도록 형성할 수 있어서 초미립자 산화박막의 다공도 및 유전율의 재현성의 향상을 도모할 수 있다. 특히, Si 초미립자의 제조 조건 선택에 따라, 초미립자 산화박막의 다공도 및 유전율을 재현성이 양호하도록 제어할 수 있게 된다.
또, 초미립자 박막을 반드시 가스중 증발법으로 형성하는 데 한정하지 않고, 초미립자를 피처리기판에 직접 도포함으로써 형성하는 것도 가능하다. 이와 같이 가스중 증발법 대신에 도포법을 이용한 경우도 후산화처리를 실시함으로써 초미립자 산화박막을 입경 제어가 양호하도록 형성할 수 있어, 초미립자 산화박막의 다공도 및 유전율의 재현성 향상을 도모할 수 있게 된다.
이와 같이 본 발명에 따르면, 가스중 증발법 또는 도포법에 의해 피처리기판 상에 반도체의 초미립자 박막을 형성한 후, 산소 분위기 중에서 열처리하여 반도체를 산화시킴으로써, 저유전율의 층간 절연막으로서 사용하는 초미립자 산화박막을 입경 제어가 양호하도록 형성할 수 있어서, 초미립자 산화박막의 다공도 및 유전율의 재현성의 향상을 도모할 수 있다.
또, 다공질 산화막을 배선간 및 층사이의 절연막으로서 응용하는 제안 특허는 이미 출원되어 있다. 그러나 기존의 다공질 산화막의 비유전율을 예를 들면 2.5로 하기 위해서는 다공도를 상당히 높일 필요가 있다. 그 경우, 막의 기계적 강도가 약해지거나, 수분의 흡수에 의한 전기적 특성(도전율, 비유전율)의 경시 변화가 일어나기 쉽고, 현재로서는 다공질 산화막의 층간 절연막이나 배선간 절연막에의 응용이 어렵다.
이에 대하여, 본 발명과 같은 방법으로 제조한 초미립자 산화박막은 다공도가 높더라도 구멍이 막힌 공간을 형성하고, 구멍이 표면을 관통하지 않으므로 비교적 수분 흡수가 적고 경시 변화가 적은 특별한 이점을 가진다. 따라서, 본 발명의 초미립자 산화박막은 지금까지의 다공질 산화막과는 달리 저유전율 배선간 및 층사이의 절연막으로서 기능을 충분히 다한다. 또한, 공공이 표면까지 관통한 것보다저다공도로 저유전율이 실현된다.
본 발명에 따른 초미립자 산화박막이 통상의 방법으로 제조된 다공질 산화막과 크기가 다른 이유는 조밀하게 초미립자가 인접하고, 그 초미립자끼리 쇠사슬 모양의 산화막으로 연결되어 있기 때문이다. 이와 같은 막은 종래의 막으로서는 불가능했다. 왜냐하면, 종래의 막에서는 초미립자가 형성되어 있지 않기 때문이다. 이와 같이 초미립자를 기반으로 한 저유전율 재료인 것이 본 발명의 특별한 이점이다.
이하, 본 발명의 상세를 도시한 실시예에 따라 설명한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 관한 초미립자 산화박막의 제조 방법에 사용된 박막형성장치를 나타내는 개략적인 구성도이다.
도면중의 도면 부호 11은 기밀 밀봉된 챔버이다. 이 챔버(11)내의 저부에 증발원으로서의 Si 원료(12)를 증발시키기 위한 도가니(13)가 설치되어 있다. 도가니(13)로는 BN(질화붕소) 보트가 사용된다. 이 BN 보트(13)에 전기를 공급함으로써 Si 원료(12)를 가열하여 증발시키는 것으로 되어 있다. 챔버(11)내 도가니(13)의 상부 방향에 피처리기판(14)이 장착되어 있다.
또, 챔버(11)에는 가스도입관(15)이 접속되어 있다. 이 가스도입관(15)을 통하여 챔버(11)내에 희가스로서 Ar 가스가 도입된다. 그리고 챔버(11)내의 가스는 진공펌프(16)로 배기된다. 또, 도면중의 도면 부호 17은 도가니(13)인 BN 보트에 DC 전류 또는 AC 전류를 흘려 가열하기 위한 전원을 나타낸다. 또, 도면중의도면 부호 18은 도가니(13)와 피처리기판(14)과의 사이에 배치되고, 도가니(14)로부터 피처리기판(14)으로의 Si 증기의 진행을 저지하는 셔터를 나타낸다.
다음에, 본 발명을 반도체 제조 공정의 층간 절연막 제조에 적용한 예를 설명한다.
먼저, 도 2의 (A)에 도시한 바와 같이, 2층 배선이 형성된 피처리기판을 준비한다. 이 피처리기판은 Si 기판(21)상에 Al로 이루어진 제1 층배선(22)을 형성하고, 그 위에 CVD-SiO2막으로 이루어진 제1 층간 절연막(23)을 형성하며, 그 위에 Al로 이루어진 제2 층배선(24)이 형성되어 있다. 배선층(22, 24)으로는 반드시 Al을 이용할 필요는 없고, Al 대신에 Cu를 사용할 수도 있다.
또, 도면에서는 2층의 배선(22, 24)이 상하로 정합되도록 도시하고 있지만, 반드시 정합시킬 필요는 없고, 실제로는 여러 가지 형태가 있을 수 있다. 또, Si 기판(21)은 Si의 벌크 기판이 아니라, 각종 디바이스가 형성되고 표면에 절연막이 형성된 것이다.
도 2의 (A)에 나타낸 구조의 피처리기판에 대하여, 도 2의 (B)에 도시한 바와 같이 CVD 법으로 SiO2로 이루어진 산화막(25)을 형성한다.
이어서, 피처리기판을 도 1에 나타낸 장치의 챔버(11)내에 세팅하고, 챔버 (11)내를 1.0×10-2torr 또는 그 이하의 압력으로 될 때까지 충분히 진공 배기한다. 그 후, 진공 밸브를 닫고, 챔버(11)내에 분위기 가스(Ar)를 소정의 압력(예를 들면 O.3Torr)으로 될 때까지 주입한다. 또한, BN 보트(13)에 전압을 인가하여 파이로미터(pyrometer)로 온도를 측정하면서, 1450℃로 안정된 곳에서 셔터(18)를 열어 피처리기판에 초미립자를 퇴적시킨다. 이러한 조건으로 10분간 처리함으로써, 도 2의 (C)에 도시한 바와 같이, 예를 들면 막두께 0.3㎛의 Si의 초미립자막(초미립자 박막)(26)을 형성했다. Si 초미립자의 입경은 예를 들면 수 nm 정도였다.
여기서, Si 초미립자 박막이 형성되는 메커니즘은 다음과 같다. 가스중 증발법은 미립자화하려고 하는 물질을 가열하여 증발시키고, 그 증기를 냉각함으로써 초미립자에 응결시키는 방법이다. 증발로 생긴 증기는 가스중에 확산하면서 점차로 냉각되어 과포화상태로 되어 핵생성을 일으킨다. 증발면상에 증기가 넓어지는 영역(증기영역)을 만들 수 있으므로, 그 외측에서 핵생성이 일어나고, 대략 동시에 증기의 대부분이 응결한다(증기성장). 그리고 이 입자는 대류에 운반되어 상승한다. 입자의 상승에 따라 냉각되어 증기 성장이 멈추지만, 입자끼리가 충돌하여 융합한다(융합성장). 그 후, 기판 상에 퇴적된다.
이어서, 도 2의 (C)에 나타낸 구조의 피처리기판을 산화성 분위기 중에서 400℃의 온도로 2시간 정도 열처리한다. 이에 따라, 도 2의 (D)에 도시한 바와 같이, SiOx(x=1∼2)의 초미립자막(초미립자 산화박막)(27)을 형성한다. 이 드라이 산화는 도 1에 나타낸 장치의 챔버(11) 내에서 행해도 좋고, 별도로 설치한 산화전용 챔버 내에서 행할 수도 있다. 도 1에 나타낸 장치를 이용하는 경우, Ar 가스 주입을 정지한 후에 챔버(11)내에 산소가스를 주입하고, 피처리기판(14)을 도시하지 않은 히터로 400℃의 온도로 가열하면 된다.
이와 같이 하여 형성된 SiOx초미립자 산화박막(27)은 비유전율이 1.5 정도로, 통상의 SiO2(비유전율 4.0)에 비하여 비유전율이 충분히 낮은 것이며, 또한 통상의 방법으로 제조된 나노미터 크기의 산화박막과 비교하여 저다공도이고, 층사이 절연막으로서 바람직한 특성을 나타낸다.
이어서, 도 2의 (E)에 도시한 바와 같이, SiOx초미립자 산화박막(27)을 연마하여 평탄화한 후, SiOx초미립자 산화박막(27)상에 CVD 법으로 SiO2로 이루어진 산화막(28)을 형성했다. 여기서 3층의 산화막(25, 27, 28)이 제2 층간 절연막이 된다. 또, 산화막(25, 28)을 생략함으로써, 산화막(27)만으로 제2 층간 절연막을 구성해도 좋다.
다음에 본 발명의 효과를 확인하기 위하여, 도 1에 나타낸 장치를 이용하여 다음과 같은 실험을 행했다. 즉, 챔버(11) 내의 Ar 가스압력을 0.1~0.5torr로 설정하여, 가스중 증발법에 의하여 실리콘을 증발시켰다. 증발한 실리콘은 분위기 가스에 충돌하면서 미립자로서 성장하여, 피처리기판 상에 다공질의 실리콘 초미립자막으로서 퇴적한다. 성장 시간은 예를 들면 10분으로 한다. 여기서, Ar 가스 분위기의 압력은 O.1, O.3, O.5 Torr로 한다. 그리고 초미립자 박막에 대하여 400℃로 2시간 드라이산화한다.
도 3에 0.3Torr의 Ar 분위기 가스 속에서 제조한 초미립자의 열산화에 의해 얻어진 SiOx초미립자 박막의 열산화 전후의 FTIR(Fourier Transform Infrared, 푸리에변환 적외분광)을 나타낸다. 비교로서, 산소혼합 Ar가스 분위기 중에서 제조한 SiOx초미립자 박막의 FTIR도 나타낸다. 도 3에서의 3개의 시료(열산화 전, 후 및 산소혼합 가스분위기 중에서 제조한 것)는 대략 막두께가 동일하다.
As-depo라고 하는 열산화전의 시료로는, 1000cm-1부근의 Si-O에 관하여 피크강도가 약하고, 낮은 산화도를 나타내고 있다. 열산화후의 시료(after oxidation)에서는 Si-O에 관한 피크 강도가 강하여, 산화가 진행한 것을 나타내고 있어서 400℃의 온도라도 충분히 산화가 행해지고 있다고 말할 수 있다. 또한, 열산화 후의 시료로서는 산소혼합가스 분위기중(Ar+O2)에서 제조한 시료에 나타나는 3000cm-1로부터 3800cm-1에 걸친 수분의 흡착이나 흡수에 기인하는 완만한 피크가 보이지 않는다. 이와 같이 열산화전의 박막이 수분을 포함하지 않지 않는 것은, 본 발명과 같이 Ar 분위기 가스 중에서 제조한 초미립자에서는 수분이 흡수되기 어렵기 때문이다. 그리고 수분이 흡수되기 어려운 것은 초미립자에서의 다공질의 구멍이 막히고, 표면에 관통하지 않기 때문인 것으로 고려된다.
도 4에 Ar 가스압을 변화시켜 제조한 초미립자 박막의 열산화후의 대기중 방치 및 진공 가열후의 비유전율을 나타낸다. 또, 비교를 위하여 도 5에 산소혼합가스분위기 중에서 제조한 초미립자 박막의 대기중 방치 및 진공가열 후의 비유전율을 나타낸다.
도 4에 나타낸 Ar 가스만의 분위기 중에서 제조한 경우(본 발명), 도 5에 나타낸 산소혼합가스 분위기 중에서 제조한 경우(종래예)와 비교하면, 비유전율의 값 그 자체는 대단히 가깝지만, 대기중과 진공가열후의 측정한 비유전율의 차이가 적다. 또한, 0.3Torr에서 O.5Torr까지의 가스압 변화에 대하여 비유전율의 차이가 명확하게 되어 있다. 따라서 Ar 가스분위기 중에서 제조한 것을 열산화시킴으로써 얻어진 SiOx초미립자 산화박막은 그 다공도를 보다 잘 제어할 수 있으므로, 수분의 흡수도 적다고 생각된다.
비교로서 도 5의 측정 결과에서는 산소혼합 Ar 가스의 경우, 0.3Torr에서 0.5Torr까지의 가스압의 변화에 대하여 비유전율의 큰 변화가 대기중, 진공 가열 후에도 보이지 않는다. 즉, 본 발명과 같이, 초미립자 박막을 형성한 후에 산화처리함으로써 Ar 가스 압력에 의해 비유전율의 제어가 가능해진다.
또, Ar 가스를 이용한 가스중 증발법에 의해 초미립자 박막을 형성한 후에 산화처리하는 본 발명에서는 Ar 가스압력은 높을수록 최종적으로 얻어지는 초미립자 산화박막의 비유전율은 작아진다. 그러나 Ar 가스 압력이 1OTorr를 넘으면, 박막의 흡습성이 커지고, 누설 전류의 측면에서 절연막으로 불량인 것이 확인되었다. 따라서, Ar 가스압력은 10Torr 이하로 할 필요가 있고, 보다 바람직하게는 Ar 가스압력을 1Torr 이하로 하면 된다.
또, 도 2의 (A) 내지 (E)의 공정에서는 제1 층간 절연막(23)을 CVD-SiO2막으로 했지만, 이 절연막에 대해서도 본 발명을 적용할 수 있다. 구체적으로는, 도 2의 (F)에 도시한 바와 같이, 제1 층간 절연막을, SiO2로 이루어진 산화막(31), SiOx초미립자산화박막(32), SiO2로 이루어진 산화막(33)의 3층의 산화막으로도 할 수 있다. 또, 배선(22, 24)은 반드시 절연막의 표면상에 형성될 필요는 없다. 다마신 (damascene)법을 이용하여 Cu 배선 등을 층간 절연막에 내장하여 형성하는 것도 가능하다.
또, SiOx초미립자 산화박막은 반드시 SiO2로 한정할 필요는 없다. 전술한 예로서는 유전율이 낮고 다공도가 비교적 큰 경우를 설명했지만, 다공도가 충분히 작은 경우는 SiOx초미립자 산화박막을 단층으로 층간 절연막으로서 이용하는 것도 가능하다.
(제2 실시예)
다음에 본 발명의 제2 실시예에 대하여 설명한다. 이 실시예는 초미립자 박막을 형성하기 위하여 가스중 증발법 대신 도포법을 이용한 방법이며, 그 이외는 제1 실시예와 동일하다.
본 실시예에서는 예를 들면 도 2의 (A)에 도시한 바와 같은 피처리기판에 대하여 Si의 초미립자를 알콜중에 분산시킨 것을 스핀온법으로 회전 도포한다. 이 경우, 피처리기판은 스피너(spinner)로 예를 들면 2000rpm에서 회전시킨다. 또, 여기서 사용하는 Si 초미립자는 가스중 증발법으로 제조한 시판 제품의 구입 또는 가스중 증발법 이외의 방법으로 제조된 것이라도 괜찮다. 용액으로는 메틸알콜을 이용하고 있지만, Si 초미립자를 녹이지 않는다면 유기재료라도 괜찮다. 스피너의 회전수는 도포하는 Si 초미립자 박막의 두께에 의해 변화하므로 엄밀하지 않다.도포시간은 예를 들면 0.5㎛의 막두께를 얻기 위해서 3분만 행하지만, 이것도 도포하는 막의 두께에 따라 변화한다.
Si 초미립자를 도포하여 형성한 후에는 도포된 막을 대기중에서 190℃로 5분간 가열하고 용액을 증발시킨다. 이에 따라, 도 2의 (B)에 도시한 바와 같이 Si 초미립자 박막이 형성된다. 이 후는 앞서의 제1 실시예와 같이, 산화 처리를 실시함으로써 도 2의 (C)에 도시한 바와 같이 SiOx(x=1∼2)로 이루어진 초미립자 산화박막을 형성한다.
이와 같이 본 실시예에서는 가스중 증발법 대신 도포법을 이용한 경우라도 피처리기판 상에 Si 초미립자 박막을 형성할 수 있다. 그리고 이를 산화시킴으로써 SiOx초미립자 산화박막을 형성할 수 있어서 제1 실시예와 동일한 효과를 얻는다.
(변형예)
또, 본 발명은 상술한 각 실시예에 한정되지 않는다. 실시예에서는 가스중 증발법에서의 Ar 가스 압력으로서 예를 들면 O.1Torr, O.3Torr, O.5Torr를 나타냈지만, 흡습성, 유전율의 관점에서는 1OTorr 이하, 보다 바람직하게는 1Torr 이하의 범위에서 적절한 정도면 된다. 또, 가스중 증발법에 이용하는 가스는 반드시 Ar에 한정하는 것이 아니라, He, Ne 등의 다른 희가스를 사용하는 것도 가능하다. 또한, 초미립자를 제조하는 재료로서 Si를 이용했지만, 여기에 한정되지 않고 다른 반도체 재료를 사용하는 것도 가능하다.
또한 실시예에서는, 열산화공정에서 400℃로 2시간의 열처리를 실시하지만,본 발명자들은 350℃로 1시간 동안 열처리하여도 충분한 산화가 가능한 것을 확인하고 있다. 실리콘 프로세스의 후공정에서 너무 높은 온도 공정은 바람직하지 않으므로, 열산화 공정에서 충분한 산화가 가능한 범위에서 되도록이면 저온화 및 단시간화가 바람직하다. 또, 본 발명은 층간 절연막의 제조에 한정하는 것이 아니라, 저유전율을 필요로 하는 각종 절연막의 제조에 적용할 수 있다.
이상과 같이 상술한 본 발명에 따르면, 가스중 증발법 또는 도포법에 의하여 피처리기판 상에 반도체 초미립자 박막을 형성한 후, 산소 분위기 중에 열처리하여 반도체를 산화시킴으로써 저유전율의 층간 절연막을 사용하는 초미립자 산화박막을 입경 제어가 양호하도록 형성할 수 있고, 초미립자 산화박막의 다공도 및 유전율의 재현성의 향상을 도모할 수 있다.

Claims (23)

  1. 피처리기판 상에 반도체의 초미립자박막을 형성하는 공정; 및
    상기 기판을 산소분위기 중에서 열처리함으로써 상기 반도체를 산화시킴에 따라 상기 반도체의 산화물로 이루어진 초미립자 산화박막을 형성하는 공정
    을 포함하는 초미립자 산화박막을 구비한 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 피처리기판 상에 반도체의 초미립자박막을 형성하는 공정은 상기 미립자박막을 구성하는 반도체 재료로서 실리콘(Si)을 이용하는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 피처리기판 상에 반도체의 초미립자박막을 형성하는 공정은 다공질이며, 그 구멍이 표면까지 관통하지 않고 막혀 있는 초미립자박막을 형성하는 반도체 소자 제조 방법.
  4. 제1항에 있어서,
    상기 반도체의 산화에 의해 형성된 초미립자 산화박막을 저유전율이 요구되는 층간 절연막으로서 이용하는 반도체 소자 제조 방법.
  5. 제1항에 있어서,
    상기 피처리기판 상에 상기 반도체의 초미립자박막을 형성하는 공정은 상기 피처리기판이 수용된 용기 내에 희가스를 도입하는 동시에 상기 반도체를 가열함으로써, 희가스분위기 중에서 상기 반도체를 증발시키는 반도체 소자 제조 방법.
  6. 제5항에 있어서,
    상기 용기 내에 도입하는 희가스로서 아르곤(Ar)을 사용하는 반도체 소자 제조 방법.
  7. 제6항에 있어서,
    상기 용기내의 압력은 상기 아르곤 가스의 도입에 의하여 1O Torr 이하로 설정하는 반도체 소자 제조 방법.
  8. 제5항에 있어서,
    상기 희가스분위기 중에서 상기 반도체를 증발시켜 초미립자박막을 형성하는 공정 후, 상기 용기 내에서 상기 피처리기판을 인출하지 않고, 상기 반도체의 산화에 의한 초미립자 산화박막 형성 공정을 연속으로 행하는 반도체 소자 제조 방법.
  9. 제5항에 있어서,
    상기 희가스분위기 중에서 상기 반도체를 증발시켜 초미립자박막을 형성하는 공정 후, 상기 용기 내에서 상기 피처리기판을 꺼내고, 상기 피처리기판을 별도의 용기 내에 수용하여, 별도의 용기 내에서 상기 반도체의 산화에 의한 초미립자 산화박막의 형성 공정을 행하는 반도체 소자 제조 방법.
  10. 제1항에 있어서,
    상기 피처리기판 상에 초미립자박막을 형성하는 공정으로서, 상기 반도체의 초미립자를 상기 피처리기판 상에 도포하는 반도체 소자 제조 방법.
  11. 제10항에 있어서,
    상기 피처리기판 상에 도포되는 초미립자는 상기 미립자를 녹이지 않는 액체 중에 균일하게 분산되어 있는 반도체 소자 제조 방법.
  12. 제10항에 있어서,
    상기 반도체의 초미립자를 상기 피처리기판 상에 도포하는 경우, 상기 피처리기판을 회전시키는 반도체 소자 제조 방법.
  13. 증발원으로서의 실리콘과 피처리기판이 수용된 용기 내에 희가스를 도입하는 동시에, 상기 실리콘을 가열함으로써 희가스분위기 중에서 상기 실리콘을 증발시킴으로써 상기 피처리기판 상에 실리콘의 초미립자박막을 형성하는 공정; 및
    상기 기판을 산소분위기 중에서 열처리하여 상기 실리콘을 산화시킴으로써 산화 실리콘으로 이루어진 초미립자 산화박막을 형성하는 공정
    을 포함하는 초미립자 산화박막을 구비한 반도체 소자 제조 방법.
  14. 제13항에 있어서,
    상기 피처리기판 상에 실리콘의 초미립자박막을 형성하는 공정에서, 다공질이며, 구멍이 표면까지 관통하지 않고 막힌 초미립자박막을 형성하는 반도체 소자 제조 방법.
  15. 제13항에 있어서,
    상기 실리콘의 산화에 의해 형성된 실리콘의 초미립자산화박막을, 저유전율이 요구되는 층간 절연막으로 이용하는 반도체 소자 제조 방법.
  16. 제13항에 있어서,
    상기 피처리기판 상에 상기 반도체의 초미립자박막을 형성하는 공정에서, 상기 용기 내에 도입하는 희가스로서 아르곤을 이용하는 반도체 소자 제조 방법.
  17. 제14항에 있어서,
    상기 용기내의 압력을, 상기 아르곤 가스의 도입에 의해서 1O Torr 이하로 설정하는 반도체 소자 제조 방법.
  18. 피처리기판 상에 실리콘의 초미립자를 분산시킨 용액을 도포한 후, 상기 용액을 증발시킴으로써 실리콘의 초미립자박막을 형성하는 공정; 및
    상기 기판을 산소분위기 중에서 열처리하여 상기 실리콘을 산화시킴으로써 산화 실리콘으로 이루어진 초미립자 산화박막을 형성하는 공정
    을 포함하는 초미립자 산화박막을 구비한 반도체 소자 제조 방법.
  19. 제18항에 있어서,
    상기 피처리기판 상에 실리콘의 초미립자박막을 형성하는 공정에서, 다공질이며, 구멍이 표면까지 관통하지 않고 막힌 초미립자박막을 형성하는 반도체 소자 제조 방법.
  20. 제18항에 있어서,
    상기 실리콘의 산화에 의해 형성된 실리콘의 초미립자 산화박막을, 저유전율이 요구되는 층간 절연막으로 사용하는 반도체 소자 제조 방법.
  21. 제18항에 있어서,
    상기 피처리기판 상에 도포되는 실리콘 초미립자는, 상기 미립자를 녹이지 않는 액체 중에 균일하게 분산되어 있는 반도체 소자 제조 방법.
  22. 제18항에 있어서,
    상기 실리콘의 초미립자를 상기 피처리기판 상에 도포하는 경우, 상기 피처리기판을 회전시키는 반도체 소자 제조 방법.
  23. 피처리기판 상에 제1 실리콘산화막을 형성하는 공정;
    상기 제1 실리콘산화막상에 실리콘의 초미립자박막을 형성하는 공정;
    상기 기판을 산소분위기 중에서 열처리함으로써 상기 초미립자박막을 형성하는 실리콘을 산화시킴으로써 실리콘의 산화물로 이루어진 초미립자 산화박막을 형성하는 공정; 및
    상기 초미립자 산화박막 상에 제2 실리콘산화막을 형성하는 공정
    을 포함하는 층간 절연막으로서 초미립자 산화박막을 사용한 반도체 소자 제조 방법.
KR10-2002-0032500A 2001-06-25 2002-06-11 반도체 소자 제조 방법 KR100455886B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001191783A JP3509781B2 (ja) 2001-06-25 2001-06-25 半導体装置の製造方法
JPJP-P-2001-00191783 2001-06-25

Publications (2)

Publication Number Publication Date
KR20030001254A KR20030001254A (ko) 2003-01-06
KR100455886B1 true KR100455886B1 (ko) 2004-11-06

Family

ID=19030345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0032500A KR100455886B1 (ko) 2001-06-25 2002-06-11 반도체 소자 제조 방법

Country Status (4)

Country Link
US (1) US6962882B2 (ko)
JP (1) JP3509781B2 (ko)
KR (1) KR100455886B1 (ko)
TW (1) TW536783B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086707A1 (fr) * 2000-05-08 2001-11-15 Denki Kagaku Kogyo Kabushiki Kaisha Film siox de faible permittivite relative, procede de production, dispositif semi-conducteur contenant ledit film
US7282167B2 (en) * 2003-12-15 2007-10-16 Quantumsphere, Inc. Method and apparatus for forming nano-particles
CN100342556C (zh) * 2005-06-23 2007-10-10 上海交通大学 半导体光伏器件级纳米硅薄膜的制备方法
KR100714076B1 (ko) * 2005-07-12 2007-05-02 강원생물영농조합법인 당뇨병 환자를 위한 혼합조성물을 함유하는 건강기능식품
US7803295B2 (en) * 2006-11-02 2010-09-28 Quantumsphere, Inc Method and apparatus for forming nano-particles
FR2911597B1 (fr) * 2007-01-22 2009-05-01 Soitec Silicon On Insulator Procede de formation et de controle d'interfaces rugueuses.
FR2911598B1 (fr) * 2007-01-22 2009-04-17 Soitec Silicon On Insulator Procede de rugosification de surface.
JP2015018952A (ja) * 2013-07-11 2015-01-29 帝人株式会社 酸化シリコン膜形成用組成物

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527953A (en) * 1978-08-18 1980-02-28 Matsushita Electric Ind Co Ltd Method of fabricating senser
JPS59217332A (ja) * 1983-05-24 1984-12-07 Mitsubishi Electric Corp 二酸化硅素膜の製造方法
JPH06232117A (ja) * 1993-02-04 1994-08-19 Sony Corp 絶縁膜の形成方法とこれによる半導体装置の製法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196644B2 (ja) 1995-06-26 2001-08-06 松下電器産業株式会社 光電子材料の製造方法、並びにその光電子材料を用いた応用素子及び応用装置
US5902124A (en) * 1997-05-28 1999-05-11 United Microelectronics Corporation DRAM process
JPH11260721A (ja) 1998-03-13 1999-09-24 Toshiba Corp 多結晶薄膜シリコン層の形成方法および太陽光発電素子
JP2921759B1 (ja) 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
US6440560B1 (en) * 1999-07-26 2002-08-27 International Business Machines Corporation Nanoparticles formed with rigid connector compounds
US6342454B1 (en) * 1999-11-16 2002-01-29 International Business Machines Corporation Electronic devices with dielectric compositions and method for their manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527953A (en) * 1978-08-18 1980-02-28 Matsushita Electric Ind Co Ltd Method of fabricating senser
JPS59217332A (ja) * 1983-05-24 1984-12-07 Mitsubishi Electric Corp 二酸化硅素膜の製造方法
JPH06232117A (ja) * 1993-02-04 1994-08-19 Sony Corp 絶縁膜の形成方法とこれによる半導体装置の製法

Also Published As

Publication number Publication date
JP2003007696A (ja) 2003-01-10
JP3509781B2 (ja) 2004-03-22
KR20030001254A (ko) 2003-01-06
US20020197889A1 (en) 2002-12-26
US6962882B2 (en) 2005-11-08
TW536783B (en) 2003-06-11

Similar Documents

Publication Publication Date Title
US6042994A (en) Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
EP0689235B1 (en) Porous dielectric material with improved pore surface properties for electronics applications
US6559071B2 (en) Process for producing dielectric thin films
KR100752940B1 (ko) 상호접속 구조의 금속간 용량을 감소시키는 공극 금속배선 구성의 제조 방법
US5801092A (en) Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices
JP2005516394A (ja) 狭ギャップ充填用途の誘電フィルム
JP2008520100A (ja) 多孔性低ｋ誘電体フィルムの紫外線に補助された細孔シーリング
WO2003015150A1 (en) Plasma curing of msq-based porous low-k film materials
US20040058199A1 (en) Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
KR100455886B1 (ko) 반도체 소자 제조 방법
KR20010073054A (ko) 나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정
JPH10125783A (ja) 半導体装置の製造方法
US20080220213A1 (en) Zeolite - carbon doped oxide composite low k dielectric
JP2004296476A (ja) 半導体装置の製造方法
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
JP3897908B2 (ja) 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置
JP4459096B2 (ja) 半導体装置の製造方法
Orlov et al. Dielectric Barrier in the Subtractive Process of Formation of a Copper Metallization System
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
Uoochi et al. Spin‐on Glass Curing by Rapid Thermal Annealing
KR20000041387A (ko) 초저유전율의 폴리머 절연막 형성방법
KR100371691B1 (ko) 저유전 플라스마 중합체 박막 및 이를 이용한 반도체 소자의 제조 방법
JPH09326386A (ja) 層間絶縁膜の形成方法
JP2000150505A (ja) 多孔質絶縁膜の形成方法および形成装置、ならびに電子装置およびその製造方法
Bouteville et al. Selective RTLPCVD of tungsten by silane reduction on patterned PPQ/Si wafers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080917

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee