KR20010073054A - 나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정 - Google Patents

나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정 Download PDF

Info

Publication number
KR20010073054A
KR20010073054A KR1020017002564A KR20017002564A KR20010073054A KR 20010073054 A KR20010073054 A KR 20010073054A KR 1020017002564 A KR1020017002564 A KR 1020017002564A KR 20017002564 A KR20017002564 A KR 20017002564A KR 20010073054 A KR20010073054 A KR 20010073054A
Authority
KR
South Korea
Prior art keywords
substrate
alkoxysilane
composition
organic solvent
insulating film
Prior art date
Application number
KR1020017002564A
Other languages
English (en)
Inventor
우후이-중
드래지제임스에스.
브런가르드트리사베쓰
라모스테라사
스미스더글라스엠.
월레스스테판
로데릭케빈
Original Assignee
크리스 로저 에이치
알라이드시그날 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리스 로저 에이치, 알라이드시그날 인코포레이티드 filed Critical 크리스 로저 에이치
Publication of KR20010073054A publication Critical patent/KR20010073054A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)
  • Paints Or Removers (AREA)

Abstract

기판상에 나노다공성 절연피막을 형성하는 공정이 제공된다.
상기 공정은, 기판 표면상에 적어도 하나의 알콕시실란, 유기용매조성물, 물 및 임의의 염기촉매의 결합으로 이루어지는 실제적으로 균일한 알콕시실란 갤 조성물을 형성하는 단계와, 상기 기판을 유기용매 증기분위기에서 충분한 시간 및 충분한 온도로 가열함으로써 상기 갤조성물을 농축하는 단계, 그리고 상기 기판상에 높은 기계적 강도를 갖는 나노다공성 절연피막을 형성하기 위해 상기 갤조성물을 경화하는 단계를 포함하여 구성된다.

Description

나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정{PROCESS FOR OPTIMIZING MECHANICAL STRENGTH OF NANOPOROUS SILICA}
집적회로제조에 있어서, 형상의 크기가 0.25㎛ 이하에 근접함에 따라 상호연결 RC지연, 전력소모 및 누화(crosstalk)의 문제들이 점점 심각해지고 있다. 레벨간 유전체(interlevel dielectric) 및 금속간 유전체(intermetal dielectric) 용도에 있어 저유전상수(K) 재료의 사용이 부분적으로 이러한 문제들을 완화시키는 것이 알려져 있다. 그러나, 현제 이용되는 고밀도 실리카보다 현저히 낮은 유전상수를 갖는 각 재료의 후보들은 산업적인 면을 고려하면, 단점이 있다. 대부분 낮은 유전상수 재료들의 개발은 스핀-온-글래스이즈(spin-on-glasses) 및 K>3의 불소첨가된 플라즈마 화학증착 SiO2를 이용한다. 몇몇 유기 무기 폴리머들은 약 2.2~3.5 범위의 유전상수를 갖지만, 이들은 낮은 열적 안정성을 비롯하여 낮은 유리전이온도, 샘플 아웃개싱(outgassing) 및 장기간 신뢰성에 있어 의문을 포함하는 열화한 기계적 성질의 문제들을 갖는다.
하나의 해결책은, 다공성 기판, 레벨간 및 금속간 유전체로서 유전상수가 약1~3의 범위에 있는 나노다공성 실리카를 이용하는 것이다. 나노다공성 실리카 막은 전형적으로 딥-코팅(dip-coating)이나 스핀-코팅(spin-coating)과 같은 방법들에 의해 기판상에 형성된다. 나노다공성 실리카는 그것의 공극(pore) 크기 및 공극분포를 주의깊게 제어하는 능력으로 주목을 받으며, 테트라에톡시실란(TEOS)같은 단순한 전구체를 이용하기 때문에 현재 스핀-온-글래스(SOG's)와 CVD SiO2용으로 이용된다. 낮은 유전상수를 갖을 뿐 아니라, 나노다공성 실리카는 마이크로엘렉트로닉스에 다른 이점들, 즉, 900℃까지의 열적 안정성, 작은 공극크기(<<마이크로 엘렉트로닉스 형상), 반도체 산업에서 폭넓게 사용되는 재료들 즉 실리카 및 그것의 전구체를 이용, 넓은 범위에 걸친 유전상수를 조화시키는 능력, 및 종래 스핀-온 글래스 공정용으로 이용되는 것과 같은 단순한 도구를 사용한 증착을 제공한다. 참고로 수반된 EP 특허 출원 EP 0 775 669 A2는 필름 두께에 걸쳐 균일한 밀도를 갖는 나노다공성 실리카 막을 제조하는 방법을 나타낸다.
나노다공성 실리카 유전체에서 중요한 성질을 제어하는 핵심 파라미터는, 밀도와 역의 관계에 있는 기공율(porosity)이다. 보다 높은 기공율을 갖는 재료들은 고밀도 재료들보다 보다 낮은 유전상수를 갖는다. 기공율이 증가할수록 밀도 및 유전상수는 감소한다. 그러나, 재료의 기계적 강도 역시 저하한다. 기계적 강도는 집적 회로의 제조에 필수적이다. 집적 회로의 제조중, 다층의 금속 컨덕터(conductor)와 절연 유전막들(insulating dielectric films)이 기판상에 증착된다(deposited). 이 층들은 매우 높은 온도에서 여러회에 걸친 온도변화에 견딜수 있다. 이러한 온도 싸이클링(cycling)은, 열팽창계수의 불일치에 기인한 집적회로의 개별 층들 사이에서의 높은 응력수준을 유발할 수 있다. 그 층들 중 어느 하나의 부적절한 기계적 강도는, 수율저하를 초래하는 균열이나 박리를 유발할 수 있다. 온도 싸이클링 뿐 아니라, 기계적 강도는 층들의 화학적 기계적 연마에서 필수적이다. 열화한 기계적 강도는 연마 단계중 나노다공성 막과 그것의 층들을 퇴화시킨다. 명백히, 적절한 기계적 강도와 적절한 집적 회로를 제조하는데 이용되는 낮은 K를 갖는 나노다공성 막을 제조하는 방법이 요구된다.
본 발명은 이러한 문제에 대한 해결책을 제공한다. 알콕시 실란 겔 조성물(alkoxysilane gel composition)을 기판상에 침착(deposition)후 유기 용매증기 분위기(organic solvent vapor atmosphere)에서 젖은 상태인 상기 알콕시 실란 겔 조성물을 가열하면, 보다 높은 기계적 강도와 보다 낮은 K를 갖는 나노다공성 유전막이 얻어지는 것을 예기치 않게 발견하였다. 본 발명에 의하면, 젖은 알콕시실란 겔 조성물은 적절한 기판상에 형성되고 유기용매증기 분기위 내에 배치된다. 매우 낮은 기계적 강도를 갖는 상기 겔 조성물은, 그 후 용매 증기 분위기 내에서 가열에 의해 에이징된다(aged). 상기 용매 증기 분위기는 상기 겔 조성물이 가열동안 건조되는 것을 방지한다. 가열후, 본 발명의 상기 에이징된 알콕시 실란 겔 조성물은 경화 또는 건조된다. 이 공정을 이용하면, 최적의 기계적 강도와 낮은 K를 갖는 비교적 균일한 나노다공성 실리카 막이 제조된다.
본 발명은 나노다공성 유전막(nanoporous dielectric films) 및 그것의 제조공정에 관한 것이다. 그러한 막은 집적 회로제조에 유용하다.
본 발명은 기판상에 나노다공성 유전 피막을 형성하는 공정에 있어서,
(a) 기판 표면상에, 적어도 하나의 알콕시실란, 유기용매조성물, 물 및 임의의 염기촉매의 결합으로 이루어지는 실제적으로 균일한 알콕시실란 겔 조성물을 형성하는 단계와,
(b) 상기 기판을 유기용매 증기 분위기에서 충분한 시간 및 충분한 온도로 가열함으로써 상기 겔 조성물을 농축하는 단계, 그리고
(c) 상기 기판상에 나노다공성 유전피막을 형성하기 위해 상기 겔 조성물을 경화하는 단계를 포함한다.
나아가 본 발명은 상기 공정에 의해 제조된 반도체 디바이스를 제공하며, 상기 기판은 반도체 기판이다.
본 발명에 의하면, 알콕시 실란 겔 조성물은 적어도 하나의 알콕시 실란, 유기용매 조성물, 물 및 임의의 염기 촉매(base catalyst)로부터 기판상에 형성된다.
상기 알콕시 실란 겔 조성물은 다양한 식으로 기판의 표면상에 형성될 수 있다. 일 실시형태에 있어서, 상기 알콕시 실란 조성물은, 알콕시 실란, 유기용매 조성물, 물 그리고 임의의 염기 촉매의 미리 형성된 혼합물을 기판 표면에 침착하는 것에 의해 형성된다. 다른 실시형태에서는, 알콕시 실란, 유기용매 조성물 및 임의의 염기 촉매가 혼합된 스트림을 기판상에 침착한 다음 물에 노출시킨다. 또 다른 실시형태에서는, 기판상에 침착하기 전에 혼합된 스트림(combined stream)을 물에 노출시킨다. 또 다른 실시형태에서는, 혼합된 스트림을 물에 노출시키면서 동시에기판상에 침착시킨다. 상기 물은 워터 스트림(water stream)이나 수증기 형태가 될 수 있다. 상기 알콕시 실란, 유기용매 조성물, 물 그리고 선택적 염기 촉매를 혼합하고 기판상에 침착한 후, 핫플레이트 또는 용매증기내에서의 오븐 가열에 의한 에이징 공정에 적용된 다음, 알콕시 실란 겔 조성물은 기판상에 형성된다. 일단 상기 용매 증기로부터 제거되면, 상기 에이징된 겔은 경화 또는 건조되어 기판상에 적절한 기계적 강도를 갖는 나노다공성 유전 피막(coating)을 형성한다.
본 발명에서 유용한 알콕시 실란들은 다음 구조식을 갖는 것들을 포함한다.
[구조식 1]
상기 R기들의 적어도 2는 독립적으로 C1~C4알콕시 기 그리고 나머지는, 만약 있다면, 하이드로젠, 알킬, 페닐, 할로겐, 치환된 페닐로 이루어진 그룹으로부터 독립적으로 선택된 것이다. 본 발명에 있어서, 상기 용어 알콕시는 상온부근의 온도에서 실리콘으로부터 가수분해에 의해 쉽게 분해될 수 있는 어떠한 다른 유기 그룹을 포함한다. R기는 에틸렌 글리콕시 또는 프로필렌 글리콕시 등이 될 수 있지만, 바람직하게는 모든 4개의 R기들이 메톡시, 에톡시, 프로폭시 또는 부톡시인 것이다. 가장 바람직한 알콕시 실란들은, 이들로서 한정하는 것은 아니지만, 테트라에톡시실란(TEOS)과 테트라메톡시실란을 포함한다.
상기 알콕시실란 겔 조성물의 알콕시실란 성분(component)은 바람직하게는 전체 혼합물의 약 3~50중량%의 양이 존재하는 것이며, 보다 바람직하게는 약 5~45%, 그리고 가장 바람직하게는 약 10~40%이다.
바람직하게는, 상기 유기용매 조성물은 비교적 높은 휘발성 용매 또는 비교적 낮은 휘발성 용매이거나 혹은 둘다 비교적 높은 휘발성 용매이고 비교적 낮은 휘발성 용매를 포함한다. 통상 보다 높은 휘발성 용매인 상기 용매는, 기판상에 침착후 적어도 부분적으로 즉시 증발된다. 이러한 부분 건조는, 초기 용매(first solvent) 또는 용매의 부분들이 증발한 이후, 재료의 점도가 보다 낮아지게 하여 평면성(planarity)을 보다 좋게 한다. 보다 많은 휘발 용매가 수초 혹은 수분의 기간에 걸쳐 증발한다.
이 단계를 가속화하기 위해 임의로 온도를 약간 상승시킬 수 있다. 그러한 온도는 바람직하게는 약 20~80℃, 보다 바람직하게는 약 20~50℃, 가장 바람직하게는 20~35℃이다.
본 발명에 있어서, 비교적 높은 휘발성 용매는 비교적 낮은 휘발성 용매보다 낮은 온도, 바람직하게는 매우 낮은 온도에서 증발하는 것이다. 상기 비교적 높은 휘발성 용매는 바람직하게는 끓는 점이 약 120℃ 이하, 보다 바람직하게는 약 100℃이하인 것이다. 적절한 고휘발성 용매들은, 이들로서 한정하는 것은 아니지만, 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올 및 그들의 혼합물 포함한다. 다른 성분들과 어울릴 수 있는 또 다른 비교적 높은 휘발성을 갖는 용매는 그 분야에서 숙련된 자들에 의해 쉽게 결정될 수 있다.
상기 비교적 낮은 휘발성 용매는, 상기 비교적 높은 휘발성 용매보다 높은 온도, 바람직하게는 매우 높은 온도에서 증발하는 것이다. 상기 비교적 낮은 휘발성 용매는 바람직하게는, 끓는 점인 약 175℃이상, 보다 바람직하게는 약 200℃ 이상인 것이다. 그러한 것은 바람직하게는, 화학식 R1(OR2)nOH를 갖는 것이며, 상기 R1은 직선 또는 분지된 C1~C4알킬기, R2는 C1~C4알킬렌기, 그리고 n은 2~4이다. 바람직한 저휘발성 용매 조성물 성분들은, 디(에틸렌)글리콜 모노메틸 에테르;트리(에틸렌)글리콜 모노메틸 에테르, 테트라(에틸렌)글리콜 모노메틸 에테르;디(프로필렌)글리콜 모노메틸 에테르, 트리(프로필렌)글리콜 모노메틸 에테르 및 그들의 혼합물을 포함한다. 다른 적절한 저휘발성 용매 조성들은, 이들로 한정하는 것은 아니지만, 에틸렌 글리콜, 1,4-부틸렌 글리콜, 1,5-펜탄디올, 1,2,4-부탄트리올, 1,2,3-부탄트리올, 2-메틸-프로판트리올, 2-(하이드록시메틸)-1,3-프로판디올, 1,4,1,4-부탄엔디올, 2-메틸-1,3-프로판디올, 테트라에틸렌 글리콜, 트리에틸렌 글리콜 모노메틸 에테르, 글리세롤, 디(에틸렌)글리콜, 트리(에틸렌)글리콜, 테트라(에틸렌)글리콜;펜타(에틸렌)글리콜, 디(프로필렌)글리콜, 헥사(에틸렌)글리콜 및 그들의 혼합물과 같은 글리콜들을 포함하는 알콜 및 폴리올들을 포함한다. 다른 성분들과 어울릴 수 있는 다른 비교적 저휘발성의 용매는 그 분야에서 숙련된 자들에 의해 쉽게 결정될 수 있다.
상기 유기용매 성분은 상기 알콕시 실란 겔 조성물 내에서, 상기 조성물의 약 20~90중량%, 보다 바람직하게는 30~70%, 그리고 가장 바람직하게는 약 40~60%의 양으로 존재한다. 고휘발성 용매와 저휘발성 용매가 함께 있는 경우, 상기 저휘발성 용매는 바람직하게는 상기 알콕시 실란 겔 조성물의 약 1~40중량%, 보다 바람직하게는 약 3~30% 그리고 가장 바람직하게는 상기 알콕시 실란 겔 조성물의 약 5~20중량%의 양으로 존재한다.
상기 알콕시 실란을 가수분해하기 위한 매체(medium)를 제공하기 위해 상기 알콕시 실란 겔 조성물에 물이 함유된다. 실란에 대한 물의 몰비는 약 0~50이 바람직하고, 보다 바람직하게는 약 0.1~10 그리고 가장 바람직하게는 약 0.5~1.5이다. 염기는 상기 알콕시 실란과 함께 혼합하기 위한 용매와 함께 혼합될 수 있다. 상기 염기를 위한 적절한 용매들은, 고휘발성 용매로서 상기 언급된 것들을 포함한다.염기와 함께 사용하기에 가장 바람직한 용매들은, 에탄올 및 이소프로판올과 같은 알콜들이다.
상기 알콕시 실란 겔 조성물에는 임의의 염기가 그 기술분야의 숙련자들에 의해 쉽게 결정될 수 있는 촉매의 양으로 존재할 수 있다. 실란에 대한 염기의 몰비는 바람직하게는 약 0~0.2, 보다 바람직하게는 약 0.001~0.05, 그리고 가장 바람직하게는 약 0.005~0.02이다.
적절한 염기로는, 이들에 한정하는 것은 아니지만, 끓는 점이 바람직하게는 약 200℃이하, 보다 바람직하게는 100℃ 이하, 그리고 가장 바람직하게는 25℃ 이하인, 암모니아와 제1, 제2, 및 제3 알킬 아민, 아릴 아민, 알콜 아민과 같은 아민들, 및 그들의 혼합물을 포함한다. 바람직한 아민들은, 알콜아민, 알킬아민, 메틸아민, 모노에탄올 아민, 디에탄올 아민, 트리에탄올 아민, 디메틸아민, 트리메틸아민, n-부틸아민, n-프로필아민, 테트라메틸 암모늄 하이드록사이드, 피페리딘, 2-메톡시에틸아민, 모노-, 디- 또는 트리에탄올아민들, 그리고 모노,-디-, 또는 트리-이소프로판올아민들이 있다.
물에서 프로톤을 수용하는 아민의 수용력은 염기도 상수 Kb와 pKb- =logKb에 의해 측정된다. 바람직한 실시형태에서, 염기의 pKb는 약 0~9, 보다 바람직하게는약 2~6, 가장 바람직하게는 약 4~5의 범위이다.
전형적인 기판들은 집적회로 또는 다른 마이크로엘렉트로닉 디바이스로 가공되는데 적절한 것들이다. 본 발명에 적절한 기판들은, 이들에 한정하는 것은 아니지만, 갈륨 아르세나이드(GaAs), 실리콘과 같은 반도체 재료와, 결정질 실리콘, 폴리실리콘, 비정질 실리콘, 에피텍셜 실리콘, 및 실리콘 다이옥사이드(SiO2)같은 실리콘을 함유하는 조성물 및 그들의 혼합물을 포함한다. 상기 기판 표면에는 라인들(lines)이 임의로 있을 수 있다. 존재한다면, 상기 라인들은 전형적으로 잘 알려진 리쏘그라픽 기술(lithographic techniques)에 의해 형성되고, 메탈, 옥사이드, 나이트라이드 또는 옥시나이트라이드로 구성될 수 있다. 상기 라인용으로 적절한 재료들은, 실리카, 실리콘 나이트라이드, 티타늄 나이트라이드, 탄탈륨 나이트라이드, 알루미늄, 알루미늄 알로이, 카파, 카파 알로이, 탄탈륨, 텅스텐 및 실리콘 옥시나이트라이드를 포함한다. 이들 라인들은 집적 회로의 컨덕터 또는 인슐레이터(insulator)를 형성한다.
그러한 라인들은 전형적으로 매우 근접하여 서로 떨어져 있으며, 바람직하게는 약 20㎛ 이하, 보다 바람직하게는 약 1㎛ 이하, 그리고 가장 바람직하게는 약 0.05~1㎛이다.
증기 분위기(vapor atmosphere)용으로 적절한 유기용매들은 저휘발성 용매로서 상기 언급한 것들을 포함한다. 상기 유기 용매는 용매 증기 분위기내에서 약50~99.9%포화(saturation), 보다 바람직하게는 약 70~99%포화, 가장 바람직하게는 약 90~99.9%포화의 양으로 존재하는 것이 바람직하다. 상기 분위기의 나머지는 공기, 하이드로젠, 카본 다이옥사이드, 수증기, 염기증기 또는 니트로젠이나 아르곤과 같은 불활성 가스가 될 수 있다. 상기 피복된 기판은 그 다음, 겔 조성물을 농축하도록 충분한 시간동안 유기 용매 증기 분위기내 적절한 온도에서 가열에 의해 에이징된다. 본 발명의 문맥(context) 내에서, 농축(condensing)은 피막(coating)을 중합화(polymerizing)하고 강화(strengthening)하는 것을 의미한다.
상기 겔을 에이징하기 위해, 상기 침착된 기판은, 가령 용매증기 분위기내의 핫 플레이트 상에 기판을 배치하거나 오븐에서 상기 전체 용매 증기를 가열하는 것과 같은 종래방법으로 가열된다. 적절한 가열온도는 바람직하게는 약 30~200℃, 보다 바람직하게는 약 60~150℃, 가장 바람직하게는 약 70~100℃이다. 상기 겔은 에이징전에 상기 용매 증기가 있거나 없는 상태에서 임의로 부분적으로 가열될 수 있다.
상기 겔을 에이징하는데 적절한 시간은, 바람직하게는 약 10초~60분, 보다 바람직하게는 약 30초~3분, 그리고 가장 바람직하게는 약 1~2분이다.
상기 에이징된 알콕시 실란 겔 조성물은, 그 다음 종래방식, 즉 용매가 없는 분위기에서 경화 또는 건조된다. 상기 피막을 경화 또는 건조하기 위해 온도를 상승할 수 있다. 그러한 온도는 바람직하게는, 약 20~450℃, 보다 바람직하게는 약 50~350℃ 그리고 가장 바람직하게는 약 175~320℃범위이다. 본 발명에 있어서, 용어 "경화(curing)"는 침착 및 물에 노출후 기판상에 상기 결합된 조성물의 경화 또는 건조를 의미한다.
그 결과, 비교적 균일하고 높은 기계적 강도, 낮은 유전상수를 갖는 나노다공성 유전막이 기판상에 형성된다. 상기 나노다공성 유전막은 바람직하게는, 유전상수가 약 1.1~3.5, 보다 바람직하게는 약 1.3~3.0이고, 가장 바람직하게는 약 1.5~2.5이다. 상기 나노다공성 유전막내에 있는 공극의 크기는 바람직하게는, 약 1~100nm, 보다 바람직하게는 약 2~30nm, 그리고 가장 바람직하게는 약 3~20nm 범위이다. 공극을 포함한 상기 나노다공성 유전막의 밀도는, 바람직하게는 약 0.1~1.9g/㎠, 보다 바람직하게는 약 0.25~1.6g/㎠, 그리고 가장 바람직하게는 약 0.4~1.2g/㎠범위이다.
임의의 추가 단계에서, 상기 기판상의 나노다공성 유전막은 충분한 시간의 기간동안 유효량의 표면 개질제(surface modification agent)와 반응하여 상기 표면 개질제가 상기 공극구조를 관통하여 그것을 소수성(hydrophobic)으로 하도록 할 수 있다. 상기 표면 개질은 에이징후 행해지지만 건조전이나 후에 행해질 수 있다. 상기 표면개질제는 소수성이고, 친수성인 공극 표면상에 실란올 일부를 실릴화하기에 적절하다. 상기 표면개질제는 바람직하게는: R3SiNHSiR3, RxSiCly, R3SiOSiR3,RxSi(OR)y, MpSi(OH)[4-p], RxSi(OCOCH3)y, 및 그들의 조합, 여기서 상기 x는 1~3 범위의 정수이고, y는 1~3 범위의 정수이며, y=4-x이고, p는 2~3 범위의 정수:각각의 R은 독립적으로 선택된 소수성 유기 부분:각각의 M은 독립적으로 선택된 소수성 유기 부분: 그리고 R 및 M은 같거나 다를 수 있음:으로 구성되는 그룹으로부터 선택된 한 화학식을 갖는 화합물이다. 상기 R 및 M 기는 바람직하게는, 알킬, 아릴 및 그들의 조합으로 구성된 유기 부분의 그룹에서 독립적으로 선택된다. 상기 알킬 부분은 치환 또는 불치환되고, 스트레이트 알킬, 분지된 알킬, 씨클릭 알킬 및 그들의 조합으로 구성된 그룹으로부터 선택되며, 상기 알킬 부분은 C1~C18범위이다. 상기 아릴 부분은 치환 또는 불치환되고 C5~C18범위이다. 바람직하게는 상기 표면 개질제는, 아세톡시트리메틸실란, 아세톡시실란, 디아세톡시디메틸실란, 메틸트리아세톡시실란, 페닐트리아세톡시실란, 디페틸디아세톡시실란, 트리메틸에톡시실란, 트리메틸메톡시실란, 2-트리메틸실록시펜트-2-엔-4-원, n-(트리케틸실릴)아세타미드, 2-(트리메틸실릴)아세트산, n-(트리메틸실릴)이미다졸, 트리메틸실릴프로피올레이트, 트리메틸실릴(트리메틸실록시)-아세테이트, 노나메틸트리실라잔, 헥사메틸디실라잔, 헥사메틸디실록산, 트리메틸실란올, 트리에틸실란올, 트리페닐실란올, t-부틸디메틸실란올, 디페닐실란디올 및 그들의 조합으로 구성되는 그룹에서 선택된다. 가장 바람직한 상기 표면 개질제는 헥사메틸디실라잔이다. 상기 표면개질제는, 아세톤과 같은 적절한 용매와 혼합되어, 증기 형태로 나노다공성 실리카 표면에 적용된 다음 건조될 수 있다.
이하, 실시예를 통하여 본 발명을 보다 구체적으로 설명한다.
실시예 1
본 실시예는 실드 챔버내에서의 저온 핫플레이트처리가 저밀도균일막을 산출할 수 있다는 것을 설명하는 것이다.
상기 챔버의 작은 보이드 공간은 최소증발(minimal evaporation)을 갖는 웨이퍼위의 기공율조절용매의 포화를 허용한다.
전구체는 94.0mL의 테트라에톡시실란, 61.0mL의 트리에틸린글리콜 모노메틸에테르(TriEGMME), 7.28mL의 탈이온수(deionized water), 및 0.31mL의 1N 질산를 둥근 바닥을 갖는 플라스크내에 함께 첨가하므로써 합성되었다.
상기 용액을 격렬하게 혼합한 다음, ∼80℃까지 가열하고 그리고 용액을 형성하기 위하여 1.5시간동안 환류(refluxed)시켰다.
상기 용액을 냉각한 후, 4℃에서 냉장상태로 보관하였다.
상기 용액을 냉각한 후 에탄올로 50vol.% 희석하여 점도를 감소시켰다.
상기와 같이 희석된 전구체를 테플론 필터를 사용하여 0.1mm까지 여과하였다.
대략 2.0㎖의 전구체를 스핀 척(spin chuck)상의 두개의 4인치 실리콘 웨이퍼상에 증착시키고, 그리고 30초동안 2500rpm으로 회전(spun)시켰다.
상기 막(film)을 다음과 같은 조건을 사용하여 진공챔버내에서 겔화(gelled) 및 에어징(aged)시켰다.
챔버는 Hg -20인치로 진공화되었다.
다음에, 15M 암모늄 하이드로 옥사이드를 45℃로 가열 및 유지하여 압력을 Hg-4.0인치로 증가시키기 위하여 2~3분동안 충진(dose)하였다.
마지막으로, 챔버를 Hg-20.0인치로 진공화한 다음, 질소로 뒤에서 충진(backfill)시켰다.
하나의 막을 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다른 막은 45℃로 가열 및 유지된 작은 보이드 공간 챔버내에 위치되었다.
상기 챔버는 웨이퍼 위의 대략 2mm보이드공간을 포함한다.
상기 막을 2분동안 챔버내에 둔 다음, 제거하여 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다음에, 두개의 막을 하기 표 1에서 알 수 있는 바와 같이 반사지수(refractive index)및 두께를 측정하기 위하여 단파장복각타원편광법(single wavelength multiple angle ellipsometry)에 의해 관찰하였다.
나노다공성 실리카 박막의 결과치
무 저온 핫 플레이트 45℃ 저온 핫 플레이트
두께(A) 3400 5616
반사지수 1.20 1.124
이 실시예는 저온 핫플레이트로 처리된 막이 열처리에 의해 증가되는 강도에 기인하여 보다 적게 수축된다는 것을 설명하는 것이다.
실시예 2
본 실시예는 실드 챔버내에서의 저온 핫플레이트처리가 저밀도균일막을 산출할 수 있다는 것을 증명하는 것이다.
상기 챔버의 작은 보이드 공간은 최소증발을 갖는 웨이퍼위의 기공율조절용매의 포화를 허용한다.
전구체는 94.0mL의 테트라에톡시실란, 61.0mL의 TriEGMME, 7.28mL의 탈이온수, 및 0.31mL의 1N 질산를 둥근 바닥을 갖는 플라스크내에 함께 첨가함으로써 합성되었다.
이 용액은 격렬하게 혼합된 다음, ∼80℃까지 가열되고 그리고 용액을 형성하기 위하여 1.5시간동안 환류되었다.
상기 용액을 냉각한 후, 4℃에서 냉장상태로 보관하였다.
상기 용액을 냉각한 후 에탄올로 50vol.% 희석하여 점도를 감소시켰다.
상기와 같이 희석된 전구체를 테플론 필터를 사용하여 0.1mm까지 여과하였다.
대략 2.0ml의 전구체를 스핀 척상의 두개의 4인치 실리콘 웨이퍼상에 증착시키고, 그리고 30초동안 2500rpm으로 회전시켰다.
상기 막을 다음과 같은 조건을 사용하여 진공챔버내에서 겔화 및 에어징시켰다.
상기 챔버는 Hg-20인치로 진공화되었다.
다음에, 15M 암모늄 하이드로 옥사이드를 45℃로 가열 및 유지하여 압력을 Hg-4.0인치로 증가시키기 위하여 2~3분동안 충진하였다.
마지막으로, 챔버를 Hg-20.0인치로 진공화한 다음, 질소를 뒤에서 충진시켰다.
하나의 막을 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다른 막은 45℃로 가열 및 유지된 작은 보이드 공간 챔버내에 위치되었다.
상기 챔버는 웨이퍼 위에 대략 2mm보이드공간을 포함한다.
상기 막을 1분동안 챔버내에 둔 다음, 제거하여 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다음에, 두개의 막을 하기 표 2에서 알 수 있는 바와 같이 반사지수 및 두께를 측정하기 위하여 단파장복각 타원편광법에 의해 관찰하였다.
나노다공성 실리카 박막의 결과치
무 저온 핫 플레이트 45℃ 저온 핫 플레이트
두께(A) 3400 4500
반사지수 1.20 1.15
이 실시예는 저온 핫플레이트로 처리된 막이 열처리에 의해 증가되는 강도에기인하여 보다 적게 수축된다는 것을 설명하는 것이다.
실시예 3
본 실시예는 실드 챔버내에서의 저온 핫플레이트처리가 저밀도균일막을 산출할 수 있다는 것을 증명하는 것이다.
상기 챔버의 작은 보이드 공간은 최소증발을 갖는 웨이퍼위의 기공율조절용매의 포화를 허용한다.
전구체는 94.0mL의 테트라에톡시실란, 61.0mL의 TriEGMME, 7.28mL의 탈이온수, 및 0.31mL의 1N 질산를 둥근 바닥을 갖는 플라스크내에 함께 첨가함으로써 합성되었다.
이 용액은 격렬하게 혼합된 다음, ∼80℃까지 가열되고 그리고 용액을 형성하기 위하여 1.5시간동안 환류되었다.
상기 용액을 냉각한 후, 4℃에서 냉장상태로 보관하였다.
상기 용액을 냉각한 후 에탄올로 50vol.% 희석하여 점도를 감소시켰다.
상기와 같이 희석된 전구체를 테플론 필터를 사용하여 0.1mm까지 여과시켰다.
대략 2.0ml의 전구체를 스핀 척상의 두개의 4인치 실리콘 웨이퍼상에 증착시키고, 그리고 30초동안 2500rpm으로 회전시켰다.
상기 막을 다음과 같은 조건을 사용하여 진공챔버내에서 겔화 및 에어징시켰다.
상기 챔버는 Hg-20인치로 진공화되었다.
다음에, 15M 암모늄 하이드로 옥사이드를 45℃로 가열 및 유지하여 압력을 Hg-4.0인치로 증가시키기 위하여 2~3분동안 충진하였다.
마지막으로, 챔버를 Hg-20.0인치로 진공화한 다음, 질소를 뒤에서 충진시켰다.
하나의 막을 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다른 막은 50℃로 가열 및 유지된 작은 보이드 공간 챔버내에 위치되었다.
상기 챔버는 웨이퍼 위에 대략 2mm보이드공간을 포함한다.
상기 막을 2분동안 챔버내에 둔 다음, 제거하여 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다음에, 두개의 막을 하기 표 3에서 알 수 있는 바와 같이 반사지수 및 두께를 측정하기 위하여 단파장복각 타원편광법에 의해 관찰하였다.
나노다공성 실리카 박막의 결과치
무 저온 핫 플레이트 45℃ 저온 핫 플레이트
두께(A) 3400 4900
반사지수 1.20 1.14
이 실시예는 저온 핫플레이트로 처리된 막이 열처리에 의해 증가되는 강도에 기인하여 보다 적게 수축된다는 것을 설명하는 것이다.
실시예 4
본 실시예는 개방 핫플레이트내에서의 저온 핫플레이트처리가 상당히 낮은 밀도균일막을 산출할 수 있다는 것을 설명하는 것이다.
기공율조절용매의 저 휘발성은 막이 약간의 증발을 가질 뿐만 아니라 막수축을 감소시키기 위하여 추가적인 기계적 강도를 달성할 수 있는 개방 핫플레이트상에서 저온에서 가열되는 것을 허용하게 된다.
전구체는 94.0mL의 테트라에톡시실란, 61.0mL의 TriEGMME, 7.28mL의 탈이온수, 및 0.31mL의 1N 질산를 둥근 바닥을 갖는 플라스크내에 함께 첨가함으로써 합성되었다.
이 용액은 격렬하게 혼합된 다음, ∼80℃까지 가열되고 그리고 용액을 형성하기 위하여 1.5시간동안 환류되었다.
상기 용액을 냉각한 후, 4℃에서 냉장상태로 보관하였다.
상기 용액을 냉각한 후 에탄올로 50vol.% 희석하여 점도를 감소시켰다.
상기와 같이 희석된 전구체를 테플론 필터를 사용하여 0.1mm까지 여과시켰다.
대략 2.0ml의 전구체를 스핀 척(spin chuck)상의 두개의 4인치 실리콘 웨이퍼상에 증착시키고, 그리고 30초동안 2500rpm으로 회전시켰다.
상기 막들을 다음과 같은 조건을 사용하여 진공챔버내에서 겔화및 에어징시켰다.
상기 챔버는 Hg-20인치로 진공화되었다.
다음에, 15M 암모늄 하이드로 옥사이드를 45℃로 가열 및 유지하여 압력을 Hg-4.0인치로 증가시키기 위하여 2~3분동안 충진하였다.
마지막으로, 챔버를 Hg-20.0인치로 진공화한 다음, 질소를 뒤에서 충진시켰다.
하나의 막을 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다른 막은 45℃로 가열되고 팽행화된 개방 핫플레이트내에 위치되었다.
상기 막을 2분동안 챔버내에 둔 다음, 제거하여 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다음에, 두개의 막을 하기 표 4에서 알 수 있는 바와 같이 반사지수 및 두께를 측정하기 위하여 단파장복각 타원편광법에 의해 관찰하였다.
나노다공성 실리카 박막의 결과치
무 저온 핫 플레이트 45℃ 저온 핫 플레이트
두께(A) 3400 3900
반사지수 1.20 1.165
이 실시예는 저온 핫플레이트로 처리된 막이 열처리에 의해 증가되는 강도에 기인하여 보다 적게 수축된다는 것을 설명하는 것이다.
실시예 5
본 실시예는 개방 핫플레이트내에서의 저온 핫플레이트처리가 상당히 낮은밀도균일막을 산출할 수 있다는 것을 증명하는 것이다.
기공율조절용매의 저 휘발성은 막이 약간의 증발을 가질 뿐만 아니라 막수축을 감소시키기 위하여 추가적인 기계적 강도를 달성할 수 있는 개방 핫플레이트상에서 저온에서 가열되는 것을 허용하게 된다.
전구체는 94.0mL의 테트라에톡시실란, 61.0mL의 TriEGMME, 7.28mL의 탈이온수, 및 0.31mL의 1N 질산를 둥근 바닥을 갖는 플라스크내에 함께 첨가하므로써 합성되었다.
이 용액은 격렬하게 혼합된 다음, ∼80℃까지 가열되고 그리고 용액을 형성하기 위하여 1.5시간동안 환류되었다.
상기 용액을 냉각한 후, 4℃에서 냉장상태로 보관하였다.
상기 용액을 냉각한 후 에탄올로 50vol.% 희석하여 점도를 감소시켰다.
상기와 같이 희석된 전구체를 테플론 필터를 사용하여 0.1mm까지 여과하였다.
대략 2.0ml의 전구체를 스핀 척상의 두개의 4인치 실리콘 웨이퍼상에 증착시키고, 그리고 30초동안 2500rpm으로 회전시켰다.
상기 막들을 다음과 같은 조건을 사용하여 진공챔버내에서 겔화및 에어징시켰다.
상기 챔버는 Hg-20인치로 진공화되었다.
다음에, 15M 암모늄 하이드로 옥사이드를 45℃로 가열 및 유지하여 압력을 Hg-4.0인치로 증가시키기 위하여 2~3분동안 충진하였다.
마지막으로, 챔버를 Hg-20.0인치로 진공화한 다음, 질소를 뒤에서 충진시켰다.
하나의 막을 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
다른 막은 45℃로 가열 및 유지된 개방 핫플레이트내에 위치되었다.
상기 막을 1분동안 챔버내에 둔 다음, 제거하여 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도로 가열하였다.
다음에, 두개의 막을 하기 표 5에서 알 수 있는 바와 같이 반사지수 및 두께를 측정하기 위하여 단파장복각 타원편광법에 의해 관찰하였다.
나노다공성 실리카 박막의 결과치
무 저온 핫 플레이트 45℃ 저온 핫 플레이트
두께(A) 3400 4100
반사지수 1.20 1.158
이 실시예는 저온 핫플레이트로 처리된 막이 열처리에 의해 증가되는 강도에 기인하여 보다 적게 수축된다는 것을 설명하는 것이다.
실시예 6
본 실시예는 나노다공성 실리카 막이 기계적강도를 향상시키기 위하여 용매포화분위기(environment)내에서 가열처리될 수 있다는 것을 설명하는 것이다.
전구체는 94.0mL의 테트라에톡시실란, 61.0mL의 TriEGMME, 7.28mL의 탈이온수, 및 0.31mL의 1N 질산를 둥근 바닥을 갖는 플라스크내에 함께 첨가하므로써 합성되었다.
이 용액은 격렬하게 혼합된 다음, ∼80℃까지 가열되고 그리고 용액을 형성하기 위하여 1.5시간동안 환류되었다.
상기 용액을 냉각한 후, 4℃에서 냉장상태로 보관하였다.
상기 용액을 냉각한 후 에탄올로 50vol.% 희석하여 점도를 감소시켰다.
상기와 같이 희석된 전구체를 테플론 필터를 사용하여 0.1mm까지 여과하였다.
대략 2.0ml의 전구체를 스핀 척상의 4인치 실리콘 웨이퍼상에 증착시키고, 그리고 30초동안 2500rpm으로 회전시켰다.
상기 막을 30℃로 가열 및 유지된 진공챔버내에서 겔화 및 에어징시켰다.
적절한 에어징을 수행하기 위하여 다음과 같은 조건을 사용하였다.
상기 챔버는 Hg-20인치로 진공화되었다.
다음에, 15M 암모늄 하이드로 옥사이드를 45℃로 가열 및 유지하여 압력을 Hg-4.0인치로 증가시키기 위하여 2~3분동안 첨가하였다.
마지막으로, 챔버를 Hg-20.0인치로 진공화한 다음, 질소를 뒤에서 충진시켰다.
30℃에서 가열된 TriEGMME의 95%이상의 포화가스가 질소버블러에 의해 흐르는 진공챔버내에 상기 막을 두었다.
상기 막을 2분동안 챔버내에 둔 다음, 제거하여 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도에서 가열하였다.
상기 막을 반사지수 및 두께를 측정하기 위하여 단파장복각 타원편광법에 의해 관찰하였다.
이 실시예는 가열포화가스로 처리된 막이 열처리에 의해 증가되는 강도에 기인하여 매우 적게 수축된다는 것을 설명하는 것이다.
실시예 7
본 실시예는 나노다공성 실리카 막이 기계적강도를 향상시키기 위하여 용매포화분위기내에서 50℃로 가열처리될 수 있다는 것을 설명하는 것이다.
전구체는 94.0mL의 테트라에톡시실란, 61.0mL의 TriEGMME, 7.28mL의 탈이온수, 및 0.31mL의 1N 질산를 둥근 바닥을 갖는 플라스크내에 함께 첨가함으로써 합성되었다.
이 용액은 격렬하게 혼합된 다음, ∼80℃까지 가열되고 그리고 용액을 형성하기 위하여 1.5시간동안 환류되었다.
상기 용액을 냉각한 후, 4℃에서 냉장상태로 보관하였다.
상기 용액을 냉각한 후 에탄올로 50vol.% 희석하여 점도를 감소시켰다.
상기와 같이 희석된 전구체를 테플론 필터를 사용하여 0.1mm까지 여과하였다.
대략 2.0ml의 전구체를 스핀 척상의 4인치 실리콘 웨이퍼상에 증착시키고, 그리고 30초동안 2500rpm으로 회전시켰다.
상기 막을 50℃로 가열 및 유지된 진공챔버내에서 겔화 및 에어징시켰다.
적절한 에어징을 수행하기 위하여 다음과 같은 조건을 사용하였다.
상기 챔버는 Hg-20인치로 진공화되었다.
다음에, 15M 암모늄 하이드로 옥사이드를 45℃로 가열 및 유지하여 압력을 Hg-4.0인치로 증가시키기 위하여 2-3분동안 충진하였다.
마지막으로, 챔버를 Hg-20.0인치로 진공화한 다음, 질소를 뒤에서 충진시켰다.
50℃에서 가열된 TriEGMME의 95%이상의 포화가스가 질소버블러에 의해 흐르는 진공챔버내에 상기 막을 두었다.
상기 막을 2분동안 챔버내에 둔 다음, 제거하여 공기중에서 175℃ 및 320℃에서 각각 1분동안 승온된 온도로 가열하였다.
상기 막을 반사지수 및 두께를 측정하기 위하여 단파장복각 타원편광법에 의해 관찰하였다.
이 실시예는 가열포화가스로 처리된 막이 열처리에 의해 증가되는 강도에 기인하여 매우 적게 수축된다는 것을 설명하는 것이다.
실시예 8
이 실시예는 기계적 강도를 향상시키기 위하여 나노다공성 실리카 막을 용매 포화분위기에서 30℃ 에서 열처리 될 수 있음을 설명한다.
둥근 바닥을 갖는 플라스크(flask)내에 테트라에톡시실란 94.0mL, TriEGMME61.0mL, 탈이온수 7.28mL, 그리고 1N 질산 0.31mL을 함께 첨가하여 전구체를 합성하였다. 상기 용액은 격렬하게 혼합시킨 후 ∼80℃까지 가열하였으며, 용액을 형성하기 위해 환류시켰다. 상기 용액을 냉각한 후에 4℃의 냉장상태로 보관하였다. 상기 용액을 냉각한후 그 점도를 감소시키기 위해 에탄올로 50vol.%로 희석시켰다. 상기 희석된 전구체는 테플론 필터를 이용하여 0.1mm까지 여과시켰다. 대략 상기 전구체 2.0㎖가 스핀 척(spin chuck)위의 4인치 실리콘 웨이퍼상에 증착되었으며, 30초동안 2500rpm으로 회전시켰다. 상기 막은 겔 조성물화처리되었으며, 가열되어 30℃로 유지되고 있는 진공쳄버내에서 에이징처리되었다. 적절한 에이징을 수행하기 위한 조건은 아래와 같다. 상기 챔버는 Hg -20.0인치까지 진공처리되었다. 다음으로, 15M의 암모늄 하이드로옥사이드를 가열하여 45℃로 유지하고, 상기 챔버내로 충진하여 2~3분동안 그 압력을 Hg -4.0인치로 증가시켰다. 마지막으로 챔버는 다시 Hg -20.0인치로 진공처리되었으며, 질소를 뒤에서 충진시켰다. 상기 막을 질소버블러에 의해 50℃로 가열된 TriEGMME의 95%이상의 포화가스가 흐르는 상기 챔버내에 두었다.
상기 막은 1분간 상기 챔버내에 둔후 제거되었으며, 175℃와 320℃로 각각 승온된 온도로 1분간 가열되었다. 그리고 상기 막은 반사지수 및 두께를 결정하기 위하여 단파장복각 타원편광법으로 조사되었다. 이 실시예는 가열포화가스로 처리된 막은 상기 열처리에 따른 강도증가때문에 보다 적게 수축함을 설명한다.
실시예 9
이 실시예는 나노다공성 실리카막이 그 기계적 강도를 향상시키기 위해 용매포화 분위기에서 50℃로 열처리 될 수 있음을 설명한다.
둥근 바닥을 갖는 플라스크(flask)내에 테트라에톡시실란 94.0mL, TriEGMME 61.0mL, 탈이온수 7.28mL, 그리고 1N 질산 0.31mL을 함께 첨가하여 전구체를 합성하였다. 상기 용액은 격렬하게 혼합시킨 후 80℃까지 가열하였으며, 용액을 형성하기 위해 환류시켰다. 상기 용액을 냉각한 후에 4℃의 냉장상태로 보관하였다. 상기 용액을 냉각한 후 그 점도를 감소시키기 위해 에탄올로 50 vol.%로 희석시켰다. 상기 희석된 전구체는 테플론 필터를 이용하여 0.1mm까지 여과시켰다. 대략 상기 전구체 2.0ml가 스핀 척위의 4인치 실리콘 웨이퍼상에 증착되었으며, 30초동안 2500rpm으로 회전시켰다. 상기 막은 겔 조성물화처리되었으며, 가열되어 50℃로 유지되고 있는 진공챔버내에서 에이징처리되었다. 적절한 에이징을 수행하기 위한 조건은 아래와 같다. 상기 챔버는 Hg -20.0인치까지 진공처리되었다. 다음으로, 15M의 암모늄 하이드로옥사이드를 가열하여 45℃로 유지하고, 상기 챔버내로 충진하여 2~3분동안 그 압력을 Hg -4.0인치로 증가시켰다. 마지막으로 챔버는 다시 Hg -20.0인치로 진공처리되었으며, 질소를 뒤에서 충진시켰다.
상기 막을 질소버블러에 의해 50℃로 가열된 TriEGMME의 95%이상의 포화가스가 흐르는 상기 챔버내에 두었다. 상기 막은 1분간 상기 챔버내에 둔후 제거되었으며, 175℃와 320℃로 각각 승온된 온도로 1분간 가열되었다. 그리고 상기 막은 반사지수 및 두께를 결정하기 위하여 단파장복각 타원편광법으로 조사되었다. 이 실시예는 가열포화가스로 처리된 막은 상기 열처리에 따른 강도증가때문에 보다 적게수축됨을 설명한다.
상기한 바와 같은 본 발명에 의하면, 최적의 기계적 강도와 낮은 K를 갖는 비교적 균일한 나노다공성 실리카 막을 제조할 수 있어서, 집적회로제조시 유효하게 사용할 수 있다.

Claims (31)

  1. (a) 기판 표면상에, 적어도 하나의 알콕시실란, 유기용매조성물, 물 및 임의의 염기촉매의 결합으로 이루어지는 실제적으로 균일한 알콕시실란 갤 조성물을 형성하는 단계와,
    (b) 상기 기판을 유기용매 증기분위기에서 충분한 시간 및 충분한 온도로 가열함으로써 상기 갤 조성물을 농축하는 단계, 그리고
    (c) 상기 기판상에 나노다공성 절연피막을 형성하기 위해 상기 갤 조성물을 경화하는 단계를 포함하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  2. 제 1항에 있어서, 상기 유기용매 증기분위기는 약 175℃ 또는 이보다 높은 비등점을 갖는 비교적 휘발성이 낮은 유기용매를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  3. 제 2항에 있어서, 상기 유기용매 증기분위기는, 디(에틸렌)글리콜 모노메틸 에테르, 트리(에틸렌)글리콜 모노메틸 에테르, 테트라(에틸렌)글리콜 모노메틸 에테르, 디(프로필렌)글리콜 모노메틸 에테르, 트리(프로필렌)글리콜 모노메틸 에테르, 에틸렌 를리콜, 1,4-부틸렌 글리콜, 1,5-펜탄디올,1,2,4-부탄트리올, 1,2,3-부탄트리올, 2-메틸-프로판트리올, 2-(하이드로옥시메틸)-1,3-프로판디올, 1,4,1,4-부탄디올, 2-메틸-1,3-프로판디올, 테트라에틸렌 글리콜, 트리에틸렌 글리콜 모노메틸 에테르, 글리세롤, 디(에틸렌) 글리콜, 트리(에틸렌) 글리콜, 테트라(에틸렌) 글리콜, 팬타(에틸렌) 글리콜, 디(프로필렌) 글리콜, 헥사(에틸렌) 글리콜 및 그 혼합물로 이루어진 그룹중 선택된 비교적 휘발성이 낮은 유기용매를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  4. 제 1항에 있어서, 상기 (a)단계의 유기용매조성물은, (b)단계의 유기용매 증기분위기에서와 같은 유기용매를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  5. 제 1항에 있어서, 상기 용매 증기분위기는, 상기 분위기에서 약 50~99.9%로 포화되는 양으로 존재하는 비교적 휘발성이 낮은 유기용매를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  6. 제 1항에 있어서, 상기 선택적 유기촉매는 상기 알콕시실란 조성물에 존재함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  7. 제 1항에 있어서, 상기 알콕시실란 갤 조성물은 상기 알콕시실란을 수증기형태의 물에 노출시킴으로써 형성되어짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  8. 제 1항에 있어서, 상기 알콕시실란 갤 조성물은 상기 알콕시실란을 염기증기형의로 염기촉매에 노출시킴으로써 형성됨을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  9. 제 1항에 있어서, 상기 알콕시실란 갤 조성물은 상기 알콕시실란을 수증기형태의 물 및 염기증기형태의 염기촉매 양자에 노출시킴으써 형성됨을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  10. 제 1항에 있어서, 상기 알콕시실란 갤 조성물은 상기 알콕시실란 및 상기 유기용매조성물을 스트림(stream)형태로 상기 기판상에 증착시킴으로써 형성되어짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  11. 제 1항에 있어서, 상기 알콕시실란 갤 조성물은 상기 알콕시실란, 상기 유기용매조성물 및 상기 물을 혼합된 스트림의 형태로 상기 기판상에 증착시킴으로써 형성되어짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  12. 제 1항에 있어서, 상기 알콕시실란 갤 조성물은 상기 알콕시실란, 상기 유기용매조성물 및 상기 유기촉매를 혼합된 스트림의 형태로 상기 기판상에 증착시킴으로써 형성되어짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  13. 제 1항에 있어서, 상기 알콕시실란 갤 조성물은 상기 알콕시실란, 상기 유기용매조성물, 상기 물 및 상기 유기촉매를 혼합된 스트림의 형태로 상기 기판상에 증착시킴으로써 형성되어짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  14. 제 1항에 있어서, 상기 (a)단계의 유기용매조성물은 비교적 휘발성이 높은 용매와 비교적 휘발성이 낮은 용매를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  15. 제 14항에 있어서, 상기 비교적 휘발성이 높은 용매는 약 120℃ 또는 그 이하의 비등점을 가지며, 상기 비교적 휘발성이 낮은 용매는 약 175℃ 또는 그 이상의 비등점을 가짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  16. 제 14항에 있어서, 상기 비교적 휘발성이 높은 용매는 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올 및 그 혼합물로 이루어진 그룹중 선택된 1종 또는 그 이상의 성분을 포함하여 조성되고, 상기 비교적 휘발성이 낮은 용매조성물은 알콜 또는 폴리올을 포함하여 조성됨을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  17. 제 1항에 있어서, 상기 염기촉매는 암모니아, 제1알킬아민, 제2알킬아민, 제3알킬아민, 아릴아민, 알콜아민 및 그 혼합물로 이루어진 그룹중 선택된 것임을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  18. 제 1항에 있어서, 상기 알콕시실란은, 적어도 2개의 R기들은 독립적으로 C1에서 C4알콕시기이며, 나머지는, 만일 존재한다면, 하이드로젠, 알킬, 페닐, 할로겐, 치환된 페닐로 이루어진 그룹중 독립적으로 선택되어지는 아래의 구조식을 가짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
    [구조식 1]
  19. 제 18항에 있어서, 각 기는 메톡시, 에톡시 또는 프로폭시임을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  20. 제 1항에 있어서, 상기 알콕시실란 조성물은 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올, 에틸렌 글리콜, 1,4-부틸렌 글리콜, 1,5-팬탄디올, 1,2,4-부탄트리올, 1,2,3-부탄트리올, 2-메틸-프로판트리올, 2-(하이드로옥시메틸) -1,3-프로판디올, 1,4,1,4-부탄디올, 2-메틸-1,3-프로판디올, 테트라에틸렌 글리콜, 트리에틸렌 글리콜 모노메틸 에테르, 글리세롤 및 그 혼합물로 이루어진 그룹중 선택된 적어도 하나의 유기용매를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  21. 제 1항에 있어서, 상기 기판은 실리콘 또는 갈륨 알세나이드를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  22. 제 1항에 있어서, 상기 기판은 적어도 하나의 반도체재료를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  23. 제 21항에 있어서, 상기 반도체재료는, 갈륨 알세나이드, 실리콘, 그리고 결정질 실리콘, 폴리실리콘, 비정질 실리콘, 에피텍셜 실리콘 및 실리콘 다이옥사이드와 같은 실리콘을 포함하는 조성물, 및 그 혼합물로 이루어진 그룹중 선택된 것임을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  24. 제 1항에 있어서, 상기 기판은 그 표면에 라인 패턴(pattern of lines)을 가짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  25. 제 24항에 있어서, 상기 선들은 메탈, 옥사이드, 나이트라이드 또는 옥시나이트라이드를 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  26. 제 1항에 있어서, 상기 갤 조성물은 가열에 의해 경화되어짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  27. 제 1항에 있어서, 상기 나노다공성 절연피막은 약 1.1~3.5의 유전상수을 가짐을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  28. 제 1항에 있어서, 상기 (b)단계후 그리고 상기 (c)단계 전후에 상기 나노다공성 절연피막이 소수성이 되게 하는 충분한 조건하에서 상기 나노다공성 절연피막에 표면개질제를 처리하는 단계를 추가로 포함하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  29. 제 28항에 있어서, 상기 표면개질제는 헥사메틸디실라쟌을 포함함을 특징으로 하는 기판상에 나노다공성 절연피막을 형성하는 공정.
  30. 제 1항의 공정에 의해 형성되는 절연피막이 형성된 기판.
  31. (a) 반도체 기판 표면상에, 적어도 하나의 알콕시실란, 유기용매조성물, 물 및 임의의 염기촉매의 결합으로 이루어지는 실제적으로 균일한 알콕시실란 갤 조성물을 형성하는 단계와,
    (b) 상기 반도체 기판을 유기용매 증기분위기에서 충분한 시간 및 충분한 온도로 가열함으로써 상기 갤 조성물을 농축하는 단계, 그리고
    (c) 상기 반도체 기판상에 나노다공성 절연피막을 형성하기 위해 상기 갤 조성물을 경화하는 단계를 포함하여 구성되는 공정으로 제조되는 반도체 디바이스.
KR1020017002564A 1998-08-27 1999-08-17 나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정 KR20010073054A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14128798A 1998-08-27 1998-08-27
US09/141,287 1998-08-27
PCT/US1999/018497 WO2000013221A1 (en) 1998-08-27 1999-08-17 Process for optimizing mechanical strength of nanoporous silica

Publications (1)

Publication Number Publication Date
KR20010073054A true KR20010073054A (ko) 2001-07-31

Family

ID=22495027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002564A KR20010073054A (ko) 1998-08-27 1999-08-17 나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정

Country Status (8)

Country Link
US (1) US20030062600A1 (ko)
EP (1) EP1118110A1 (ko)
JP (1) JP2002524849A (ko)
KR (1) KR20010073054A (ko)
CN (1) CN1146964C (ko)
AU (1) AU5561899A (ko)
TW (1) TW594879B (ko)
WO (1) WO2000013221A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408436B1 (ko) * 2000-04-04 2003-12-06 이현종 폐타이어재활용블록

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
EP1094506A3 (en) 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US7265062B2 (en) 2000-04-04 2007-09-04 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
US6576568B2 (en) 2000-04-04 2003-06-10 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
JP4572444B2 (ja) * 2000-05-22 2010-11-04 Ｊｓｒ株式会社 膜形成用組成物、膜の形成方法およびシリカ系膜
WO2004105123A1 (ja) * 2003-05-21 2004-12-02 Fujitsu Limited 半導体装置
DE102004011110A1 (de) * 2004-03-08 2005-09-22 Merck Patent Gmbh Verfahren zur Herstellung monodisperser SiO2-Partikel
US7357977B2 (en) * 2005-01-13 2008-04-15 International Business Machines Corporation Ultralow dielectric constant layer with controlled biaxial stress
US8007868B2 (en) * 2005-05-31 2011-08-30 Xerocoat Inc. Control of morphology of silica films
CN104209258B (zh) * 2006-07-31 2017-01-18 日本曹达株式会社 使用膜物性改善处理方法制成的有机薄膜的制造方法
JP5014709B2 (ja) * 2006-08-28 2012-08-29 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
CN101774590B (zh) * 2009-01-09 2013-01-09 宁波大学 一种三维SiO2超薄膜及其应用
CN102722084B (zh) * 2011-03-31 2014-05-21 京东方科技集团股份有限公司 一种光刻方法和设备
JP6035097B2 (ja) * 2012-09-27 2016-11-30 旭化成株式会社 トレンチ埋め込み用縮合反応物溶液、及びトレンチ埋め込み膜の製造方法
CN106672985B (zh) * 2017-01-04 2019-07-16 广东埃力生高新科技有限公司 高比表面积二氧化硅气凝胶及其快速制备方法
JP6949413B2 (ja) * 2017-08-24 2021-10-13 エルジー・ケム・リミテッド シリカ膜の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2053985A1 (en) * 1990-10-25 1992-04-26 Sumio Hoshino Process for producing thin glass film by sol-gel method
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5548159A (en) * 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
US5807607A (en) * 1995-11-16 1998-09-15 Texas Instruments Incorporated Polyol-based method for forming thin film aerogels on semiconductor substrates
US5736425A (en) * 1995-11-16 1998-04-07 Texas Instruments Incorporated Glycol-based method for forming a thin-film nanoporous dielectric
US5753305A (en) * 1995-11-16 1998-05-19 Texas Instruments Incorporated Rapid aging technique for aerogel thin films
EP0849796A3 (en) * 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408436B1 (ko) * 2000-04-04 2003-12-06 이현종 폐타이어재활용블록

Also Published As

Publication number Publication date
AU5561899A (en) 2000-03-21
CN1325542A (zh) 2001-12-05
TW594879B (en) 2004-06-21
CN1146964C (zh) 2004-04-21
JP2002524849A (ja) 2002-08-06
EP1118110A1 (en) 2001-07-25
US20030062600A1 (en) 2003-04-03
WO2000013221A1 (en) 2000-03-09

Similar Documents

Publication Publication Date Title
KR100658393B1 (ko) 전자 빔 노광에 의해 변성되어서 저 유전율 및 저 수분 함유량을 가지는 나노포러스 실리카 유전체 막
US6318124B1 (en) Nanoporous silica treated with siloxane polymers for ULSI applications
US6048804A (en) Process for producing nanoporous silica thin films
US6037275A (en) Nanoporous silica via combined stream deposition
EP0975548B1 (en) Process for producing nanoporous dielectric films at high ph
US6495906B2 (en) Simplified process for producing nanoporous silica
US6559071B2 (en) Process for producing dielectric thin films
KR20010073054A (ko) 나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정
US6319855B1 (en) Deposition of nanoporous silic films using a closed cup coater
KR20010053433A (ko) 나노 다공성 실리카의 증착방법
JP2004511896A (ja) 誘電フィルム及び材料における疎水性を回復する方法
JP2001520805A (ja) 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法
US6670022B1 (en) Nanoporous dielectric films with graded density and process for making such films
US6455130B1 (en) Nanoporous dielectric films with graded density and process for making such films
WO2003069672A1 (en) Nanoporous dielectric films with graded density and process for making such films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application