JP3509781B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3509781B2
JP3509781B2 JP2001191783A JP2001191783A JP3509781B2 JP 3509781 B2 JP3509781 B2 JP 3509781B2 JP 2001191783 A JP2001191783 A JP 2001191783A JP 2001191783 A JP2001191783 A JP 2001191783A JP 3509781 B2 JP3509781 B2 JP 3509781B2
Authority
JP
Japan
Prior art keywords
thin film
ultrafine
gas
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001191783A
Other languages
English (en)
Other versions
JP2003007696A (ja
Inventor
眞次 野崎
和男 内田
弘 森崎
Original Assignee
株式会社半導体理工学研究センター
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体理工学研究センター filed Critical 株式会社半導体理工学研究センター
Priority to JP2001191783A priority Critical patent/JP3509781B2/ja
Priority to TW091110658A priority patent/TW536783B/zh
Priority to KR10-2002-0032500A priority patent/KR100455886B1/ko
Priority to US10/170,325 priority patent/US6962882B2/en
Publication of JP2003007696A publication Critical patent/JP2003007696A/ja
Application granted granted Critical
Publication of JP3509781B2 publication Critical patent/JP3509781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に低誘電率の層間絶縁膜として用いる
超微粒子酸化薄膜の形成方法を改良した半導体装置の製
造方法に関する。
【０００２】
【従来の技術】半導体製造プロセスにおいて低誘電率の
層間絶縁膜を形成する方法として、酸素混合の希ガス中
でのガス中蒸発法を利用してＳｉＯx 超微粒子酸化薄膜
を製造する方法が既に提案されている（特開平１１−２
８９０１３号公報）。この方法は、通常のナノポーラス
と比較して、低多孔度で低誘電率が実現できる特長を持
っている。
【０００３】より具体的には、ガス中蒸発法で作製され
た酸化シリコン（ＳｉＯx ）超微粒子薄膜は、次のよう
な構造，性質を有する。膜の構成は超微粒子とその周り
の空気からなる薄膜であることから、低誘電率であるこ
とが予想される。シリコン酸化膜なので、イオン化した
金属を通しにくく、絶縁性劣化の心配がない。シリコン
酸化膜なので、高温安定性がある。ガス中蒸発法により
作製されるので、工程数は現在のものと変わらず、コス
トパフォーマンスに優れている。多孔質であるため、吸
湿性が心配される。ガス中蒸発法は成膜時の指向性が低
いため、埋込み性が心配される。従って、吸湿性と埋込
み性の問題を克服すれば、層間絶縁膜材料として特に望
ましいと考えられる。
【０００４】しかしながら、この種の方法にあっては次
のような問題があった。超微粒子作製法として一般に利
用されているガス中蒸発法では、希ガスを利用して作製
される微粒子が雰囲気ガスと反応しないことが条件とさ
れている。ところが、ＳｉＯx 超微粒子を作製するに
は、微粒子に酸素を取り込むために雰囲気ガスに酸素を
混合することが必要となる。この場合、本来のガス中蒸
発法とは異なり、雰囲気ガスが微粒子と反応するため、
微粒子の粒径の制御が難しく、再現性も悪かった。そし
て、微粒子の粒径制御が難しいことから、作製されるＳ
ｉＯx 超微粒子酸化薄膜の多孔度、及びそれに基づく誘
電率の再現性が悪いという問題があった。
【０００５】
【発明が解決しようとする課題】このように従来、低誘
電率の層間絶縁膜等を形成する方法として、酸素混合の
希ガス中でのガス中蒸発法によりＳｉの超微粒子酸化薄
膜を作製する方法があるが、この方法では、微粒子の粒
径の制御が難しく、多孔度や誘電率の再現性が悪いとい
う問題があった。
【０００６】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、低誘電率の層間絶縁膜
等として用いる超微粒子酸化薄膜を粒径制御良く形成す
ることができ、超微粒子酸化薄膜の多孔度及び誘電率の
再現性の向上をはかり得る半導体装置の製造方法を提供
することにある。
【０００７】
【課題を解決するための手段】（構成）上記課題を解決
するために本発明は次のような構成を採用している。
【０００８】即ち本発明は、低誘電率の層間絶縁膜など
に用いる超微粒子酸化薄膜を形成するための半導体装置
の製造方法において、被処理基板上に半導体の超微粒子
薄膜を形成する工程と、前記基板を酸素雰囲気中で熱処
理して前記半導体を酸化することにより、該半導体の酸
化物からなる超微粒子酸化薄膜を形成する工程と、を含
むことを特徴とする。ここで、半導体の超微粒子薄膜を
形成する工程としては、希ガス雰囲気中で半導体を蒸発
させることや、半導体の超微粒子を被処理基板上に直接
塗布することが挙げられる。
【０００９】また本発明は、低誘電率の層間絶縁膜など
に用いるＳｉＯx （ｘ＝１〜２）超微粒子酸化薄膜を形
成するための半導体装置の製造方法において、希ガス雰
囲気中でＳｉを蒸発させることにより、被処理基板上に
Ｓｉの超微粒子薄膜を形成する工程と、前記基板を酸素
雰囲気中で熱処理して前記Ｓｉを酸化することにより、
ＳｉＯｘからなる超微粒子酸化薄膜を形成する工程とを
含むことを特徴とする。ここで、希ガスとしてはアルゴ
ン（Ａｒ）を用いるのが望ましい。さらに、Ａｒガスの
圧力を１０Torr以下、より望ましくは１Torr以下に設定
するのが望ましい。
【００１０】また本発明は、低誘電率の層間絶縁膜など
に用いるＳｉＯx （ｘ＝１〜２）超微粒子酸化薄膜を形
成するための半導体装置の製造方法において、被処理基
板上にシリコンの超微粒子を溶媒中に分散させた溶液を
塗布した後、該溶媒を蒸発させることによりシリコンの
超微粒子薄膜を形成する工程と、前記基板を酸素雰囲気
中で熱処理して前記シリコンを酸化することにより、酸
化シリコンからなる超微粒子酸化薄膜を形成する工程と
を含むことを特徴とする。ここで、溶液を塗布する際に
は、被処理基板を回転させるのが望ましい（スピンオン
法）。溶媒としては、シリコン微粒子を溶かさないもの
が望ましい。
【００１１】（作用）本発明者らは、本来の希ガスを雰
囲気ガスに使用したガス中蒸発法で作製したシリコン超
微粒子薄膜に対し、該膜作製後に酸化性雰囲気中で熱酸
化することによって、ＳｉＯx 超微粒子酸化薄膜が得ら
れることを見出した。そして、ガス中蒸発法により作製
したＳｉ超微粒子薄膜を熱酸化することにより、酸素混
合雰囲気ガスを用いて作製したものと同程度の誘電率が
再現性良く得られること、またその多孔度，誘電率をＳ
ｉ超微粒子の粒径から制御できることを確認した。
【００１２】従って本発明によれば、Ａｒ等の希ガス雰
囲気中で半導体（Ｓｉ）を蒸発させることにより被処理
基板上に半導体の超微粒子薄膜を形成し、この後に基板
を酸化性雰囲気中で熱処理して半導体を酸化することに
より超微粒子酸化薄膜（ＳｉＯx ）を形成することによ
って、超微粒子酸化薄膜を粒径制御良く形成することが
でき、超微粒子酸化薄膜の多孔度及び誘電率の再現性の
向上をはかることができる。特に、Ｓｉ微粒子を作製す
る条件の選択により、超微粒子酸化薄膜の多孔度，誘電
率を再現性良く制御することが可能となる。
【００１３】また、超微粒子薄膜は必ずしもガス中蒸発
法で形成するに限らず、超微粒子を被処理基板に直接塗
布することによって形成することも可能である。このよ
うにガス中蒸発法の代わりに塗布法を用いた場合も、後
酸化処理を施すことにより超微粒子酸化薄膜を粒径制御
良く形成することができ、超微粒子酸化薄膜の多孔度及
び誘電率の再現性の向上をはかることが可能となる。
【００１４】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
【００１５】（第１の実施形態）図１は、本発明の第１
の実施形態に係わる超微粒子酸化薄膜の製造方法に使用
した薄膜形成装置を示す概略構成図である。
【００１６】図中の１１はチャンバであり、このチャン
バ１１内の底部に蒸発源としてのＳｉ原料１２を蒸発さ
せるためのるつぼ１３が設けられている。るつぼ１３に
はＢＮ（窒化硼素）ボートを使用し、このＢＮボートに
電気を供給することにより、Ｓｉを加熱して蒸発させる
ものとした。チャンバ１１内でるつぼ１３の上方には、
被処理基板１４が取り付けられるようになっている。
【００１７】また、チャンバ１１には、ガス導入管１５
が接続されており、この導入管１５を介してチャンバ１
１内に希ガスとしてのＡｒガスが導入される。そして、
チャンバ１１内のガスは、真空ポンプ１６により排気さ
れる。なお、図中の１７はるつぼ１３としてのＢＮボー
トに高周波電流を流して加熱するための電源を示してい
る。
【００１８】次に、本発明を半導体製造プロセスにおけ
る層間絶縁膜の製造に適用した例を説明する。
【００１９】まず、図２（ａ）に示すように、Ｓｉ基板
２１上にゲート絶縁膜２３を介してゲート電極２４を形
成し、ゲート電極２４の両側にソース・ドレイン拡散層
２２を形成した被処理基板を用意した。
【００２０】この被処理基板を、図１に示す装置のチャ
ンバ１１内にセットし、チャンバ１１内を＜１．０×１
０-2Torrまで十分に真空排気する。その後、真空バルブ
を閉め、雰囲気ガス（Ａｒ）を所定の圧力（例えば０．
３Torr）まで導入する。さらに、ＢＮボートに電圧を印
加し、パイロメータで温度を測定しながら、安定したと
ころでシャッタを開け、基板に微粒子を堆積させる。上
記の条件で１０分間処理することにより、図２（ｂ）に
示すように、例えば膜厚０．３μｍのＳｉの微粒子膜
（超微粒子薄膜）２５を形成した。
【００２１】ここで、Ｓｉ超微粒子薄膜が形成されるメ
カニズムは次の通りである。ガス中蒸発法は、微粒子化
しようとする物質を加熱して蒸発させ、その蒸気を冷却
して、超微粒子に凝結させる方法である。蒸発で生じた
蒸気は、ガス中に拡散しつつ次第に冷え、過飽和状態に
なって核生成を起こす。蒸発面上に蒸気の拡がる領域
（蒸気領域）ができ、その外側で核生成が起こり、ほと
んど同時に蒸気の大部分が凝結する（蒸気成長）。そし
て、この粒子は対流に運ばれて上昇し、上昇に伴い冷却
されて蒸気成長は止まるが、粒子同士が衝突して融合す
る（融合成長）。その後、基板上に堆積することにな
る。
【００２２】次いで、図２（ｂ）に示す構造の基板を酸
化性雰囲気中において４００℃の温度で２時間処理する
ことにより、図２（ｃ）に示すように、ＳｉＯx （ｘ＝
１〜２）の微粒子膜（超微粒子酸化薄膜）２６を形成し
た。このドライ酸化は、図１に示す装置のチャンバ１１
内で行ってもよいし、別に設けた酸化専用のチャンバ内
で行ってもよい。
【００２３】かくして形成されたＳｉＯx 超微粒子酸化
薄膜２６は、比誘電率が１．５程度で、通常のＳｉＯ2
（比誘電率４．０）に比して比誘電率が十分に低いもの
であり、また通常のナノポーラスと比較して低多孔度で
あり、層間絶縁膜として望ましい特性を示した。
【００２４】次に、本発明の効果を確認するために、前
記図１に示す装置を用い、以下のような実験を行った。
即ち、チャンバ１１内のＡｒガス圧力を０．１〜０．５
Torrに設定し、ガス中蒸発法によりシリコンを蒸発させ
た。蒸発したシリコンは雰囲気ガスに衝突しながら微粒
子として成長し、被処理基板の上に多孔質のシリコン超
微粒子膜として堆積する。成長時間は例えば１０分とし
た。ここで、Ａｒガス雰囲気の圧力は０．１，０．３，
０．５Torrとした。そして、超微粒子薄膜に対し、４０
０℃で２時間ドライ酸化した。
【００２５】図３に、０．３TorrのＡｒ雰囲気ガス中で
作製した超微粒子の熱酸化により得られたＳｉＯx 超微
粒子薄膜の熱酸化前後のＦＴＩＲ（Fourier Transforma
tionInfrared：フーリエ変換赤外分光）を示す。比較と
して、酸素混合Ａｒガス雰囲気中で作製したＳｉＯx 超
微粒子薄膜のＦＴＩＲも示す。図３における３つの試料
（熱酸化前、後、酸素混合ガス雰囲気中で作製したも
の）はほぼ膜厚が同じである。
【００２６】Ａｓ−ｄｅｐｏと称する熱酸化前の試料で
は、１０００ｃｍ-1付近のＳｉ−Ｏに関連するピーク強
度が弱く、酸化度が低いことを示している。熱酸化後の
試料（after oxidation）では、Ｓｉ−Ｏに関するピー
ク強度が強くなり酸化が進んだことを表しており、４０
０℃の温度でも十分酸化は行われていると言える。さら
に、熱酸化後の試料では、酸素混合ガス雰囲気中（Ａｒ
＋Ｏ2 ）で作製した試料に見られる３０００ｃｍ-1から
３８００ｃｍ-1にかけてブロードな水分の吸着、吸収に
起因するピークが見られない。このことは、熱酸化前の
薄膜も水分を含まないことによりＡｒ雰囲気ガス中で作
製した微粒子が緻密に堆積されているため、水分が吸収
しにくいと考えられる。さらに、酸化後もその緻密さを
保持していると考えられる。
【００２７】図４に、Ａｒガス圧を変化させて作製した
超微粒子薄膜の熱酸化後の大気中及び真空加熱後の比誘
電率を示す。また、比較のために図５に、酸素混合ガス
雰囲気中で作製した超微粒子薄膜の熱酸化後の大気中及
び真空加熱後の比誘電率を示す。
【００２８】図４に示すＡｒガスのみの雰囲気中で作製
した場合（本発明）は、図５に示す酸素混合ガス雰囲気
中で作製した場合（従来例）と比較すると、比誘電率の
値そのものは非常に近いものの、大気中と真空加熱後の
測定した比誘電率の違いが少なく、また０．３Torrから
０．５Torrのガス圧変化に対して比誘電率の違いが明確
になっている。よって、Ａｒガス雰囲気ガス中で作製し
たものの熱酸化により得られたＳｉＯx 超微粒子酸化薄
膜は、その多孔度のより良い制御が可能であり、水分の
吸収も少ないと考えられる。
【００２９】比較にした図５の測定結果では、酸素混合
Ａｒガスの場合、０．３Torrから０．５Torrのガス圧の
変化に対して比誘電率の大きな変化は大気中，真空加熱
後も見られない。つまり、本発明のように、微粒子薄膜
を形成した後に酸化処理することにより、Ａｒガス圧力
により比誘電率の制御が可能となるのである。
【００３０】また、Ａｒガスを用いたガス中蒸発法によ
り超微粒子薄膜を形成した後に酸化処理する本発明で
は、Ａｒガス圧力は高いほど最終的に得られる超微粒子
酸化薄膜の比誘電率は小さくなるが、Ａｒガス圧力が１
０Torrを越えると薄膜の吸湿性が大となり、リーク電流
の点から絶縁膜として不良であることが確認された。従
って、Ａｒガス圧力は１０Torr以下にする必要があり、
より望ましくはＡｒガス圧力を１Torr以下にすればよ
い。
【００３１】（第２の実施形態）次に、本発明の第２の
実施形態について説明する。この実施形態は、超微粒子
薄膜を形成するために、ガス中蒸発法の代わりに塗布法
を用いた方法であり、それ以外は第１の実施形態と同様
である。
【００３２】本実施形態では、例えば前記図２（ａ）に
示すような被処理基板に対し、Ｓｉの超微粒子をアルコ
ール中に分散させたものをスピンオン法で回転塗布す
る。このとき、被処理基板はスピンナーで例えば２００
０ｒｐｍで回転させる。また、ここで用いるＳｉ超微粒
子は、ガス中蒸発法で作製した市販のものの購入又はガ
ス中蒸発法以外の他手法で作製されたものでもかまわな
い。溶媒としてはメチルアルコールを用いているが、Ｓ
ｉ超微粒子を溶かさないもの有機溶媒でもかまわない。
スピンナーの回転数は塗布するＳｉ超微粒子薄膜の厚さ
により変化するので厳密ではない。塗布時間は例えば
０．５μｍの膜厚を得るために３分行っているが、これ
も塗布する膜の厚さにより変化する。
【００３３】Ｓｉ超微粒子を塗布形成した後は、塗布さ
れた膜を空気中で１９０℃で５分間加熱し、溶媒を蒸発
させる。これにより、前記図２（ｂ）に示すように、Ｓ
ｉの超微粒子薄膜が形成されることになる。これ以降
は、先の第１の実施形態と同様に、酸化処理を施すこと
により、図２（ｃ）に示すように、ＳｉＯx （ｘ＝１〜
２）の超微粒子酸化薄膜が形成されることになる。
【００３４】このように、ガス中蒸発法の代わりに塗布
法を用いた場合にあっても、被処理基板上にＳｉ超微粒
子薄膜を形成することができ、これを酸化することによ
りＳｉＯx 超微粒子酸化薄膜を形成することができ、第
１の実施形態と同様の効果が得られた。
【００３５】（変形例）なお、本発明は上述した各実施
形態に限定されるものではない。実施形態では、ガス中
蒸発法におけるＡｒガス圧力として０．１Torr，０．３
Torr，０．５Torrの例を示したが、吸湿性，誘電率の観
点からは１０Torr以下、より望ましくは１Torr以下の範
囲で適宜定めればよい。また、ガス中蒸発法に用いるガ
スは必ずしもＡｒに限るものではなく、Ｈｅ，Ｎｅ等の
他の希ガスを用いることも可能である。さらに、超微粒
子を作製する材料としてＳｉを用いたが、これに限らず
他の半導体材料を用いることも可能である。
【００３６】また実施形態では、熱酸化工程において、
４００℃で２時間の熱処理を施しているが、本発明者ら
は３５０℃で１時間の熱処理でも十分な酸化が可能なこ
とを確認している。シリコンプロセスの後工程であまり
高い温度工程は望ましくないことから、熱酸化工程にお
いて十分な酸化が可能な範囲でなるべく低温化，短時間
化が望ましい。
【００３７】また、本発明は層間絶縁膜の製造に限るも
のではなく、低誘電率を必要とする各種の絶縁膜の製造
に適用することができる。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができる。
【００３８】
【発明の効果】以上詳述したように本発明によれば、ガ
ス中蒸発法又は塗布法により被処理基板上に半導体の超
微粒子薄膜を形成した後、酸素雰囲気中で熱処理して半
導体を酸化することにより、低誘電率の層間絶縁膜とし
て用いる超微粒子酸化薄膜を粒径制御良く形成すること
ができ、超微粒子酸化薄膜の多孔度及び誘電率の再現性
の向上をはかることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に使用した薄膜製造装
置を示す概略構成図。
【図２】本発明を半導体製造プロセスにおける層間絶縁
膜の形成に適用した例を示す工程断面図。
【図３】Ａｒ雰囲気ガス中で作製した超微粒子の熱酸化
により得られたＳｉＯx 超微粒子薄膜のＦＴＩＲを示す
図。
【図４】Ａｒ雰囲気ガス中で作製した超微粒子薄膜の酸
化後の比誘電率変化を示す図。
【図５】酸素混合ガス雰囲気で作製した超微粒子薄膜の
大気中及び真空中加熱後に測定した比誘電率を示す図。
【符号の説明】
１１…チャンバ １２…Ｓｉ原料 １３…るつぼ １４…被処理基板 １５…ガス導入管 １６…真空ポンプ １７…加熱用電源 ２１…Ｓｉ基板 ２２…ゲート絶縁膜 ２３…ゲート電極 ２４…ソース・ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−275075（ＪＰ，Ａ) 特開 平11−260721（ＪＰ，Ａ) 特開 平６−232117（ＪＰ，Ａ) 特開 平７−335880（ＪＰ，Ａ) 特開 平11−289013（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】希ガス雰囲気中に配置されたボート上に設
    置された半導体を該ボートの通電加熱によって蒸発させ
    ることにより、被処理基板上に該半導体の超微粒子薄膜
    を形成する工程と、前記超微粒子薄膜の全体が酸化するまで、前記基板を酸
    素雰囲気中で熱処理する ことにより、前記半導体の酸化
    物からなる超微粒子酸化薄膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】被処理基板上に半導体の超微粒子を溶媒中
    に分散させた溶液を塗布した後、該溶媒を蒸発させるこ
    とにより超微粒子薄膜を形成する工程と、前記超微粒子薄膜の全体が酸化するまで、前記基板を酸
    素雰囲気中で熱処理する ことにより、前記半導体の酸化
    物からなる超微粒子酸化薄膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  3. 【請求項３】希ガス雰囲気中に配置されたボート上に設
    置されたシリコンを該ボートの通電加熱によって蒸発さ
    せることにより、被処理基板上にシリコンの超微粒子薄
    膜を形成する工程と、前記超微粒子薄膜の全体が酸化するまで、前記基板を酸
    素雰囲気中で熱処理する ことにより、酸化シリコンから
    なる超微粒子酸化薄膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  4. 【請求項４】被処理基板上にシリコンの超微粒子を溶媒
    中に分散させた溶液を塗布した後、該溶媒を蒸発させる
    ことによりシリコンの超微粒子薄膜を形成する工程と、前記超微粒子薄膜の全体が酸化するまで、前記基板を酸
    素雰囲気中で熱処理する ことにより、酸化シリコンから
    なる超微粒子酸化薄膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  5. 【請求項５】前記希ガスとして、アルゴンを用いること
    を特徴とする請求項１又は３記載の半導体装置の製造の
    製造方法。
  6. 【請求項６】前記アルゴンガスの圧力を、１０Torr以下
    に設定することを特徴とする請求項５記載の半導体装置
    の製造方法。
JP2001191783A 2001-06-25 2001-06-25 半導体装置の製造方法 Expired - Fee Related JP3509781B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001191783A JP3509781B2 (ja) 2001-06-25 2001-06-25 半導体装置の製造方法
TW091110658A TW536783B (en) 2001-06-25 2002-05-21 Fabrication method of semiconductor apparatus
KR10-2002-0032500A KR100455886B1 (ko) 2001-06-25 2002-06-11 반도체 소자 제조 방법
US10/170,325 US6962882B2 (en) 2001-06-25 2002-06-12 Method of fabricating a semiconductor device having a nanoparticle porous oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001191783A JP3509781B2 (ja) 2001-06-25 2001-06-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003007696A JP2003007696A (ja) 2003-01-10
JP3509781B2 true JP3509781B2 (ja) 2004-03-22

Family

ID=19030345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001191783A Expired - Fee Related JP3509781B2 (ja) 2001-06-25 2001-06-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6962882B2 (ja)
JP (1) JP3509781B2 (ja)
KR (1) KR100455886B1 (ja)
TW (1) TW536783B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1282161B1 (en) * 2000-05-08 2011-07-20 Denki Kagaku Kogyo Kabushiki Kaisha LOW RELATIVE PERMITTIVITY SIOx FILM, PRODUCTION METHOD, SEMICONDUCTOR DEVICE COMPRISING THE FILM
US7282167B2 (en) * 2003-12-15 2007-10-16 Quantumsphere, Inc. Method and apparatus for forming nano-particles
CN100342556C (zh) * 2005-06-23 2007-10-10 上海交通大学 半导体光伏器件级纳米硅薄膜的制备方法
KR100714076B1 (ko) * 2005-07-12 2007-05-02 강원생물영농조합법인 당뇨병 환자를 위한 혼합조성물을 함유하는 건강기능식품
US7803295B2 (en) 2006-11-02 2010-09-28 Quantumsphere, Inc Method and apparatus for forming nano-particles
FR2911597B1 (fr) * 2007-01-22 2009-05-01 Soitec Silicon On Insulator Procede de formation et de controle d'interfaces rugueuses.
FR2911598B1 (fr) * 2007-01-22 2009-04-17 Soitec Silicon On Insulator Procede de rugosification de surface.
JP2015018952A (ja) * 2013-07-11 2015-01-29 帝人株式会社 酸化シリコン膜形成用組成物

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840694B2 (ja) * 1978-08-18 1983-09-07 松下電器産業株式会社 ガス・湿度センサの製造方法
JPS59217332A (ja) * 1983-05-24 1984-12-07 Mitsubishi Electric Corp 二酸化硅素膜の製造方法
JP3221129B2 (ja) * 1993-02-04 2001-10-22 ソニー株式会社 半導体装置の製法
JP3196644B2 (ja) 1995-06-26 2001-08-06 松下電器産業株式会社 光電子材料の製造方法、並びにその光電子材料を用いた応用素子及び応用装置
US5902124A (en) * 1997-05-28 1999-05-11 United Microelectronics Corporation DRAM process
JPH11260721A (ja) 1998-03-13 1999-09-24 Toshiba Corp 多結晶薄膜シリコン層の形成方法および太陽光発電素子
JP2921759B1 (ja) 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
US6440560B1 (en) * 1999-07-26 2002-08-27 International Business Machines Corporation Nanoparticles formed with rigid connector compounds
US6342454B1 (en) * 1999-11-16 2002-01-29 International Business Machines Corporation Electronic devices with dielectric compositions and method for their manufacture

Also Published As

Publication number Publication date
KR100455886B1 (ko) 2004-11-06
JP2003007696A (ja) 2003-01-10
KR20030001254A (ko) 2003-01-06
TW536783B (en) 2003-06-11
US6962882B2 (en) 2005-11-08
US20020197889A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
US6042994A (en) Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
JP3960331B2 (ja) 強誘電体メモリ回路の形成方法
US6559071B2 (en) Process for producing dielectric thin films
JPH01103825A (ja) 薄膜形シリコン半導体装置およびその製造方法
JP3509781B2 (ja) 半導体装置の製造方法
JP3698885B2 (ja) 強誘電体膜を用いた装置の製造方法
JP2002532900A (ja) 酸窒化ケイ素膜
US5314848A (en) Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow
KR100428002B1 (ko) 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
Zhang et al. Formation of high quality tantalum oxide thin films at 400 C by 172 nm radiation
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JPH08213383A (ja) スピンオングラス膜の形成方法
KR100379621B1 (ko) Ｍｏｓ 트랜지스터 게이트 절연막 및 그 제조방법
JP3221129B2 (ja) 半導体装置の製法
JP3450463B2 (ja) 半導体装置の製造方法
JP3897908B2 (ja) 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置
JPH10289903A (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP3675958B2 (ja) 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法
JPH09249851A (ja) 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法
JP2000150511A (ja) 酸化タンタル膜の熱処理方法
JPH08274090A (ja) 絶縁膜の形成方法
US6458713B1 (en) Method for manufacturing semiconductor device
US6197706B1 (en) Low temperature method to form low k dielectric
JP2779996B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031222

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees