JP3675958B2 - 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法 - Google Patents

耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法 Download PDF

Info

Publication number
JP3675958B2
JP3675958B2 JP16531096A JP16531096A JP3675958B2 JP 3675958 B2 JP3675958 B2 JP 3675958B2 JP 16531096 A JP16531096 A JP 16531096A JP 16531096 A JP16531096 A JP 16531096A JP 3675958 B2 JP3675958 B2 JP 3675958B2
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
substrate
moisture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16531096A
Other languages
English (en)
Other versions
JPH09326389A (ja
Inventor
正行 飯島
禎之 浮島
昌敏 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP16531096A priority Critical patent/JP3675958B2/ja
Publication of JPH09326389A publication Critical patent/JPH09326389A/ja
Application granted granted Critical
Publication of JP3675958B2 publication Critical patent/JP3675958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Polyurethanes Or Polyureas (AREA)
  • Chemical Vapour Deposition (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば、半導体装置の層間絶縁膜に用いられる低比誘電率の絶縁膜に関し、特に、蒸着重合を利用した高分子膜の耐湿性の改善に関する。
【0002】
【従来の技術】
従来、半導体装置の層間絶縁膜としては、回転塗布法によるSOG(Spin on Glass)膜やCVD法(化学蒸着法:Chemical Vapor Deposition)によるSiO2 膜が主に用いられている。これらの方法によって形成された層間絶縁膜の比誘電率は約4となるが、最近はLSIの高集積化の進展により層間絶縁膜の低比誘電率化が大きな課題とされており、比誘電率が4以下の層間絶縁膜が要求されるようになっている。
【0003】
このような要求に対しては、近年、プラズマCVD法によって形成されたSiO2 膜にフッ素を添加したSiOF膜が提案されており、この膜によれば層間絶縁膜の比誘電率を3.7〜3.2程度に抑えることができる。
【0004】
【発明が解決しようとする課題】
しかしながら、かかる従来技術においては、次のような問題があった。
すなわち、回転塗布法によるSOG膜は、有機溶媒を除去するために400℃近傍の温度でベークし脱水重合反応させて形成することから、有機溶媒や水が発生するなどの課題がある。
【0005】
また、上述のプラズマCVD法によるSiOF膜は、このSOG膜のような問題はなく低比誘電率化を達成しうるが、膜の形成方法や成膜条件によって膜特性が大きく異なったり、膜中のフッ素の脱離や吸湿性が大きいといった膜の不安定性により誘電率を悪化させてしまう問題が指摘されており、将来の低比誘電率材料としての応用は難しい状況にある。
【0006】
その一方、近年、真空中で原料モノマーを蒸発させ、基体上で蒸着重合させることにより低比誘電率の高分子膜を形成する方法が提案されているが、かかる方法により形成した高分子膜においては、耐湿性の点で問題点が指摘されている。
【0007】
本発明は、このような従来の技術の課題を解決するためになされたもので、比誘電率が低く、かつ、簡易な工程で耐湿性に優れた絶縁膜が得られる耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法を提供することを目的とするものである。
【0008】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく鋭意研究を重ねた結果、原料モノマーの蒸着重合により形成した高分子膜に密着する無機絶縁性の薄膜を形成することにより、高分子膜の耐湿性を向上しうることを見い出し、本発明を完成するに至った。
【0009】
かかる知見に基づいてなされた本発明は、真空中で原料モノマーを蒸発させ、基体上で蒸着重合させて高分子膜を形成する工程と、該高分子膜に密着する無機絶縁性薄膜を形成する工程とを有し、蒸着重合させる当該高分子重合体が芳香族ポリイミドであり、前記原料モノマーとして、 2,2 - ビス [4-(4- アミノフェノキシ ) フェニル ] プロパン ( BAPP)と、二無水ピロメリト酸を用いることを特徴とする。
【0010】
無機絶縁性薄膜は、高分子膜の上層又は下層のどちらに形成してもよく、また、高分子膜の上層と下層の両方に形成することもできる。
【0011】
本発明の場合、無機絶縁性薄膜を形成するための無機絶縁物としてSiO2、SiN又はSiONを用いることも効果的である。
【0012】
無機絶縁性薄膜を形成する方法としては、真空蒸着やプラズマCVD等を用いることができる。
【0013】
また、本発明においては、蒸着重合によって形成された膜に対し、半導体装置を作製する際の最高温度より高い温度で熱処理を行うこともできる。これは、その後の半導体装置の製造プロセスにおける高分子成分の分解を防ぐために有効である。
【0014】
例えば、400℃程度の温度で、30分程度の熱処理を行うとよい。この場合、処理雰囲気は、大気又は真空中のどちらでもよい。
【0015】
一方、本発明は、金属配線が形成された半導体基体上に、上述の方法によって耐湿性絶縁膜を形成する工程を有することを特徴とする層間絶縁膜の形成方法である。
【0016】
真空中でジアミンとジイソシアナート等の原料モノマーを蒸発させ、基体上で蒸着重合させて熱処理を行うと、低比誘電率の高分子膜が得られる。その一方、SiO2 等の無機絶縁物は、耐湿性の点で優れた特性を有している。
【0017】
そこで、本発明のように、真空中で原料モノマーとして、 2,2 - ビス [4-(4- アミノフェノキシ ) フェニル ] プロパン ( BAPP ) と、二無水ピロメリト酸を蒸発させ、基体上で蒸着重合させて形成した芳香族ポリイミド膜に密着する無機絶縁性薄膜を、比誘電率が大きくならない程度の膜厚、例えば100nm以下の膜厚で形成すれば、低比誘電率の絶縁膜において耐湿性を向上させることができる。
【0018】
この場合、無機絶縁性薄膜を形成するための無機絶縁物としてSiO2、SiN又はSiONを用いる場合には、より一層耐湿性が向上する。
【0019】
一方、本発明のように、金属配線が形成された半導体基体上に、上述の方法によって耐湿性絶縁膜を形成すれば、比誘電率が低く、かつ、耐湿性に優れた層間絶縁膜が得られる。
【0020】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。
【0021】
図1は、本発明を実施するための成膜装置の一例を示す概略構成図である。
図1に示すように、この装置においては、第1及び第2の処理室1、2が設けられ、これら第1及び第2の処理室1、2は、ゲートバルブ3を介して連結されている。なお、第1及び第2の処理室1、2は、図示しない真空ポンプ等の真空排気系に連結されている。
【0022】
第1の処理室1内には、処理すべき基板4が基板ホルダー5によって保持される。この基板ホルダー5は、第1の処理室1の外部に貫通して配置される搬送アーム6の先端部6aに取り付けられている。この搬送アーム6は、搬送モータ7の回転に伴って水平方向に移動自在となるように構成されている。すなわち、搬送モータ7のシャフト8にネジ部が形成される一方、搬送アーム6の先端部6aにもネジ部が形成され、これらの噛み合いによって搬送アーム6が矢印方向に移動して基板4が第2の処理室2に入り込むように構成される。
【0023】
また、第1の処理室1の下方には、エレクトロンビーム加熱源9が配置される。このエレクトロンビーム加熱源9は、マルチタイプの蒸発源で、概略、エレクトロンビーム源9aと、基部9bと、蒸発部9cとから構成される。蒸発部9cは基部9bに対して回転可能に取り付けられ、その凹部に複数の蒸発材料10a、10b(例えば、アルミニウム、SiO2 等)が載置される。そして、エレクトロンビーム源9aから射出されたエレクトロンビームEBが偏向磁場によって偏向され、蒸発部9cの回転により蒸発材料10a、10bののいずれかに到達するように構成される。
【0024】
さらに、基板4とエレクトロンビーム加熱源9との間には、シャッター11が設けられ、このシャッター11の近傍には、基板4上に形成される薄膜の膜厚を検出するための膜厚モニター12が設けられている。
【0025】
一方、第2の処理室2の下方には、ポリ尿素膜、ポリイミド膜等を形成するため、2種類の原料モノマーの蒸発源13A、13Bが配置される。各蒸発源13A、13Bのハウジング14A、14B内には、それぞれ蒸発用容器15A、15Bが設けられる。そして、各蒸発用容器15A、15Bの内部には、原料モノマーA、Bがそれぞれ注入され、さらに、各蒸発用容器15A、15Bの近傍には、各原料モノマーA、Bを加熱するためのヒータ16A、16Bが設けられる。また、各蒸発源13A、13Bの間には、原料モノマーA、B同士の蒸気の混合を防止するとともに、互いの熱の影響を防止するための仕切板17が配置される。
【0026】
また、蒸発源13A、13Bの上方には、シャッター18が設けられ、このシャッター18の近傍には、膜厚モニター12がそれぞれ設けられている。
【0027】
この装置を用いて基板4上に耐湿性絶縁膜を形成する場合には、ゲートバルブ3を開け、モーター7を回転させて基板4を処理室2に搬送する。そして、シャッター18を閉じた状態で第2の処理室2内の圧力を所定の値に設定し、膜圧モニター12で各原料モノマーA、Bの蒸発量を測定しながらヒーター16A、16Bによって各原料モノマーA、Bを所定の温度に加熱する。
【0028】
次いで、各原料モノマーA、Bが所定の温度に達して所要の蒸発量が得られた後に、シャッター18を開き、所定の析出速度で基板4上に膜を蒸着し、堆積させた後にシャッター18を閉じる。
【0029】
その後、第2の処理室2から基板4を取り出して熱処理を行い、上記蒸着膜の架橋反応と高分子量化を行う。この場合、熱処理の条件は、温度が400℃程度、時間は30分程度で行う。また、処理雰囲気は、大気又は真空中のどちらでもよい。
【0030】
さらに、再び基板4を第1の処理室1内に搬送し、エレクトロンビーム加熱源9によって無機絶縁物であるSiO2 を加熱して蒸発させ、膜厚モニター12で蒸発速度を制御しながら基板4上に厚みが50nm程度のSiO2 膜を蒸着する。
【0031】
このような本実施の形態によれば、比誘電率が低く、かつ、耐湿性に優れた絶縁膜を得ることができる。
【0032】
図2(a)〜(e)は、本発明に係る耐湿性絶縁膜を用いて半導体装置の層間絶縁膜を形成する工程の一例を示すものである。
まず、図2(a)に示すように、半導体基板20と、この半導体基板20表面に形成され、所定の位置に窓開けがされたシリコン熱酸化膜21と、その上に成膜され、パターニングが施された第1層目の配線22とを有する例えばSiからなる基板31を用意する。
【0033】
この基板31の表面に、上述したように蒸着重合により所望の厚みに全面成膜して蒸着膜を形成する。そして、熱処理を行って蒸着膜の架橋反応と高分子量化を行い、高分子膜23aを形成する。その後、高分子膜23aの表面に、上述の方法によって例えばSiO2 による無機絶縁性薄膜23bを全面成膜し、層間絶縁膜23とする(図2(b))。
【0034】
次いで、その層間絶縁膜23の表面に所定のパターニングが施されたレジスト膜25を形成し(図2(c))、ドライエッチングを行ってレジスト膜25の窓開け部分に露出した層間絶縁膜23を除去する(図2(d))。そして、上述のレジスト膜25を除去した後、配線薄膜を全面成膜し、パターニングを施して第2層目の配線26を形成する。すると、層間絶縁膜23が除去された窓開け部分27で、第1層目の配線22と第2層目の配線26とが電気的に接続され、その結果、多層配線を有する半導体装置35を得ることができる(図2(e))。
【0035】
本実施の形態によれば、低比誘電率化した絶縁膜によって層間絶縁膜23を構成しているので、第1層目の配線22と第2層目の配線26との間で形成されるコンデンサーの容量が小さくなり、半導体装置35の動作速度を向上させることが可能になる。しかも、本実施の形態によれば、層間絶縁膜23の耐熱性を向上させることができるので、安定した特性を有する半導体装置35を得ることができる。
【0036】
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
【0037】
例えば、上述の実施の形態においては、高分子膜を形成した後、その表面に無機絶縁性薄膜を形成するようにしたが、本発明はこれに限られず、無機絶縁性薄膜を形成した後、その表面に高分子膜を形成することもできる。また、高分子膜の上層と下層の両方に無機絶縁性薄膜を形成することもできる。
【0038】
さらに、蒸着重合による高分子膜上に形成する無機絶縁性薄膜としては、SiO2の他、SiNやSiON等を用いることもできる。
【0039】
さらにまた、本発明は層間絶縁膜のみならず、種々の絶縁膜に適用しうるものである。
【0040】
以下、本発明の効果を確認するための参考例を比較例とともに説明する。
【0041】
図1に示す成膜装置を用いて基板4上に耐湿性絶縁膜を形成した。
まず、基板ホルダー5に、長さ76mm×幅26mm×厚み1.0mmの例えばコーニング#7059からなる基板4を取り付け、第1の処理室1において、蒸発材料10であるアルミニウムを7のエレクトロンビーム(E/B)加熱により蒸発させ、膜厚モニター12で蒸発速度を制御しながら基板4上に1000nmとなるように蒸着して下部電極を形成する。この場合、ゲートバルブ3は閉じておき、基板4の温度は20℃に保ち、蒸着中の第1の処理室1内の圧力を3×10-3 Pa とした。
【0042】
次に、ゲートバルブ3を開け、モーター7を回転させて基板4を第2の処理室2に搬送し、基板4上において蒸着重合を行う。この場合、原料モノマーA、Bとしては、ポリ尿素膜を形成するための原料モノマーである、4,4′-ジアミノジフェニルメタン(MDA)と、4,4′-ジフェニルメタンジイソシアナート(MDI)を用い、高真空中(3×10-3Pa)においてMDAは100.0±0.1℃で、MDIについては70.5±0.1℃の温度で蒸発させ、膜厚モニター12A、12Bにより各原料モノマーの蒸発速度を制御した。
【0043】
なお、本参考例の場合、MDAとMDIの組成比が化学量論比で1:1となるように制御した。
【0044】
その後、基板4を装置から取り出して熱処理を行い、蒸着膜の架橋反応と高分子量化を行った。この場合、熱処理の温度は400℃とした。この時点におけるポリ尿素膜の膜厚は500nmであった。
【0045】
かかる熱処理後、再び基板4を第1の処理室1内に搬送し、エレクトロンビーム加熱源9によって無機絶縁物であるSiO2を加熱して蒸発させ、膜厚モニター12で蒸発速度を制御しながら基板4上のポリ尿素膜上に厚み50nmのSiO2膜を蒸着し、さらに、このSiO2膜に対して上述の下部電極の場合と同様の条件でアルミニウムを蒸着し、上部電極を形成して比誘電率測定用の素子を作成した。
【0046】
この参考例の素子の比誘電率を測定したところ、2.95であった。この場合、比誘電率の値は、横河ヒューレットパッカード社製のマルチ・フリケンシLCRメータ(モデル4275A)を使用して静電容量Cを測定し、計算によって求めた。
【0047】
一方、比較例として、参考例と同様の方法によって下部電極上にポリ尿素膜のみを形成し、さらにその上に上部電極を形成して、比誘電率測定用の素子を作成した。この素子について参考例と同様の方法によりポリ尿素膜の比誘電率を測定したところ、2.8であった。
【0048】
さらに、参考例の素子と比較例の素子を大気中に1週間放置したところ、比較例の素子は吸湿により1〜1.5%の容量変化が観測されたが、参考例の素子は0.1%しか容量変化が観測されなかった。
【0049】
【発明の効果】
以上述べたように、本発明によれば、比誘電率が低く、かつ、耐湿性に優れた絶縁膜を得ることができる。
【0050】
この場合、無機絶縁薄膜を形成するための無機絶縁物としてSiO2、SiN又はSiONを用いることにより、より一層耐湿性の高い絶縁膜を形成することができる。
【0051】
一方、本発明のように、金属配線が形成された半導体基体上に、上述の方法によって耐湿性絶縁膜を形成することにより、比誘電率が低く、かつ、耐湿性に優れた層間絶縁膜を容易に形成することができる。したがって、本発明を用いて多層配線の層間絶縁膜を形成すれば、動作速度が大きく、かつ、安定した特性を有する半導体装置を得ることができる。
【図面の簡単な説明】
【図1】 本発明を実施するための成膜装置の一例の概略構成図
【図2】 本発明に係る耐湿性絶縁膜を用いて半導体装置の層間絶縁膜を形成する工程の一例を示す工程図
【符号の説明】
1…第1の処理室1、2…第2の処理室2、ゲートバルブ、4…基板、5…基板ホルダー、9…エレクトロンビーム加熱源、9a…エレクトロンビーム源、9b…基部、9c…蒸発部、10a、10b…蒸発材料(アルミニウム又はSiO2)、12…膜厚モニター、13A、13B…蒸発源、15A、15B…蒸発用容器、16A、16B…ヒーター、18…シャッター、20…半導体基板、21…シリコン熱酸化膜、22…配線、23…層間絶縁膜、23a…高分子膜、23b…無機絶縁性薄膜、25…レジスト膜、26…配線、31…基板、35…半導体装置、A、B…原料モノマー、EB…エレクトロンビーム

Claims (3)

  1. 真空中で原料モノマーを蒸発させ、基体上で蒸着重合させて高分子膜を形成する工程と、該高分子膜に密着する無機絶縁性薄膜を形成する工程とを有し、蒸着重合させる当該高分子重合体が芳香族ポリイミドであり、前記原料モノマーとして、 2,2 - ビス [4-(4- アミノフェノキシ ) フェニル ] プロパン ( BAPP)と、二無水ピロメリト酸を用いることを特徴とする耐湿性絶縁膜の形成方法。
  2. 無機絶縁性薄膜を形成するための無機絶縁物がSiO2、SiN又はSiONであることを特徴とする請求項1記載の耐湿性絶縁膜の形成方法。
  3. 金属配線が形成された半導体基体上に、請求項1又は2のいずれか1項記載の方法によって耐湿性絶縁膜を形成する工程を有することを特徴とする層間絶縁膜の形成方法。
JP16531096A 1996-06-05 1996-06-05 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法 Expired - Fee Related JP3675958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16531096A JP3675958B2 (ja) 1996-06-05 1996-06-05 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16531096A JP3675958B2 (ja) 1996-06-05 1996-06-05 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPH09326389A JPH09326389A (ja) 1997-12-16
JP3675958B2 true JP3675958B2 (ja) 2005-07-27

Family

ID=15809909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16531096A Expired - Fee Related JP3675958B2 (ja) 1996-06-05 1996-06-05 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP3675958B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720037B2 (ja) * 2001-07-18 2011-07-13 凸版印刷株式会社 強密着性を有するガスバリア性透明積層体
WO2007111092A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
EP2000298A1 (en) 2006-03-24 2008-12-10 Konica Minolta Medical & Graphic, Inc. Transparent barrier sheet and method for producing transparent barrier sheet
TWI567110B (zh) * 2015-12-04 2017-01-21 張綺蘭 樹脂組合物、以及包含此樹脂組合物之絕緣基材及電路板

Also Published As

Publication number Publication date
JPH09326389A (ja) 1997-12-16

Similar Documents

Publication Publication Date Title
US6204201B1 (en) Method of processing films prior to chemical vapor deposition using electron beam processing
CA2017719C (en) Moisture-free sog process
US5541445A (en) High performance passivation for semiconductor devices
JP2005517784A (ja) オルガノシロキサン
JP4283910B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
JP3675958B2 (ja) 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法
JPH10289902A (ja) 成膜装置
KR100455886B1 (ko) 반도체 소자 제조 방법
EP0794569A2 (en) Amorphous carbon film, formation process thereof, and semiconductor device making use of the film
JP3481395B2 (ja) 層間絶縁膜の形成方法
JPH09249851A (ja) 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法
JP3957811B2 (ja) 低比誘電性高分子膜の形成方法
JP3897908B2 (ja) 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置
JPH09326388A (ja) 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置
JP2006503165A (ja) オルガノシロキサン
JP3494572B2 (ja) 低比誘電性高分子膜の形成方法
JPH11111712A (ja) 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置
JP2000021867A (ja) 半導体製造装置および該装置のクリーニング方法
JP2000021868A (ja) 半導体製造装置およびポリイミド膜の形成方法
JPH11106506A (ja) 低比誘電性高分子膜及びその形成方法並びに層間絶縁膜
JPH0677208A (ja) 半導体装置の製造方法
JPH11289011A (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP4827347B2 (ja) 有機el素子の製造方法
JPH10279649A (ja) 低比誘電性高分子膜の形成方法及び層間絶縁膜の形成方法
KR100299274B1 (ko) 기상실리레이션공정을이용한저유전성박막형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050330

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees