JP4283910B2 - 半導体製造装置およびポリイミド膜の形成方法 - Google Patents

半導体製造装置およびポリイミド膜の形成方法 Download PDF

Info

Publication number
JP4283910B2
JP4283910B2 JP19179898A JP19179898A JP4283910B2 JP 4283910 B2 JP4283910 B2 JP 4283910B2 JP 19179898 A JP19179898 A JP 19179898A JP 19179898 A JP19179898 A JP 19179898A JP 4283910 B2 JP4283910 B2 JP 4283910B2
Authority
JP
Japan
Prior art keywords
vapor deposition
chamber
deposition polymerization
substrate
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19179898A
Other languages
English (en)
Other versions
JP2000021866A (ja
Inventor
正行 飯島
昌敏 佐藤
禎之 浮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP19179898A priority Critical patent/JP4283910B2/ja
Publication of JP2000021866A publication Critical patent/JP2000021866A/ja
Application granted granted Critical
Publication of JP4283910B2 publication Critical patent/JP4283910B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子内の層間絶縁膜を蒸着重合により形成するための半導体製造装置およびこの装置を用いるポリイミド膜の形成方法に関する。
【0002】
【従来の技術】
従来、半導体素子の層間絶縁膜としては、回転塗布法によるSOG(Spin on Glass)膜やCVD法(化学蒸着法)によるSiO2膜が主に用いられている。これらの方法によって形成された層間絶縁膜の比誘電率は約4となるが、最近はLSIの高集積化の進展により層間絶縁膜の低比誘電率化が大きな課題とされており、比誘電率が4以下の層間絶縁膜が要求されるようになっている。
【0003】
このような要求に対しては、近年、プラズマCVD法によって形成されたSiO2膜にフッ素を添加したSiOF膜やアモルファスフッ素化カーボン膜が提案されており、かかる膜の場合、層間絶縁膜の比誘電率を前者は3.7−3.2程度、後者は2.7−2.3程度に抑えることができる。
【0004】
【発明が解決しようとする課題】
しかしながら、かかる従来技術においては、次のような問題があった。すなわち、上述のプラズマCVD法によるSiOF膜は低比誘電率化が達成できる反面、膜の形成方法や成膜条件によって膜特性が大きく異なったり、また膜中のフッ素の脱離や吸湿性が大きいといった膜の不安定性により誘電率を悪化させてしまうという問題が指摘されており、将来の低比誘電率材料としての応用は難しい状況にある。
【0005】
また、上述のアモルファスフッ素化カーボン膜の場合も、膜の形成方法や成膜条件によって膜特性が大きく異なり、低誘電率を達成するためには耐熱性を犠牲にする必要がある。そのため、層間絶縁膜作製プロセス以外のプロセス温度(約400℃)において分解したガスが発生しやすく、層間絶縁膜の上にさらに膜を作製した場合に、層間にガスが発生し、半導体素子を破壊する要因になると指摘されている。
【0006】
耐熱性と低誘電率を満足させる材料の候補としてフッ素化ポリイミドを用いることも提案されており、蒸着重合法により従来のCVD法に近い成膜装置で低誘電率のポリイミドをコーティングできるようになった。しかし、この場合、原料モノマーの蒸発量または該モノマーの成膜装置への供給量を精密にコントロールすることが困難であり、満足しうるものではなかった。
【0007】
本発明は、このような従来の技術の課題を解決するためになされたものであり、簡易な工程で安定した特性を有する層間絶縁膜用の低比誘電率高分子複合膜を形成するための半導体製造装置およびこの装置を用いて半導体素子内の層間絶縁膜用のポリイミド膜を蒸着重合により容易に形成する方法を提供することを目的とするものである。
【0008】
【課題を解決するための手段】
本発明の半導体製造装置は、ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室がポリイミド膜の蒸着重合用原料モノマーの蒸発源を有する蒸着重合室である枚葉式の半導体製造装置において、該蒸着重合室と該原料モノマー蒸発源との間に、上流側にバルブと、その下流側に該蒸発源から該蒸着重合室へ導入される該原料モノマーの供給量を制御するための気体流量コントローラーとが設けられ、前記蒸着重合室は、前記原料モノマーを基板上に均一に導入するためその側壁に沿って設けられた熱源により保温されたモノマー混合槽を有し、該モノマー混合槽は、基板側に向かって広がった断面台形状で、混合槽基板側の開口部が、基板よりも大きくなっている。
【0009】
また、本発明のポリイミド膜の形成方法は、ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室が蒸着重合用原料モノマーの蒸発源を有する蒸着重合室である枚葉式の半導体製造装置を用いてポリイミド膜を形成する方法において、基板側の開口部が基板よりも大きく、基板側に向かって広がった断面台形状で、前記原料モノマーを基板上に均一に導入するため、その側壁に沿って熱源を設けられたモノマー混合槽を有する該蒸着重合室内で基板上に該原料モノマーを蒸着重合せしめてポリイミド膜を形成するに際し、該蒸着重合室と該原料モノマー蒸発源との間に設けられた上流側のバルブとその下流側の気体流量コントローラーとによって、該蒸発源で気化された該原料モノマーの供給量を制御して該蒸着重合室へ導入し、該ウエハー上に蒸着重合によりポリイミド膜を形成することからなる。これにより耐熱性と電気特性に優れ、かつ特性にばらつきの少ないポリイミド膜が得られる。
【0010】
本発明においてポリイミド膜形成のために用いられる原料モノマーは、特に制限はなく、反応性が低いモノマー同士の組み合わせであっても、反応性が高くかつ蒸気圧の低いモノマー同士の組み合わせであってもよく、既知のポリイミドを形成するための原料モノマー、例えば、4,4′−ジアミノジフェニルエーテル(ODA)、ピロメリット酸二無水物(PMDA)等を使用できる。また、蒸着重合の条件は、一般に、高真空中(1×10-3Pa以下)で両モノマーの組成比が化学量論比になるよう加熱蒸着するものである。ただし、基板温度はモノマーの種類により異なる。
【0011】
一般に、蒸着重合による成膜プロセスにおいては、原料モノマーの反応性と蒸気圧とが成膜に大きく影響する。反応性が低いモノマー同士の組み合わせでは、基板温度を上げれば、モノマーの反応律速条件で重合が起こり成膜するので、各モノマーの蒸着重合室への導入量を精密に制御する必要はない。しかし、反応性が高く、かつ蒸気圧の低いモノマー同士の組み合わせでは、モノマーの供給律速条件で重合が起こり成膜するので、各モノマーの蒸着重合室への導入量を精密に制御することが必要になる。2種以上のモノマーを使う蒸着重合では、各モノマーの組成比が1:1に近いほど、得られる重合体材料の耐熱性、機械的特性、電気的特性等の物性は向上するが、逆に、組成比がずれるほど物性は低下する。従来の方法では、モノマー供給量と気化温度のみで各モノマーの蒸着重合室への導入量を制御していただけなので、この方法では精密な制御ができ難く、かくして得られた膜の特性がばらつくという欠点があった。しかし、本発明のように気体流量コントローラーを用いて各モノマーの蒸着重合室への導入量を精密に制御すれば、得られる膜の物性のばらつきは極めて小さくなる。例えば、気体流量コントローラーを使用しないで成膜した膜の物性値のばらつきは平均値±10%程度であるが、気体流量コントローラーを使用して成膜した膜の物性値のばらつきは平均値±3%程度のように低くなると共に、物性値自体も5〜10%向上する。
【0012】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。図1は、本発明の半導体製造装置の一例の概略構成を示すものであり、図2は図1の一部を構成する蒸着重合室の一例の概略構成を示すものである。
【0013】
図1に示すように、この装置においては、シリコン基板等の基板の搬送用ロボットが組み込まれたコア室1、シリコン基板等の基板のL/UL室2、蒸着重合室(第1室)3、加熱処理室(第2室)4、およびアルミスパッタ室(第3室)5が設けられており、コア室1を中心として、このコア室にL/UL室2、第1室3、第2室4、および第3室5がそれぞれ、ゲートバルブ7を介して連結されるように構成されている。なお、これらの室は、真空ポンプ等の真空排気系(図示せず)に連結されている。コア室1に設けられた既知の基板搬送用ロボットは、基板を、コア室を軸にしてL/UL室2、蒸着重合室3、加熱処理室4、アルミスパッタ室5等からまたこれらの各室に搬入・搬出可能なように設定されており、L/UL室からこれらの各室にまたこれらの室相互間で自由に搬送可能なようになっている。
【0014】
また、図2に示すように、蒸着重合室3には、2種類の原料モノマーA、Bの供給源が気化(蒸発)器11a、11bと気体流量コントローラー12a、12bを介して配置されており、蒸着重合室へ気化された原料モノマーを導入できるようになっている。各モノマー供給源のハウジング13a、13bにはそれぞれ、モノマーA、Bのモノマー容器14a、14bが設けられ、また各容器の周りにはそれぞれに各モノマーを加熱するためにのヒーターのような気化用熱源15a、15bが設けられている。供給源(気化器11a、11b)、気体流量コントローラー12a、12b、および蒸着重合室3を連結し、かつ蒸着重合室へ各モノマーを導入するための導入管16a、16bは、ヒーター等の熱源Hで温度制御可能なようになっている。また、導入管16a、16bの蒸着重合室3への連結部と基板支え部材17上に載置された基板18との間には、各モノマーが基板上に均一に供給できるようにするためヒーター等の熱源Hにより保温されたモノマー混合槽19が配置されている。
【0015】
各導入管16a、16bの管路の途中にはバルブ20a、20bが配置されており、蒸着重合膜形成時にこれらのバルブを開閉することにより膜厚を制御できる。
【0016】
上記装置を用いて基板18上に成膜する場合には、基板をL/UL室2からコア室を経由して蒸着重合室3へ移動した後バルブ20a、20bを開け、所定の時間の間成膜プロセスを実施し、次いでバルブ20a、20bを閉め、基板を加熱処理室4に搬送する。この加熱処理室内で、所定の条件下熱処理を行う。一般に、熱処理は、昇温速度10℃/分で400℃まで加熱し、1時間この温度に保持し、最後に自然冷却するようにして行われる。雰囲気としては、高真空中または不活性ガス中のような条件下で行われる。また、必要に応じ、基板をアルミスパッタ5室へ搬送して、一般に、Ar:1000sccm、1×10-2Pa、RFパワー:2KW、基板バイアスなし、成膜速度(rate):50Å/sec、膜厚:200nmのような条件下でアルミ電極を成膜することもできる。
【0017】
以下、本発明の装置を用いてポリイミド膜からなる半導体素子の層間絶縁膜を形成する工程の一つの実施の形態を示す。
【0018】
まず、ポリイミド膜を形成するための半導体基板として、基板表面に形成され、かつ所定の位置に窓開けがされたシリコン熱酸化膜と、その上に成膜されかつパターニングが施された第1層目の配線とを有する、例えばSiからなる基板を用意する。この基板の表面に、上述の蒸着法によってポリイミド膜を所望の厚みに全面成膜して層間絶縁膜を形成する。次いで、この層間絶縁膜の表面に所定のパターニングが施されたレジスト膜を形成し、通常のドライエッチングを行ってレジスト膜の窓開け部分に露出した層間絶縁膜を除去する。そして、上述のレジスト膜を除去した後、配線薄膜を全面成膜し、パターニングを施して第2層目の配線を形成する。このようにすることにより、層間絶縁膜が除去された窓開け部分で、第1層目の配線と第2層目の配線とが電気的に接続され、その結果、多層配線を有する半導体素子を得ることができる。
【0019】
本実施の形態によれば、低比誘電率化したポリイミド膜によって層間絶縁膜を構成しているので、第1層目の配線と第2層目の配線との間で形成されるコンデンサーの容量が小さくなり、半導体素子の動作速度を向上させることが可能になる。
【0020】
【実施例】
以下、本発明の具体的な実施例を比較例と共に説明する。
【0021】
(実施例1)
図1および2に示す装置を用いて次のようにして基板上にポリイミド膜を形成した。まず、コア室1に設けられた基板搬送用ロボットを用いて、L/UL室2からコア室1を経由して導電率が0.02Ωcmである6インチ径のシリコン基板17を真空蒸着室3へ搬送し、ここでポリイミド膜を蒸着重合した。ポリイミド膜を形成するための原料モノマーとして、4,4′−ジアミノジフェニルエーテル(ODA)とピロメリット酸二無水物(PMDA)とを用い、これらをそれぞれ気化器11a、11b内の容器14a、14bへ入れ、熱源(15a、15b)を用いて蒸発させた。ODAは158.0+0.1℃で、またPMDAは182+0.1℃の温度で蒸発させ、各モノマーの供給量を制御した。得られた各蒸気をそれぞれ導入管16a、16bを通し、気体流量コントローラー12a、12bで一定流量(例えば、100sccm)とし、モノマー混合槽19を経て蒸着重合室3に供給し、基板17上で蒸着重合せしめた。なお、モノマーの組成比は化学量論比で1:1となるように制御し、また導入管16a、16bを通過する間にモノマー温度が下がらないように導入管を所定の温度に保温した。この蒸着重合条件は、基板温度:25℃、圧力:1×10-3Pa、成膜速度(rate):100Å/secであった。
【0022】
蒸着重合室3で成膜後、得られた基板を基板搬送用ロボットを用いてコア室1を経由して加熱処理室4へ搬送し、熱処理を行った。この熱処理は、昇温速度5℃/minで350℃まで加熱し、30分間保持後10℃/minで400℃まで加熱することによって行った。この時点での膜厚は500nmであった。
【0023】
上記成膜・加熱処理過程を同じ装置中で10回行い、かくして得られた10種のポリイミド膜について、赤外吸収スペクトルを測定すると共に、耐熱性および電気特性を測定した。耐熱性は該膜の5%重量減少温度により評価し、また電気特性は比誘電率で評価した。この場合、比誘電率の値は、横河ヒューレットパッカード社製のマルチ・フリケンシLCRメータ(モデル4275A)を使用して静電容量Cを測定し、計算によって求めた。
【0024】
(比較例1)
実施例1で用いた装置において、蒸着重合の際に気体流量コントローラーを用いないで、すなわち各モノマーの供給量を蒸発温度のみで制御して、上記実施例1と同様の蒸着重合・加熱処理条件下で蒸着重合・加熱処理を行って、基板上にポリイミド膜を形成せしめた。得られた膜について、実施例1と同様の方法により、赤外吸収スペクトルを測定すると共に、耐熱性および比誘電率を測定した。
【0025】
上記実施例および比較例で得られたポリイミド膜は、実施例1の場合、10種ともほぼ同じ膜厚(バッチ間平均±2%のばらつき)、赤外吸収スペクトルも全く同じスペクトルであったが、比較例1の場合、膜厚は平均±8%とばらつきが高く、また操り返しとともに膜厚が減少する傾向が見られた。また、耐熱性は、実施例1の場合、523±20℃であり、そのばらつきは小さかったが、比較例1の場合、485±50℃と低く、そのばらつきは大きかった。比誘電率は、実施例1の場合、3.0±0.1と低く、そのばらつきも小さかったが、比較例1の場合、3.2±0.25とやや高く、そのばらつきも大きかった。
【0026】
【発明の効果】
本発明の半導体製造装置によれば、蒸着重合用原料モノマーの蒸発源を有する蒸着重合室と原料モノマー蒸発源との間に、蒸着重合室へ導入されるモノマーの導入量を制御するための気体流量コントローラーを設けることによって、簡易な工程で安定した物性を有する層間絶縁膜用の低比誘電率高分子複合膜を容易に形成することができるようになる。
【0027】
また、かかる半導体製造装置を用いて、基板上に原料モノマーを蒸着重合せしめてポリイミド膜を形成するに際し、気体流量コントローラーによって、原料モノマー蒸発源で気化された原料モノマーの供給量を制御して蒸着重合室へ導入し、該基板上に蒸着重合によりポリイミド膜を形成することができるので、簡易な工程で安定した物性(耐熱性、電気特性)を有する層間絶縁膜用の低比誘電率ポリイミド膜を得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体製造装置の一例の概略構成を示す模式的平面図。
【図2】本発明の半導体製造装置の一部を構成する蒸着重合室の一例の概略構成を示す模式的断面図。
【符号の説明】
1 コア室 2 L/UL室
3 蒸着重合室 4 加熱処理室
5 アルミスパッタ室 6 ゲートバルブ
11a、11b 気化器 12a、12b 気体流量コントローラー
13a、13b ハウジング 14a、14b モノマー容器
15a、15b 気化用熱源 16a、16b 導入管
17 基板支え部材 18 基板
19 モノマー混合槽 20a、20b バルブ
A、B モノマー H 熱源

Claims (2)

  1. ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室がポリイミド膜の蒸着重合用原料モノマーの蒸発源を有する蒸着重合室である枚葉式の半導体製造装置において、
    該蒸着重合室と該原料モノマー蒸発源との間に、上流側にバルブと、その下流側に該蒸発源から該蒸着重合室へ導入される該原料モノマーの供給量を制御するための気体流量コントローラーとが設けられ、前記蒸着重合室は、前記原料モノマーを基板上に均一に導入するためその側壁に沿って設けられた熱源により保温されたモノマー混合槽を有し、該モノマー混合槽は、基板側に向かって広がった断面台形状で、混合槽基板側の開口部が、基板よりも大きいことを特徴とする半導体製造装置。
  2. ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室が蒸着重合用原料モノマーの蒸発源を有する蒸着重合室である枚葉式の半導体製造装置を用いてポリイミド膜を形成する方法において、
    前記原料モノマーを基板上に均一に導入するため、基板側の開口部が基板よりも大きく、基板側に向かって広がった断面台形状で、その側壁に沿って熱源を設けられたモノマー混合槽を有する該蒸着重合室内で基板上に該原料モノマーを蒸着重合せしめてポリイミド膜を形成するに際し、該蒸着重合室と該原料モノマー蒸発源との間に設けられた上流側のバルブとその下流側の気体流量コントローラーとによって、該蒸発源で気化された該原料モノマーの供給量を制御して該蒸着重合室へ導入し、該ウエハー上に蒸着重合によりポリイミド膜を形成することを特徴とするポリイミド膜の形成方法。
JP19179898A 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法 Expired - Fee Related JP4283910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19179898A JP4283910B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19179898A JP4283910B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Publications (2)

Publication Number Publication Date
JP2000021866A JP2000021866A (ja) 2000-01-21
JP4283910B2 true JP4283910B2 (ja) 2009-06-24

Family

ID=16280722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19179898A Expired - Fee Related JP4283910B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Country Status (1)

Country Link
JP (1) JP4283910B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575039B2 (en) 2011-03-24 2013-11-05 Tokyo Electron Limited Surface treating method and film depositing method
KR20150026987A (ko) 2013-09-02 2015-03-11 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US9127358B2 (en) 2011-01-14 2015-09-08 Tokyo Electron Limited Film forming apparatus
US9163311B2 (en) 2010-12-22 2015-10-20 Tokyo Electron Limited Film forming apparatus
TWI550128B (zh) * 2011-03-24 2016-09-21 東京威力科創股份有限公司 膜沉積裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5246933B2 (ja) * 2008-09-04 2013-07-24 株式会社アルバック 成膜装置及び成膜方法
JP5246936B2 (ja) * 2008-10-16 2013-07-24 株式会社アルバック 成膜装置
JP5604289B2 (ja) * 2010-12-22 2014-10-08 東京エレクトロン株式会社 成膜装置
JP6020239B2 (ja) * 2012-04-27 2016-11-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5966618B2 (ja) * 2012-05-28 2016-08-10 東京エレクトロン株式会社 成膜方法
JP5862459B2 (ja) * 2012-05-28 2016-02-16 東京エレクトロン株式会社 成膜方法
JP5605464B2 (ja) * 2013-06-25 2014-10-15 東京エレクトロン株式会社 成膜装置及びそのクリーニング方法
JP2015099808A (ja) * 2013-11-18 2015-05-28 東京エレクトロン株式会社 ポリイミド膜形成装置の洗浄方法
JP7249801B2 (ja) * 2018-03-30 2023-03-31 株式会社カネカ ポリアミック酸製造システム及び製造方法、並びにポリイミド製造システム及び製造方法
WO2024055142A1 (en) * 2022-09-13 2024-03-21 Acm Research (Shanghai) , Inc. Gas supply apparatus and substrate processing apparatus including the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9163311B2 (en) 2010-12-22 2015-10-20 Tokyo Electron Limited Film forming apparatus
US9127358B2 (en) 2011-01-14 2015-09-08 Tokyo Electron Limited Film forming apparatus
US8575039B2 (en) 2011-03-24 2013-11-05 Tokyo Electron Limited Surface treating method and film depositing method
TWI550128B (zh) * 2011-03-24 2016-09-21 東京威力科創股份有限公司 膜沉積裝置
KR20150026987A (ko) 2013-09-02 2015-03-11 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US9786494B2 (en) 2013-09-02 2017-10-10 Tokyo Electron Limited Film formation method and film formation apparatus

Also Published As

Publication number Publication date
JP2000021866A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
JP4283910B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
JP4112702B2 (ja) 成膜装置
JP3726226B2 (ja) 絶縁膜及びその製造方法
CN101506960B (zh) 处理基板的方法
JP3696939B2 (ja) シリカ系被膜の形成方法
JP3190886B2 (ja) 高分子膜の成長方法
JP2001308082A (ja) 液体有機原料の気化方法及び絶縁膜の成長方法
JP2005517784A (ja) オルガノシロキサン
JP3153190B2 (ja) 高分子膜の製造装置とこの装置を用いた成膜方法
JPH11172418A (ja) 成膜装置
JP4283911B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
JPH10289902A (ja) 成膜装置
JP4076245B2 (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP2000021867A (ja) 半導体製造装置および該装置のクリーニング方法
JP3897908B2 (ja) 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置
EP1035569A1 (en) Method for forming plasma films
JP3494572B2 (ja) 低比誘電性高分子膜の形成方法
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
JP3675958B2 (ja) 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法
JPS60197730A (ja) ポリイミド膜の形成方法
JPH11289011A (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP3197007B2 (ja) 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
JPH11106506A (ja) 低比誘電性高分子膜及びその形成方法並びに層間絶縁膜
JPH09326388A (ja) 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置
JP3481395B2 (ja) 層間絶縁膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070309

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070518

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150327

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees