JP3494572B2 - 低比誘電性高分子膜の形成方法 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、例えば、半導体装
置の層間絶縁膜に用いられる低比誘電性高分子膜の形成
方法に関する。 【０００２】 【従来の技術】従来、半導体装置の層間絶縁膜として
は、回転塗布法によるＳＯＧ（Spin on Glass)膜やＣＶ
Ｄ法（化学蒸着法：Chemical Vapor Deposition）によ
るＳｉＯ₂膜が主に用いられている。これらの方法によ
って形成された層間絶縁膜の比誘電率は約４となるが、
最近はＬＳＩの高集積化の進展により層間絶縁膜の低比
誘電率化が大きな課題とされており、比誘電率が４以下
の層間絶縁膜が要求されるようになっている。 【０００３】このような要求に対しては、近年、プラズ
マＣＶＤ法によって形成されたＳｉＯ₂膜にフッ素を添
加したＳiＯＦ膜が提案されており、この膜によれば層
間絶縁膜の比誘電率を３.７〜３.２程度に抑えることが
できる。 【０００４】また、低比誘電性の層間絶縁膜として、ア
モルファスフッ素カーボン膜も提案されており、この膜
によれば層間絶縁膜の比誘電率を２.７〜２.３程度に抑
えることができる。 【０００５】 【発明が解決しようとする課題】しかしながら、かかる
従来技術においては、次のような問題があった。 すな
わち、プラズマＣＶＤ法によるＳｉＯＦ膜は、低比誘電
率化が達成できる反面、膜の形成方法や成膜条件によっ
て膜特性が大きく異なったり、膜中のフッ素の脱離や吸
湿性が大きいといった膜の不安定性により誘電率を悪化
させてしまう問題が指摘されており、将来の低比誘電率
材料としての応用は難しい状況にある。 【０００６】また、アモルファスフッ素カーボン膜にお
いても、膜の形成方法や成膜条件によって膜特性が大き
く異なり、低比誘電率化を達成するためには耐熱性を犠
牲にする必要がある。このため、層間絶縁膜作成以外の
プロセスにおいて約４００℃で加熱すると膜分解による
ガスが発生しやすく、層間絶縁膜の上に膜を形成した場
合にこれらの膜の間でガスが発生し素子を破壊する要因
になるという指摘がなされている。 【０００７】他方、耐熱性と低比誘電率を満足させる材
料として、フッ素化ポリイミドを用いることも提案され
ているが、フッ素化ポリイミドを用いた膜は比誘電率が
２．７程度にまでしか低減されないという問題がある。 【０００８】本発明は、このような従来の技術の課題を
解決するためになされたもので、簡易な工程で安定した
特性を有し、特に半導体装置の層間絶縁膜に適用しうる
低比誘電性ポリイミド膜の形成方法を提供することを目
的とする。 【０００９】 【課題を解決するための手段】本発明者等は、前記課題
を解決すべく鋭意研究を重ねた結果、蒸着重合によって
形成されるポリイミド膜中にフッ素を含有させてフッ素
の含有量を増加していくとポリイミド膜の比誘電率が低
下することを見い出し、本発明を完成するに至った。 【００１０】本発明によれば、蒸着重合によって形成さ
れるポリイミド膜中にフッ素を含有することによって高
分子膜の比誘電率が低下するが、その理由は、次のよう
に推測される。 【００１１】すなわち、フッ素（Ｆ）は元素の中で電気
陰性度が最大のもので、Ｃ−Ｆ結合では電子の偏りが小
さくなっている。その結果、フッ素を含有しない場合に
比べて周囲の原子（分子）との相互作用が小さくなるた
め、全体として膜中の電子の偏り（分極率）が小さくな
り、比誘電率が低下する。また、フッ素は水素（Ｈ）や
炭素（Ｃ）に比べて電子半径が大きく、フッ素が入り込
むことにより分子間の距離が拡がり、自由体積が大きく
なるため、比誘電率が低下する。特に、蒸着重合法は、
溶液法に比べて自由体積がより大きくなりやすいため、
溶液法に比べて比誘電率を小さくすることが可能にな
る。 【００１２】そして、例えば図１に示すように、ポリイ
ミド膜中におけるフッ素の含有量を増加させると、蒸着
重合が可能な範囲においてポリイミド膜の比誘電率が低
下する。したがって、ポリイミド膜中におけるフッ素の
含有量を調整することにより、ポリイミド膜の比誘電率
を所望の値に制御することが可能になる。 【００１３】本発明の場合、ポリイミド膜中のフッ素の
含有量は、２５重量％以上であることが好ましく、さら
に好ましくは５０重量％以上である。 【００１４】本発明によれば、ポリイミド膜中における
フッ素の含有量を２５重量％以上とした場合には比誘電
率を２．７以下にすることができ、さらに、ポリイミド
膜中におけるフッ素の含有量を５０重量％以上とした場
合には比誘電率を２．３以下にすることができる。 【００１５】なお、本発明におけるポリイミド膜中のフ
ッ素の含有量（比）は、蒸着重合されるポリイミドの分
子式から計算によって求めたものである。 【００１６】この場合、原料モノマーとしては、フッ素
を含む置換基を有しないモノマーが含まれていてもよ
い。ただし、フッ素を含む置換基を有するモノマーのみ
を用いれば、ポリイミド膜中のフッ素の含有量が大きく
なり、ポリイミド膜の比誘電率をより小さくすることが
できる。 【００１７】ポリイミドの原料モノマーとしては、種々
のものを用いることができるが、ジアミンモノマーとし
て、2,5-ジアミノトリデカンフルオロ-ｎ-ヘキシルベン
ゼン(１３ＦＰＤ)、5-(パーフルオロノネニルオキシ)-
1,3-ジアミノベンゼン(１７ＦＭＰＤ)等を用いることが
できる。 【００１８】 【化３】 【００１９】 【化４】 【００２０】これらのうちでも、ジアミンモノマーとし
ては、１７ＦＭＰＤが、モノマーの反応性が比較的高
く、欠陥のない膜が容易に作成できる点から好適に用い
ることができる。 【００２１】なお、本発明においては、圧力が１０^-3Ｐ
ａ程度の真空中で蒸着重合を行うことが好ましい。 【００２２】また、本発明においては、基体上に蒸着膜
を形成した後に、加熱処理を行うことが好ましい。すな
わち、加熱処理を行うことによって、重合反応が完了す
るため、その耐熱性が向上する。 【００２３】この場合、加熱処理の温度は４００℃程度
とし、その時間は６０分程度とすることが好ましい。処
理雰囲気は、大気、不活性ガス又は真空中のどちらでも
よいが、膜の表面を水や酸素と反応させないためには、
真空中が最も効果的である。 【００２４】なお、半導体装置を作成する際には、上記
加熱処理工程において、半導体装置の製造プロセスの最
高温度以上に加熱すれば、その後のプロセスにおける高
分子成分の分解を防ぐことができる。 【００２５】 【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面を参照して詳細に説明する。 図２は、本発明
を実施するための成膜装置の一例の概略構成を示すもの
である。図２に示すように、この成膜装置１は、マルチ
チャンバー方式の枚葉式の装置であり、図示しない搬送
ロボットが組み込まれているコア室２の周囲に、Ｓｉウ
ェハー等の基板８の出し入れを行うためのＬ／ＵＬ（ロ
ード／アンロード）室３と、蒸着重合を行うための第１
の処理室４と、加熱処理を行うための第２の処理室５
と、アルミニウム等のスパッタリングを行うための第３
の処理室６とが配置され、これらはすべて図示しないゲ
ートバルブを介して連結されている。 【００２６】また、これらコア室２、Ｌ／ＵＬ室３、第
１〜第３の処理室４〜６は、図示しない真空ポンプ等の
真空排気系に連結されている。さらに、基板８は、コア
室２内に配置されるロボットによってＬ／ＵＬ室３から
第１〜第３の処理室４〜６へと自由に搬送できるように
なっている。 【００２７】図３は、図２に示す成膜装置１の第１の処
理室４の概略構成を示すものである。図３に示すよう
に、第１の処理室４の上方には、２種類の原料モノマー
Ａ、Ｂの蒸発源４０Ａ、４０Ｂが導入管４１Ａ、４１Ｂ
を介して接続されている。各蒸発源４０Ａ、４０Ｂのハ
ウジング４２Ａ、４２Ｂには、それぞれ蒸発用容器４３
Ａ、４３Ｂが設けられる。そして、蒸発用容器４３Ａ、
４３Ｂの内部には、ポリイミド膜を形成するための原料
モノマーＡ、Ｂがそれぞれ注入されている。 【００２８】この場合、原料モノマーＡ、Ｂとしては、
例えば、ジアミンモノマーとして、2,5-ジアミノトリデ
カンフルオロ-ｎ-ヘキシルベンゼン(１３ＦＰＤ)や5-
(パーフルオロノネニルオキシ)-1,3-ジアミノベンゼン
(１７ＦＭＰＤ)等と、酸成分モノマーとして、2,2′-ビ
ス(3,4-ジカルボキシフェニル)ヘキサフルオロプロパン
二無水物(６ＦＤＡ）、1,4-ジフルオロ-2,3,5,6-ベンゼ
ンテトラカルボン酸二無水物(Ｐ２ＦＤＡ)等が用いられ
る。さらに、各蒸発用容器４３Ａ、４３Ｂの近傍には、
各原料モノマーＡ、Ｂを加熱するためのヒーター４４
Ａ、４４Ｂが設けられる。 【００２９】一方、各導入管４１Ａ、４１Ｂの周囲には
ヒーター４９が巻き付けられ、これによって原料モノマ
ーＡ、Ｂの温度を制御できるように構成されている。ま
た、各導入管４１Ａ、４１Ｂの途中には、各原料モノマ
ーＡ、Ｂの供給量を調整するためのバルブ４５Ａ、４５
Ｂが設けられ、これらを開閉することにより、蒸着重合
膜の形成時に膜厚を制御できるようになっている。 【００３０】図３に示すように、基板８は、第１の処理
室４内の下部の基板８を加熱するためのホットプレート
４６上に支持される。そして、第１の処理室４の上部に
は、下方に向って広がるように形成された混合槽４７が
設けられている。この混合槽４７の内壁には、原料モノ
マーＡ、Ｂの蒸気を加熱するためのヒーター４８が設け
られている。 【００３１】図４（ａ）は、図２の成膜装置１の第２の
処理室５の概略構成を示すものである。 図４（ａ）に
示すように、第２の処理室５内には、基板８を加熱する
ためのホットプレート５０が設けられている。このホッ
トプレート５０は、基板８の温度を半導体装置の製造時
の温度より広い範囲（２０〜５００℃）に制御可能で、
かつ、加熱の際の昇温速度を調整可能できるように構成
されている。 【００３２】図４（ｂ）は、図２の成膜装置１の第３の
処理室６の概略構成を示すものである。 図４（ｂ）に
示すように、第３の処理室６には、直流二極式のスパッ
タリング装置が設けられる。すなわち、第３の処理室６
の上部に、直流電源６０に接続された電極６１が配設さ
れ、この電極６１にスパッタリングターゲット６２とし
て例えばアルミニウムターゲットが保持されている。そ
して、処理すべき基板８は、第３の処理室６の下部にお
いてホットプレート６３によって支持されている。ま
た、この第３の処理室６内には、導入管６４を介して例
えばアルゴン（Ａｒ）ガス等の不活性ガスが導入される
ようになっている。 【００３３】本実施の形態において絶縁膜を形成するに
は、まず、上記成膜装置１において、基板８をＬ／ＵＬ
室３から第１の処理室４内に搬送し、各バルブ４５Ａ、
４５Ｂを開いて原料モノマーＡ、Ｂを第１の処理室４内
に導入し、蒸着重合によって基板８上にポリアミド酸膜
を形成する。 【００３４】この場合、まず、各バルブ４５Ａ、４５Ｂ
を閉じた状態で第１の処理室４内の圧力を３×１０^-3Ｐ
ａ程度の高真空に設定し、ヒーター４４Ａ、４４Ｂによ
って各原料モノマーＡ、Ｂを所定の温度に加熱する。 【００３５】そして、各原料モノマーＡ、Ｂが所定の温
度に達して所要の蒸発量が得られた後に、各バルブ４５
Ａ、４５Ｂを開き、所定の蒸発速度で各原料モノマー
Ａ、Ｂを上方から基板８上に蒸着、堆積させ、ポリアミ
ド酸膜を形成した後に各バルブ４５Ａ、４５Ｂを閉じ
る。この場合、原料モノマーＡ、Ｂの蒸発速度は、化学
量論比で１：１となるように制御する。また、ホットプ
レート４６によって基板８の温度を所定の温度に制御す
る。 【００３６】その後、第２の処理室５において、基板８
上のポリアミド酸膜に対し、ホットプレート５０を用い
て所定の加熱処理を行う。この場合、加熱条件は、昇温
速度５℃／ｍｉｎで４００℃程度まで加熱し、その状態
を６０分間程度保持するようにする。また、この加熱処
理は例えば真空中で行う。 【００３７】なお、必要に応じ、第３の処理室６に基板
８を搬送し、スパッタリングによって基板８上にアルミ
ニウム電極を形成することもできる。 【００３８】以上述べたように本実施の形態によれば、
安定した特性を有する低比誘電率のポリイミド膜を簡易
な工程で得ることができる。 【００３９】図５(ａ)〜(ｆ)は、本発明を用いて半導体
装置の層間絶縁膜を形成する工程の一例を示すものであ
る。まず、図５(ａ)に示すように、例えばシリコン(Ｓ
ｉ)からなる半導体基板２１と、この半導体基板２１の
表面に形成され所定の位置に窓開けがされたシリコン熱
酸化膜２２と、その上に成膜されパターニングが施され
た第１層目の配線（金属配線層）２３とを有する基板３
１を用意する。 【００４０】この基板３１を所定の温度に加熱しつつ、
上述した蒸着重合法により、基板３１の表面にポリアミ
ド酸膜２４ａを所望の厚みに全面成膜する(図５(ｂ))。 【００４１】さらに、上述の条件で加熱処理（イミド化
処理）を行い、耐熱性の高いポリイミドからなる層間絶
縁膜２４を形成する(図５(ｃ))。 【００４２】次いで、その層間絶縁膜２４の表面に対
し、レジストプロセスにより所定のパターニングが施さ
れたレジスト膜２５を形成し(図５(ｄ))、ドライエッチ
ングを行うことにより、レジスト膜２５の窓開け部分に
露出した層間絶縁膜２４を除去する(図５(ｅ))。そし
て、上述のレジスト膜２５を除去した後、配線薄膜を全
面成膜し、パターニングを施して第２層目の配線（金属
配線層）２６を形成する。 【００４３】これにより、層間絶縁膜２４が除去された
窓開け部分２７において第１層目の配線２３と第２層目
の配線２６とが電気的に接続され、その結果、多層配線
を有する半導体装置３５を得ることができる(図５
(ｆ))。 【００４４】本実施の形態によれば、低比誘電率化した
ポリイミド膜によって層間絶縁膜２４を構成しているの
で、第１層目の配線２３と第２層目の配線２６との間で
形成されるコンデンサーの容量が非常に小さくなり、半
導体装置３５の動作速度を大幅に向上させることができ
る。 【００４５】また、本実施の形態によれば、安定した特
性を有する半導体装置３５を真空中のプロセスのみによ
る簡易な工程で得ることができる。 【００４６】なお、本発明は上述の実施の形態に限られ
ることなく、種々の変更を行うことができる。 例え
ば、蒸着重合によって形成されたポリイミド膜に対して
紫外線を照射することもできる。これによりポリイミド
膜の耐熱性をさらに向上させることが可能になる。 【００４７】さらに、本発明は半導体装置の層間絶縁膜
のみならず、種々の絶縁膜に適用することができる。た
だし、本発明は半導体装置の層間絶縁膜に適用した場合
により効果的となるものである。 【００４８】 【実施例】以下、本発明の具体的な実施例を比較例とと
もに説明する。 〔実施例１〕 図２〜図４（ａ）（ｂ）に示す成膜装置１を用いて基板
８上に比誘電率測定用の素子を作成した。 【００４９】まず、６インチサイズで導電率が０．０２
(Ω・ｃｍ)のシリコン（Ｓｉ）からなる基板８を第１の
処理室４内に搬入してホットプレート４６上に載置し、
蒸着重合によって基板８上にポリアミド酸膜を形成す
る。 【００５０】ここで、原料モノマーＡ、Ｂとしては、１
７ＦＭＰＤと６ＦＤＡを用い、高真空中(３×１０^-3Ｐ
ａ）において１７ＦＭＰＤは６５．０＋０.１℃、６Ｆ
ＤＡについては１６５.０＋０.１℃の温度で同時に蒸発
させ、各原料モノマーＡ、Ｂの蒸発速度を制御した。こ
の場合、１７ＦＭＰＤと６ＦＤＡの組成比は、膜中での
化学量論比で１：１となるように制御した。 【００５１】このようにしてポリアミド酸膜を作成した
後、コア室２を介して基板８を第２の処理室５内に搬入
し、ポリアミド酸膜に対して所定の加熱処理(イミド化
処理)を行った。 【００５２】この場合、加熱処理の条件は、昇温速度５
℃／ｍｉｎで４００℃まで加熱し、温度４００℃で６０
分間保持した。この時点におけるポリイミド膜の厚みは
５００ｎｍであった。また、本実施例におけるポリイミ
ド膜中のフッ素の含有量は、４６重量％であった。 【００５３】このような加熱処理を行った後、コア室２
を介して基板８を第３の処理室６内に搬入し、アルミニ
ウムをスパッタリングして厚み２００ｎｍの電極を形成
し、比誘電率測定用の素子を作成した。この場合、基板
８の温度を３００℃に保ち、スパッタリング中の第３の
処理室６内の圧力は１×１０^-1Ｐａとした。 【００５４】この素子について周波数１ＭＨｚにおける
比誘電率を測定したところ、２.４９であった。この場
合、比誘電率の値は、横河ヒューレットパッカード社製
のマルチ・フリケンシＬＣＲメータ（モデル４２７５
Ａ）を使用して静電容量を測定し、計算によって求め
た。 【００５５】〔実施例２〕 ポリイミド膜を形成するための原料モノマーＡ、Ｂとし
て、１７ＦＭＰＤとＰ２ＦＤＡを用い、１７ＦＭＰＤは
６５．０＋０.１℃、Ｐ２ＦＤＡについては１２０.０＋
０.１℃の温度で同時に蒸発させてポリアミド酸膜を形
成し、その他は実施例１と同一の条件で比誘電率測定用
の素子を作成した。本実施例の場合、ポリイミド膜中の
フッ素の含有量は、４３重量％であった。この素子につ
いて実施例１と同様の方法により比誘電率を測定したと
ころ、２.３２であった。 【００５６】〔実施例３〕 ポリイミド膜を形成するための原料モノマーＡ、Ｂとし
て、ＴＦＤＢとピロメリト酸二無水物(ＰＭＤＡ)を用
い、ＴＦＤＢは１１１＋０.１℃、ＰＭＤＡについては
１２３.０＋０.１℃の温度で同時に蒸発させてポリアミ
ド酸膜を形成し、その他は実施例１と同一の条件で比誘
電率測定用の素子を作成した。本実施例の場合、ポリイ
ミド膜中のフッ素の含有量は、２３重量％であった。こ
の素子について実施例１と同様の方法により比誘電率を
測定したところ、２.９であった。 【００５７】〔比較例〕 上述した実施例と同様の方法によって下部電極を形成し
た後、原料モノマーＡ、Ｂとして、4,4′-ジアミノジフ
ェニルエーテル(ＯＤＡ）と、ピロメリト酸二無水物(Ｐ
ＭＤＡ)を用い、その他は実施例と同一の条件でフッ素
を含有しないポリイミド膜を形成し、更にこのポリイミ
ド膜上に電極を形成して比誘電率測定用の素子を作成し
た。この素子について実施例と同様の方法によりポリイ
ミド膜の比誘電率を測定したところ、３.２３であっ
た。 【００５８】図１に示す実施例１〜３及び比較例から明
らかなように、本発明によれば、蒸着重合によって形成
されるポリイミド膜中にフッ素を所定量含有させること
により、ポリイミド膜の比誘電率を所望の低い値にする
ことができた。 【００５９】 【発明の効果】以上述べたように本発明によれば、安定
した特性を有する所望の低比誘電率のポリイミド膜を簡
易な工程で得ることができる。そして、本発明によって
多層配線の半導体装置の層間絶縁膜を形成すれば、動作
速度が大きく、かつ、安定した特性を有する半導体装置
を得ることができる。

【図面の簡単な説明】 【図１】本発明における高分子膜中のフッ素の含有率と
高分子膜の比誘電率との関係を示すグラフ 【図２】本発明を実施するための成膜装置の一例の概略
構成図 【図３】図２の成膜装置における第１の処理室の概略構
成図 【図４】(ａ)：図２の成膜装置における第２の処理室の
概略構成図 (ｂ)：図２の成膜装置における第３の処理室の概略構成
図 【図５】(ａ)〜(ｆ)：本発明を用いて半導体装置の層間
絶縁膜を形成する工程の一例を示す工程図 【符号の説明】 １…成膜装置 ２…コア室 ３…Ｌ／ＵＬ室 ４…第１
の処理室 ５…第２の処理室 ６…第３の処理室 ８…
基板（基体） ２１…半導体基板 ２２…シリコン熱酸
化膜 ２３…第１層目の配線 ２４…層間絶縁膜 ２４
ａ…ポリアミド酸膜 ２５…レジスト膜 ２６…第２層
目の配線 ３１…基板 ３５…半導体装置Ａ、Ｂ…原料
モノマー ４０Ａ、４０Ｂ…蒸発源 ４１Ａ、４１Ｂ…
導入管 ４５Ａ、４５Ｂ…バルブ ４７…混合槽 ４
８、４９…ヒーター ５０…ホットプレート

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 昌敏 茨城県つくば市東光台５−９−７ 日本 真空技術株式会社 筑波超材料研究所内 (72)発明者 浮島 禎之 茨城県つくば市東光台５−９−７ 日本 真空技術株式会社 筑波超材料研究所内 (72)発明者 高橋 善和 茨城県つくば市東光台５−９−７ 日本 真空技術株式会社 筑波超材料研究所内 (72)発明者 佐々木 重邦 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 松浦 徹 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 山本 二三男 東京都武蔵野市御殿山一丁目１番３号 エヌ・ティ・ティ・アドバンステクノロ ジ株式会社内 (56)参考文献 特開 平５−164929（ＪＰ，Ａ) 特開 平４−328133（ＪＰ，Ａ) 特開 平３−6363（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) C08G 73/10 C08J 5/18 C23C 14/12 H01L 21/312 H01L 21/768

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】真空中で原料モノマーを蒸発させ、これら
   を基体上で蒸着重合させてポリイミド膜を形成する際
   に、上記原料モノマーとして、下記構造式 【化１】 【化２】 で表されるいずれかのジアミンモノマーを用いることを
   特徴とする低比誘電性高分子膜の形成方法。