JP3897908B2 - 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置 - Google Patents
低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置 Download PDFInfo
- Publication number
- JP3897908B2 JP3897908B2 JP16762898A JP16762898A JP3897908B2 JP 3897908 B2 JP3897908 B2 JP 3897908B2 JP 16762898 A JP16762898 A JP 16762898A JP 16762898 A JP16762898 A JP 16762898A JP 3897908 B2 JP3897908 B2 JP 3897908B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bis
- interlayer insulating
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、半導体装置の層間絶縁膜に用いられる低比誘電性絶縁膜の形成方法に関する。
【0002】
【従来の技術】
従来、半導体装置の層間絶縁膜としては、回転塗布法によるSOG(Spin on Glass)膜やCVD法(化学蒸着法:Chemical Vapor Deposition)によるSiO2膜が主に用いられている。これらの方法によって形成された層間絶縁膜の比誘電率は約4となるが、最近はLSIの高集積化の進展により層間絶縁膜の低比誘電率化が大きな課題とされており、比誘電率が4以下の層間絶縁膜が要求されるようになっている。
【0003】
このような要求に対しては、近年、プラズマCVD法によって形成されたSiO2膜にフッ素を添加したSiOF膜が提案されており、この膜によれば層間絶縁膜の比誘電率を3.7〜3.2程度に抑えることができる。
【0004】
【発明が解決しようとする課題】
ところで、近年、半導体装置の配線材料として、銅(Cu)が注目されているが、上述した従来の層間絶縁膜を銅配線に用いた場合には、次のような問題があった。
すなわち、上述した層間絶縁膜の材料は、いずれも酸素原子(O)を多く含むため、配線材料である銅原子と接触した場合に界面で酸化銅が形成されやすく、その結果、銅が膜中に拡散して最悪の場合には隣接する配線にまで達して配線間で導通が起こることが知られている。
【0005】
この問題を解決するため、従来、層間絶縁膜と銅配線との界面にいわゆる銅に対するバリア層を形成することが一般的に行われている。このようなバリア層としては、チタンナイトライド(TiN)やチタンナイトライドとチタン(Ti)の複合膜等が知られている。
【0006】
しかしながら、このチタンナイトライドは接触抵抗が大きく、しかも、パターンを形成した層間絶縁膜の側壁にも緻密な膜を形成する必要があるため技術的に困難な点が多いという問題があった。
【0007】
本発明は、このような従来の技術の課題を解決するためになされたもので、銅に対して拡散しにくい特性を有し、特に半導体装置の層間絶縁膜に好適な低比誘電性絶縁膜の形成方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく鋭意研究を重ねた結果、蒸着重合によって形成されるポリイミド膜の中でも、イミド環以外の分子中に酸素原子を含まないモノマーを用いて作成したポリイミド膜が銅の拡散が起こりにくい性質を有することを見い出し、本発明を完成するに至った。
【0009】
かかる知見に基づいてなされた請求項1記載の発明は、銅配線と接触する部位に絶縁膜としてポリイミド膜を形成する方法であって、真空中で原料モノマーとしてジアミンモノマーと酸成分モノマーを蒸発させ、これらを基体上で蒸着重合させてポリイミド膜を形成する際に、上記原料モノマーとして、イミド環以外に酸素原子を含まないモノマーを用いることを特徴とする低比誘電性絶縁膜の形成方法である。
【0010】
請求項1記載の発明の場合、原料モノマーとして、イミド環以外に酸素原子を含まないモノマーを用いて蒸着重合を行うことによって、イミド環以外の酸素と銅との反応がなく、拡散が起こりやすい酸化銅が形成されないため、ポリイミド膜中への銅の拡散が起こらなくなる。
【0011】
この場合、ジアミンモノマーとしては、請求項2記載の発明のように、4,4′-ジアミノジフェニルメタン(MDA)、4,4′-ビス(4-アミノフェノキシ)ビフェニル、1,4-ビス(4-アミノフェノキシ)ベンゼン、2,2-ビス[4-(4-アミノフェノキシ)フェニル]ヘキサフルオロプロパン、2,2-ビス[4-(4-アミノフェノキシ)フェニル]プロパン(BAPP)、3,3′-ジメチル-4,4′-ジアミノビフェニル(OTD)、3,3′-ビス(トリフルオロメチル)-4,4′-ジアミノビフェニル、3,3′-ジメトキシ-4,4′-ジアミノビフェニル、2,2′-ビス(トリフルオロメチル)-4,4′-ジアミノビフェニル(TFDB)のいずれかを用いることができる。
【0012】
一方、酸成分モノマーとしては、ピロメリト酸二無水物(PMDA)、2,2′-ビス(3,4-フェニルカルボキシル)-ヘキサフルオロプロパン二無水物(6FDA)、4,4′-ビフタル酸二無水物、ナフタレン-1,4,5,8-テトラカルボン酸二無水物のいずれかを用いることができる。
【0013】
これらのうちでも、ジアミンモノマーとしては、2,2′-ビス(トリフルオロメチル)-4,4′-ジアミノビフェニル(TFDB)が、また、酸成分モノマーとしては、ピロメリト酸二無水物(PMDA)が、ポリイミドにしたときの耐熱性の蒸気圧が近く、成膜しやすくて組成を合わせやすい点から好適に用いることができる。
【0014】
なお、本発明においては、圧力が3×10-3Pa程度の真空中で蒸着重合を行うことが好ましい。
【0015】
また、本発明においては、基体上に蒸着膜を形成した後に、加熱処理を行うことが好ましい。すなわち、加熱処理を行うことによって、重合反応が完了するため、その耐熱性が向上する。
【0016】
この場合、加熱処理の温度は400℃程度とし、その時間は30分程度とすることが好ましい。処理雰囲気は、大気、不活性ガス又は真空中のどちらでもよいが、膜の表面を水や酸素と反応させないためには、真空中が最も効果的である。
【0017】
なお、半導体装置を作成する際には、上記加熱処理工程において、半導体装置の製造プロセスの最高温度以上に加熱すれば、その後のプロセスにおける高分子成分の分解を防ぐことができる。
【0018】
一方、請求項3記載の発明は、半導体基体上に形成された金属配線層の間に請求項1又は2のいずれか1項記載の方法による低比誘電性絶縁膜が形成されていることを特徴とする層間絶縁膜である。
【0019】
また、請求項4記載の発明は、半導体基体上に形成された金属配線層の間に請求項3記載の層間絶縁膜が形成され、前記金属配線層と前記層間絶縁膜とが直接接触していることを特徴とする半導体装置である。
【0020】
請求項3記載の発明によれば、低比誘電率化した絶縁膜によって層間絶縁膜を構成しているので、金属配線層間で形成されるコンデンサーの容量が極めて小さくなることに加え、銅に対して拡散しにくい層間絶縁膜を得ることができる。
【0021】
その結果、請求項4記載の発明のように、例えば、銅からなる金属配線層と層間絶縁膜とが直接接触している場合であっても、層間絶縁膜中への銅の拡散が起こらないので、バリア層としてTiN膜やTiNとTiとの複合膜を形成する必要がなく、その結果、金属配線層間の接触抵抗を小さくすることができるとともに、半導体装置の製造プロセスの簡素化を図ることができる。
【0022】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。
図1は、本発明を実施するための成膜装置の一例の概略構成を示すものである。
図1に示すように、この成膜装置1は、マルチチャンバー方式の枚葉式の装置であり、図示しない搬送ロボットが組み込まれているコア室2の周囲に、Siウェハー等の基板(基体)8の出し入れを行うためのL/UL(ロード/アンロード)室3と、蒸着重合を行うための第1の処理室4と、加熱処理を行うための第2の処理室5と、銅等のスパッタリングを行うための第3の処理室6とが配設され、これらはすべて図示しないゲートバルブを介して連結されている。
【0023】
また、これらコア室2、L/UL室3、第1〜第3の処理室4〜6は、図示しない真空ポンプ等を有する真空排気系に連結されている。さらに、基板8は、コア室2内に配置されるロボットによってL/UL室3から第1〜第3の処理室4〜6へを自由に搬送できるようになっている。
【0024】
図2は、図1に示す成膜装置1の第1の処理室4の概略構成を示すものである。
図2に示すように、第1の処理室4の上方には、2種類の原料モノマーA、Bの蒸発源40A、40Bが導入管41A、41Bを介して接続されている。各蒸発源40A、40Bのハウジング42A、42Bには、それぞれ蒸発用容器43A、43Bが設けられる。そして、蒸発用容器43A、43Bの内部には、ポリイミド膜を形成するための原料モノマーA、Bとして、イミド環以外に酸素原子を含まないジアミンモノマーと酸成分モノマーとがそれぞれ注入されている。
【0025】
ここで、イミド環以外に酸素原子を含まないジアミンモノマーとしては、例えば、3,3′-ジメチル-4,4′-ジアミノビフェニル(OTD)、2,2′-ビス(トリフルオロメチル)-4,4′-ジアミノビフェニル(TFDB)等が用いられる。
【0026】
一方、イミド環以外に酸素原子を含まない酸成分モノマーとしては、例えば、ピロメリト酸二無水物(PMDA)、2,2′-ビス(3,4-ジカルボキシフェニル)ヘキサフルオロプロパン二無水物(6FDA)等が用いられる。
【0027】
さらに、各蒸発用容器43A、43Bの近傍には、各原料モノマーA、Bを加熱するためのヒーター44A、44Bが設けられる。
【0028】
一方、各導入管41A、41Bの周囲にはヒーター49が巻き付けられ、これによって原料モノマーA、Bの温度を制御できるように構成されている。また、各導入管41A、41Bの途中には、各原料モノマーA、Bの供給量を調整するためのバルブ45A、45Bが設けられ、これらを開閉することにより、蒸着重合膜の形成時に膜厚を制御できるようになっている。
【0029】
図2に示すように、基板8は、第1の処理室4内の下部の基板8を加熱又は冷却するための加熱冷却手段46の上に支持される。この加熱冷却手段46は、図示しない冷媒の循環によって20℃程度の温度に保持されるように構成されている。
【0030】
そして、第1の処理室4の上部には、下方に向って広がるように形成された混合槽47が設けられている。この混合槽47の内壁には、原料モノマーA、Bの蒸気を加熱するためのヒーター48が設けられている。
【0031】
図3(a)は、図1の成膜装置1の第2の処理室5の概略構成を示すものである。
図3(a)に示すように、第2の処理室5内には、基板8を加熱又は冷却するための加熱冷却手段50が設けられている。この加熱冷却手段50は、基板8の温度を半導体装置の製造時の温度より広い範囲(20〜500℃)に制御できるように構成されている。
【0032】
図3(b)は、図1の成膜装置1の第3の処理室6の概略構成を示すものである。
図3(b)に示すように、第3の処理室6には、直流二極方式のスパッタリング装置が設けられる。すなわち、第3の処理室6の上部に、直流電源60に接続された電極61が配設され、この電極61にスパッタリングターゲット62として例えば銅ターゲットが保持されている。そして、処理すべき基板8は、第3の処理室6の下部において加熱冷却手段63によって支持されている。
また、この第3の処理室6内には、導入管64を介して例えばアルゴンガス(Ar)等の不活性ガスが導入されるようになっている。
【0033】
このような構成を有する成膜装置1を用いて絶縁膜を形成するには、まず、基板8をL/UL室3から第1の処理室4内に搬送し、各バルブ45A、45Bを開いて原料モノマーA、Bを第1の処理室4内に導入し、蒸着重合によって基板8上にポリアミド酸膜を形成する。
【0034】
この場合、まず、各バルブ45A、45Bを閉じた状態で第1の処理室4内の圧力を3×10-3Pa程度の高真空に設定し、ヒーター44A、44Bによって各原料モノマーA、Bを所定の温度に加熱する。
【0035】
そして、各原料モノマーA、Bが所定の温度に達して所要の蒸発量が得られた後に、各バルブ45A、45Bを開き、所定の蒸発速度で各原料モノマーA、Bを上方から基板8上に蒸着、堆積させ、ポリアミド酸膜を形成した後に各バルブ45A、45Bを閉じる。この場合、原料モノマーA、Bの蒸発速度は、化学量論比で1:1となるように制御する。また、加熱冷却手段46によって基板8の温度を所定の温度(30℃程度)に制御する。
【0036】
その後、第2の処理室5において、基板8上のポリアミド酸膜に対し、加熱冷却手段50を用いて400℃程度まで加熱し、その状態を30分間程度保持するようにする。また、この加熱処理は例えば真空中で行う。
【0037】
なお、必要に応じ、第3の処理室6に基板8を搬送し、スパッタリングによって基板8上に銅電極を形成する。
【0038】
以上述べたように本実施の形態によれば、銅の拡散が起こらない安定した特性を有する低比誘電率のポリイミド膜を簡易な工程で得ることができる。
【0039】
図4(a)〜(f)は、本発明を用いて半導体装置を作成する工程の一例を示すものである。
まず、図4(a)に示すように、例えばシリコン(Si)からなる半導体基板21と、この半導体基板21の表面に形成され所定の位置に窓開けがされたシリコン熱酸化膜22と、その上に成膜されパターニングが施された第1層目の銅配線(金属配線層)23とを有する基板31を用意する。
【0040】
この基板31を所定の温度に加熱しつつ、上述した蒸着重合法により、基板31の表面にポリアミド酸膜24Aを所望の厚みに全面成膜する(図4(b))。
【0041】
さらに、上述の条件で加熱処理(イミド化処理)を行い、耐熱性の高いポリイミドからなる層間絶縁膜24を形成する(図4(c))。
【0042】
次いで、その層間絶縁膜24の表面に対し、レジストプロセスにより所定のパターニングが施されたレジスト膜25を形成し(図4(d))、ドライエッチングを行うことにより、レジスト膜25の窓開け部分25aに露出した層間絶縁膜24aを除去する(図4(d)(e))。そして、上述のレジスト膜25を除去した後、配線薄膜を全面成膜し、パターニングを施して第2層目の銅配線(金属配線層)26を形成する。
【0043】
これにより、層間絶縁膜24が除去された窓開け部分27において第1層目の銅配線23と第2層目の銅配線26とが電気的に接続され、多層配線を有する半導体装置35を得ることができる(図4(f))。
【0044】
本実施の形態によれば、低比誘電率化したポリイミド膜によって層間絶縁膜24を構成しているので、第1層目の銅配線23と第2層目の銅配線26との間で形成されるコンデンサーの容量が非常に小さくなり、半導体装置35の動作速度を大幅に向上させることができる。
【0045】
また、本実施の形態によれば、銅の拡散が起こらない安定した層間絶縁膜24を有する半導体装置35を真空中のプロセスのみによる簡易な工程で得ることができる。
【0046】
特に本実施の形態によれば、第1及び第2の銅配線23、26と層間絶縁膜24とが直接接触している場合であっても、層間絶縁膜24中への銅の拡散が起こらないので、バリア層としてTiN膜やTiNとTiとの複合膜を形成する必要がなく、その結果、第1及び第2の銅配線23、26間の接触抵抗を小さくすることができるとともに、半導体装置35の製造プロセスの簡素化を図ることができる。
【0047】
なお、本発明は半導体装置の層間絶縁膜のみならず、種々の絶縁膜に適用することができる。ただし、本発明は半導体装置の層間絶縁膜に適用した場合により効果的となるものである。
【0048】
【実施例】
以下、本発明の具体的な実施例を比較例とともに詳細に説明する。
<実施例1>
図1〜図3(a)(b)に示す成膜装置1を用いて基板8上に比誘電率測定用の素子を作成した。
【0049】
まず、6インチサイズで導電率が1(Ω・cm)のシリコン(Si)からなる基板8を第1の処理室4内に搬入し、蒸着重合によって上記基板8上にポリアミド酸膜を形成する。
【0050】
ここで、原料モノマーA、Bとしては、OTDとPMDAを用い、高真空中(3×10-3Pa)においてOTDは122.0+0.1℃、PMDAについては123.0+0.1℃の温度で同時に蒸発させ、各原料モノマーA、Bの蒸発速度を制御した。
【0051】
この場合、OTDとPMDAの組成比は、膜中での化学量論比で1:1となるように制御した。また、基板8の温度は30℃に保持した。
【0052】
このようにしてポリアミド酸膜を作成した後、基板8を第2の処理室5内に搬入し、ポリアミド酸膜に対して400℃、30分の加熱処理(イミド化処理)を行った。この時点におけるポリイミド膜の厚みは200nmであった。
【0053】
このような加熱処理を行った後、基板8を第3の処理室6内に搬入し、ゲートバルブを閉じておき、基板8の温度を20℃に保ち、スパッタリング中の第3の処理室6内の圧力はアルゴンガス(Ar)を導入して3×10-3Paとし、スパッタリングによって上記ポリイミド膜上に厚さ10nmの銅電極を形成し、比誘電率測定用の素子を作成した。
【0054】
この素子について温度450℃、60分の条件でアニール処理を行った後、目視で観察したところ、外見上の変化は認められなかった。
また、この素子について二次イオン質量分析計による深さ分析を行ったところ、ポリイミド膜中に銅は検出されなかった。
【0055】
一方、アニール処理後の素子は絶縁破壊も認められず、この素子についてアニール処理の前後において比誘電率を測定したところ、ともに3.1であった。
この場合、比誘電率の値は、横河ヒューレットパッカード社製のマルチ・フリケンシLCRメータ(モデル4275A)を使用して静電容量を測定し、計算によって求めた。
【0056】
<比較例>
ポリイミド膜の原料モノマー(ジアミンモノマー)Aとして、4,4′-ジアミノジフェニルエーテル(ODA)を用い、このODAを122.0℃の温度で蒸発させた他は、実施例1と同様の条件で比誘電率測定用の素子を作成した。
【0057】
この素子について実施例1と同様の条件でアニール処理を行ったところ、ポリイミド膜の上下の電極間で導通が発生し、ポリイミド膜中に銅が拡散していることが認められた。
【0058】
<実施例2>
ポリイミド膜の原料モノマーA、Bとして、6FDAとTFDBを用い、6FDAは167.0+0.1℃、TFDBについては163.0+0.1℃の温度で蒸発させた他は、実施例1と同様の条件で比誘電率測定用の素子を作成した。
【0059】
この素子について実施例1と同様の条件でアニール処理を行った後に目視で観察したところ、外見上の変化は認められず、また、この素子について二次イオン質量分析計による深さ分析を行ったところ、ポリイミド膜中に銅は検出されなかった。
【0060】
実施例2の素子についても、アニール処理後の絶縁破壊は認められなかった。また、実施例1と同様の条件でアニール処理の前後における比誘電率を測定したところ、ともに2.8であった。
【0061】
【発明の効果】
以上述べたように本発明によれば、銅配線と層間絶縁膜とが直接接触している場合であっても、層間絶縁膜中への銅の拡散が起こらないので、バリア層としてTiN膜やTiNとTiとの複合膜を形成する必要がなく、その結果、金属配線層間の接触抵抗を小さくすることができるとともに、半導体装置の製造プロセスの簡素化を図ることができる。
【図面の簡単な説明】
【図1】本発明を実施するための成膜装置の一例の概略構成図
【図2】図1の成膜装置における第1の処理室の概略構成図
【図3】(a):図1の成膜装置における第2の処理室の概略構成図
(b):図1の成膜装置における第3の処理室の概略構成図
【図4】(a)〜(f):本発明を用いて半導体装置を作成する工程の一例を示す工程図
【符号の説明】
1…成膜装置 2…コア室 3…L/UL室 4…第1の処理室 5…第2の処理室 6…第3の処理室 8…基板(基体) 21…半導体基板 22…シリコン熱酸化膜 23…第1層目の銅配線 24A…ポリアミド酸膜 24…層間絶縁膜 25…レジスト膜 26…第2層目の配線 28…第2層目の配線 31…基板 35…半導体装置 A、B…原料モノマー
Claims (4)
- 銅配線と接触する部位に絶縁膜としてポリイミド膜を形成する方法であって、
真空中で原料モノマーとしてジアミンモノマーと酸成分モノマーを蒸発させ、これらを基体上で蒸着重合させて上記ポリイミド膜を形成する際に、上記原料モノマーとして、イミド環以外に酸素原子を含まないモノマーを用いることを特徴とする低比誘電性絶縁膜の形成方法。 - ジアミンモノマーとして、4,4′-ジアミノジフェニルメタン、4,4′-ビス(4-アミノフェノキシ)ビフェニル、1,4-ビス(4-アミノフェノキシ)ベンゼン、2,2-ビス[4-(4-アミノフェノキシ)フェニル]ヘキサフルオロプロパン、2,2-ビス[4-(4-アミノフェノキシ)フェニル]プロパン、3,3′-ジメチル-4,4′-ジアミノビフェニル、3,3′-ビス(トリフルオロメチル)-4,4′-ジアミノビフェニル、3,3′-ジメトキシ-4,4′-ジアミノビフェニル、3,3′-ビス(トリフルオロメチル)-4,4′-ジアミノビフェニルのいずれかと、
酸成分モノマーとして、ピロメリト酸二無水物、2,2′-ビス(3,4-フェニルカルボキシル)-ヘキサフルオロプロパン二無水物、4,4′-ビフタル酸二無水物、ナフタレン-1,4,5,8-テトラカルボン酸二無水物のいずれかを用いることを特徴とする請求項1記載の低比誘電性絶縁膜の形成方法。 - 半導体基体上に形成された金属配線層の間に請求項1又は2のいずれか1項記載の方法による低比誘電性絶縁膜が形成されていることを特徴とする層間絶縁膜。
- 半導体基体上に形成された金属配線層の間に請求項3記載の層間絶縁膜が形成され、
前記金属配線層と前記層間絶縁膜とが直接接触していることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16762898A JP3897908B2 (ja) | 1998-06-16 | 1998-06-16 | 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16762898A JP3897908B2 (ja) | 1998-06-16 | 1998-06-16 | 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000003910A JP2000003910A (ja) | 2000-01-07 |
JP3897908B2 true JP3897908B2 (ja) | 2007-03-28 |
Family
ID=15853320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16762898A Expired - Fee Related JP3897908B2 (ja) | 1998-06-16 | 1998-06-16 | 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3897908B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4827347B2 (ja) * | 2001-09-19 | 2011-11-30 | 株式会社アルバック | 有機el素子の製造方法 |
JP2012195383A (ja) * | 2011-03-15 | 2012-10-11 | Ulvac Japan Ltd | バリヤー膜の形成方法及びicチップパッケージ |
JP5296132B2 (ja) * | 2011-03-24 | 2013-09-25 | 東京エレクトロン株式会社 | 成膜装置 |
JP2014033056A (ja) | 2012-08-02 | 2014-02-20 | Hiroshima Univ | ポリイミド膜の成膜方法、半導体装置の製造方法及び成膜装置 |
CN112799281A (zh) | 2015-08-21 | 2021-05-14 | 旭化成株式会社 | 感光性树脂组合物、聚酰亚胺的制造方法及半导体装置 |
-
1998
- 1998-06-16 JP JP16762898A patent/JP3897908B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000003910A (ja) | 2000-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4112702B2 (ja) | 成膜装置 | |
US6204201B1 (en) | Method of processing films prior to chemical vapor deposition using electron beam processing | |
JP4283910B2 (ja) | 半導体製造装置およびポリイミド膜の形成方法 | |
JP3897908B2 (ja) | 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置 | |
JPH11172418A (ja) | 成膜装置 | |
JP3153190B2 (ja) | 高分子膜の製造装置とこの装置を用いた成膜方法 | |
JPH10289902A (ja) | 成膜装置 | |
KR100455886B1 (ko) | 반도체 소자 제조 방법 | |
JP4076245B2 (ja) | 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 | |
JP4283911B2 (ja) | 半導体製造装置およびポリイミド膜の形成方法 | |
JP3494572B2 (ja) | 低比誘電性高分子膜の形成方法 | |
JP3384487B2 (ja) | 絶縁膜の形成方法および多層配線 | |
JPH11106506A (ja) | 低比誘電性高分子膜及びその形成方法並びに層間絶縁膜 | |
JPH11289011A (ja) | 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 | |
JPH10150036A (ja) | 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置 | |
JP2000021867A (ja) | 半導体製造装置および該装置のクリーニング方法 | |
JPH11191555A (ja) | プラズマcvd装置 | |
JP3675958B2 (ja) | 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法 | |
JPH09326388A (ja) | 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置 | |
JPS62262422A (ja) | TiSi2膜の形成方法 | |
US6197706B1 (en) | Low temperature method to form low k dielectric | |
JP4827347B2 (ja) | 有機el素子の製造方法 | |
JP3957811B2 (ja) | 低比誘電性高分子膜の形成方法 | |
JPH11111712A (ja) | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 | |
TWI744727B (zh) | 1-甲基-1-異丙氧基-矽環烷及使用其製造的緻密有機二氧化矽膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150105 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |