JP4076245B2 - 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 - Google Patents
低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 Download PDFInfo
- Publication number
- JP4076245B2 JP4076245B2 JP11022997A JP11022997A JP4076245B2 JP 4076245 B2 JP4076245 B2 JP 4076245B2 JP 11022997 A JP11022997 A JP 11022997A JP 11022997 A JP11022997 A JP 11022997A JP 4076245 B2 JP4076245 B2 JP 4076245B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sio
- bis
- diisocyanate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Polyurethanes Or Polyureas (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、半導体装置の層間絶縁膜に用いられる低比誘電性絶縁膜及びその形成方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の層間絶縁膜としては、回転塗布法によるＳＯＧ（Spin on Glass)膜やＣＶＤ法（化学蒸着法：Chemical Vapor Deposition）によるＳｉＯ2膜が主に用いられている。これらの方法によって形成された層間絶縁膜の比誘電率は約４となるが、最近はＬＳＩの高集積化の進展により層間絶縁膜の低比誘電率化が大きな課題とされており、比誘電率が４以下の層間絶縁膜が要求されるようになっている。
【０００３】
このような要求に対しては、近年、プラズマＣＶＤ法によって形成されたＳｉＯ2膜にフッ素を添加したＳiＯＦ膜やＣ4Ｆ8などのガスを原料にしたフッ素アモルファスカーボン膜（プラズマ重合膜）等が提案されており、これらの膜によれば層間絶縁膜の比誘電率を前者で３.７〜３.２程度、後者で２．８〜２．２程度に抑えることができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、かかる従来技術においては、次のような問題があった。
すなわち、上述のプラズマＣＶＤ法によるＳｉＯＦ膜は低比誘電率化が達成できる反面、膜の形成方法や成膜条件によって膜特性が大きく異なったり、膜中のフッ素の脱離や吸湿性が大きいといった膜の不安定性により誘電率を悪化させてしまう問題が指摘されており、将来の低比誘電率材料としての応用は難しい状況にある。
【０００５】
また、フッ素アモルファスカーボン膜（プラズマ重合膜）は、２００℃以上の温度で膜中から低分子のＣnＦmなどが放出されるとともに膜の耐熱性が低く、しかも周囲の材料（アルミニウム、ＳiＯ2）などとの密着性が低いなどの欠点がある。
【０００６】
その一方、近年、層間絶縁膜用の低比誘電性材料として、例えばポリイミド、ポリ尿素等の高分子材料が注目されており、そのような高分子材料の一つとして、比誘電率のきわめて小さなポリカルボジイミドがある。
【０００７】
これらの高分子材料のうち、ポリカルボジイミドは比誘電率が２以下となるため特に有望なものであるが、ポリカルボジイミドは成膜後の後プロセスにおいて使用されるプラズマに対する耐性があまり高くなく、また、近年注目を集めているＣＭＰ(Chemical and Mechanical Polishing：機械的化学研磨）技術に対する密着性も十分でないという課題がある。
【０００８】
本発明は、このような従来の技術の課題を解決するためになされたもので、安定した特性を有し、半導体装置の製造プロセスに適合しうる層間絶縁膜用の低比誘電性絶縁膜及びその形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく鋭意研究を重ねた結果、膜中のジイソシアナート末端基同士を反応させることによって形成したポリカルボジイミド膜の界面にＳiＯ2膜を形成することで、低比誘電率で安定した特性を有し、半導体装置の製造プロセスに適合した絶縁膜が得られることを見い出し、本発明を完成するに至った。
【００１０】
本発明はかかる知見に基づいてなされたもので、請求項１記載の発明は、基体上に形成された第一Ｓ i Ｏ 2 膜と、前記第一Ｓ i Ｏ 2 膜上に形成され、膜中のジイソシアナートを反応させることにより生成されるポリカルボジイミドを含有する高分子膜と、前記高分子膜上に形成された第二ＳiＯ2膜とを有することを特徴とする低比誘電性絶縁膜である。
【００１１】
請求項１記載の発明の場合、高分子膜中のポリカルボジイミドが電子分極の要因となる極性基を含まない対称な分子構造となっているため、膜の比誘電率を低下くすることができ、しかも、高分子膜の界面にそれぞれ第一若しくは第二ＳiＯ2膜が形成されていることから、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、その後のプロセスによって形成される金属配線やバリヤ層との密着性が保たれ、さらにＣＭＰ技術に対しても密着性が良いものである。
【００１２】
この場合、請求項２記載の発明のように、高分子膜が、蒸着重合によって形成されたポリ尿素膜のジアミン成分の解離の際に生ずるジイソシアナート末端基同士を反応させることにより生成されるポリカルボジイミドを含有することも効果的である。
【００１３】
請求項２記載の発明によれば、蒸着重合によって形成されたポリ尿素膜を用いていることから、安定した特性を有する平坦な高分子膜を得ることができる。
本発明の場合、高分子膜の厚みは５００〜１０００ｎｍとすることが好ましい。
【００１４】
また、第二ＳiＯ2膜の厚みは、請求項３記載の発明のように、１０ｎｍ以上とすることが効果的である。
すなわち、第二ＳiＯ2膜の厚みを１０ｎｍ以上とすることにより、プラズマに対して十分な耐性を確保することができる。
【００１５】
一方、第二ＳiＯ2膜の厚みが１０ｎｍより小さいと、プラズマに対し十分な耐性を確保することができず、また、第二ＳiＯ2膜の厚みが５００ｎｍより大きいと、比誘電率を十分に下げることができないという不都合がある。
【００１６】
さらに、ＣＭＰ技術を用いて平坦化を行うためには、第二ＳiＯ2膜の厚みを５００ｎｍ以上とすることが好ましい。
【００１７】
また、請求項４記載の発明のように、高分子であるポリカルボジイミド膜と第一若しくは第二ＳiＯ2膜との間にアモルファスＣ：Ｈ膜が形成されていることも効果的である。
【００１８】
請求項４記載の発明によれば、アモルファスＣ：Ｈが両者の膜の中間層となり、高分子膜とＳiＯ2膜との密着性を高めることができる。
【００１９】
アモルファスＣ：Ｈ膜は、例えばプラズマＣＶＤによって形成することができるが、その厚みは、１０ｎｍ程度とすることが好ましい。
【００２０】
本発明に係る低比誘電性高分子膜は、請求項５記載の発明のように、プラズマＣＶＤ法によって基体上にＳiＯ2膜を形成する第一Ｓ i Ｏ 2 膜形成工程と、前記第一Ｓ i Ｏ 2 膜形成工程の後に、真空中で原料モノマーとしてジアミンモノマーとジイソシアナートモノマーを蒸発させ、これらを上記基体上で蒸着重合させてポリ尿素膜を形成した後、該ポリ尿素膜をその解離温度以上の温度で加熱してジアミン成分のみを蒸発させ、該ジアミン成分の解離によって生じたジイソシアナート末端基同士を反応させてポリカルボジイミドを生成させて高分子膜を形成する高分子膜形成工程と、前記高分子膜形成工程の後に、プラズマＣＶＤ法によって前記高分子膜上にＳiＯ2膜を形成する第二Ｓ i Ｏ 2 膜形成工程とを有する方法によって形成することができる。
【００２１】
請求項５記載の発明の場合、第一ＳiＯ2膜上に形成されたポリ尿素膜をその解離温度以上の温度で加熱することによって、ポリ尿素中のジアミン成分が解離（解重合）して蒸発し、これによりポリ尿素中のジイソシアナート末端基同士が反応してポリカルボジイミドが生成され、第一ＳiＯ2膜上に平坦な低比誘電性の高分子膜（ポリカルボジイミド膜）が形成される。そして、この高分子膜上にプラズマＣＶＤ法によって第二ＳiＯ2膜を形成することにより、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、その後のプロセスによって形成される金属配線やバリヤ層との密着性が保たれ、しかもＣＭＰ技術に対しても密着性の良い絶縁膜が得られる。
【００２２】
この場合、第一及び第二ＳiＯ2膜の原料ガスとしては、例えば、ＳiＨ4、Ｓi2Ｈ6とＯ2の組合せなど種々のものを用いることができる。
【００２３】
蒸着重合の原料モノマーとしては、種々のものを用いることができるが、請求項６記載の発明のように、ジアミンモノマーとして、4,4′-ジアミノジフェニルメタン(ＭＤＡ）、4,4′-ジアミノジフェニルエーテル(ＯＤＡ)、4,4′-ビス(4-アミノフェノキシ)ビフェニル、1,4-ビス(4-アミノフェノキシ)ベンゼン、2,2′-ビス［4-(4-アミノフェノキシ)フェニル]ヘキサフロロプロパン、2,2′-ビス[4-(4-アミノフェノキシ）フェニル]プロパン、3,3′-ジメチル-4,4′-ジアミノビフェニル(ＯＴＤ）又は3,3′-ジメトキシ-4,4′-ジアミノビフェニルのいずれかの芳香族モノマーを用いることができる。
【００２４】
また、ジイソシアナートモノマーとしては、4,4′-ジフェニルメタンジイソシアナート(ＭＤＩ)、4,4′-ビス(4-イソシアナートフェノキシ)ビフェニル、1,4-ビス(4-イソシアナートフェノキシ)ベンゼン、2,2-ビス[4-(4-イソシアナートフェノキシ)フェニル]ヘキサフロロプロパン、2,2-ビス[4-(4-イソシアナートフェノキシ)フェニル]プロパン、3,3′-ジメトキシ-4,4′-ジイソシアナートビフェニル、3,3′-ジメチル-4,4′-ジイソシアナートビフェニル(ＴＯＤＩ)、パラフェニレンジイソシアナートのいずれかの芳香族モノマーを用いることができる。
【００２５】
また、高分子膜を形成する際の加熱処理工程としては、ポリ尿素が解離しない上限の温度以下の温度で前段の熱処理を行い、その後、２℃／ｍｉｎ以下の昇温速度でポリカルボジイミドが生成される温度まで温度を上昇させて後段の加熱を行うことが好ましい。
【００２６】
すなわち、ポリ尿素が解離しない上限の温度以下の温度で熱処理を行うことによって、架橋構造をとるようになるため、高分子膜の耐熱性が向上する。
【００２７】
この場合、前段の熱処理の温度は２５０〜３５０℃程度とし、その時間は３０〜６０分程度とすることが好ましい。
【００２８】
その後、温度を上昇させて後段の加熱を行うことにより、３００〜３５０℃の温度でポリ尿素が解重合してジアミン成分が解離し、ジイソシアナート末端基同士が反応してポリカルボジイミドが生成されるが、２℃／ｍｉｎ以下の昇温速度で加熱温度を上昇させることにより、ポリ尿素の解重合が徐々に進行し、ジイソシアナート末端基同士を確実に反応させることができる。
【００２９】
この場合、昇温速度が０．１℃／ｍｉｎより小さいと、ポリカルボジイミドの生成に時間がかかりすぎ、他方、昇温速度が２℃／ｍｉｎより大きいと、ポリ尿素の解重合が一気に進行するため、解離したモノマー成分がポリカルボジイミドが生成される前に蒸発してしまうという不都合がある。
【００３０】
そして、ジイソシアナート末端基同士をより確実に反応させるためには、後段の加熱の昇温速度を０．５〜１℃／ｍｉｎの範囲とすることが好ましい。
さらに、後段の加熱温度は、３３０〜４００℃とすることが好ましい。
【００３１】
一方、本発明の場合、処理雰囲気は、大気、不活性ガス又は真空中のどちらでもよいが、加熱処理工程においてモノマーの蒸発を抑えるためには、不活性ガス中が最も効果的であり、また、１〜２気圧程度に加圧することが好ましい。
【００３２】
なお、半導体装置を作成する際には、上記加熱処理工程において、半導体装置の製造プロセスの最高温度以上に加熱すれば、その後のプロセスにおける高分子成分の分解を防ぐことができる。
【００３３】
さらに、加熱処理工程前のポリ尿素膜に対し、３５０ｎｍ以下の波長の紫外線を１０ｍＷ／ｃｍ2以上照射すること、また、ポリカルボジイミドが生成された膜に対し、３５０ｎｍ以下の波長の紫外線を１０ｍＷ／ｃｍ2以上照射することもできる。
【００３４】
すなわち、特定の波長の紫外線を一定量以上照射することによって、架橋構造をとるようになるため、高分子膜の耐熱性が向上する。
【００３５】
この場合、耐熱性を向上させるためのより好ましい紫外線の波長の範囲は、３５０〜１９０ｎｍである。
【００３６】
一方、請求項７記載の発明は、半導体基体上に形成された金属配線層の間に請求項１乃至５のいずれか１項記載の低比誘電性絶縁膜が形成されていることを特徴とする層間絶縁膜である。
【００３７】
請求項７記載の発明によれば、低比誘電率化した高分子膜によって層間絶縁膜を構成しているので、金属配線層間で形成されるコンデンサーの容量が小さくなり、半導体装置の動作速度を向上させることが可能になる。
【００３８】
また、本発明の場合は、高分子膜の界面にＳiＯ2膜が形成されていることから、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、その後のプロセスによって形成される金属配線等との密着性が保たれるため安定した性能と高い信頼性を有する半導体装置が得られ、しかも、ＣＭＰ技術に対し密着性が良いため、グローバルな平坦化が容易に可能になるものである。
【００３９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。
図１（ａ）は、本発明を実施するための成膜装置の一例の概略構成を示すものである。
図１（ａ）に示すように、この成膜装置１は、マルチチャンバー方式の枚葉式の装置であり、図示しない搬送ロボットが組み込まれているコア室２の周囲に、Ｓｉウェハー等の出し入れを行うためのＬ／ＵＬ室３と、蒸着重合を行うための第１の処理室４と、加熱処理及び紫外線の照射を行うための第２の処理室５と、アルミニウム等のスパッタリングを行うための第３の処理室６と、プラズマＣＶＤを行うための第４の処理室７とが配置され、これらはすべて図示しないゲートバルブを介して連結されている。また、これらコア室２、Ｌ／ＵＬ室３、第１〜第４の処理室４〜７は、図示しない真空ポンプ等の真空排気系に連結されている。
ここで、コア室２内に配置されるロボットによって、Ｌ／ＵＬ室３から第１〜第４の処理室４〜７へ基板８を自由に搬送できるようになっている。
【００４０】
図１（ｂ）は、第１の処理室４の概略構成を示すものである。
図１（ｂ）に示すように、第１の処理室４の上方には、２種類の原料モノマーＡ、Ｂの蒸発源４０Ａ、４０Ｂが導入管４１Ａ、４１Ｂを介して接続されている。各蒸発源４０Ａ、４０Ｂのハウジング４２Ａ、４２Ｂには、それぞれ蒸発用容器４３Ａ、４３Ｂが設けられる。そして、蒸発用容器４３Ａ、４３Ｂの内部には、ポリ尿素を形成するための原料モノマーＡ、Ｂがそれぞれ注入されている。
【００４１】
この場合、原料モノマーＡ、Ｂとしては、例えば、3,3′-ジメチル-4,4′-ジアミノビフェニル（ＯＴＤ）と、3,3′-ジメチル-4,4′-ジイソシアナートビフェニル（ＴＯＤＩ）が用いられる。
【００４２】
さらに、各蒸発用容器４３Ａ、４３Ｂの近傍には、各原料モノマーＡ、Ｂを加熱するためのヒーター４４Ａ、４４Ｂが設けられる。
【００４３】
一方、各導入管４１Ａ、４１Ｂの周囲にはヒーターＨが巻き付けられ、これによって原料モノマーＡ、Ｂの温度を制御できるように構成されている。また、各導入管４１Ａ、４１Ｂの途中には、各原料モノマーＡ、Ｂの供給量を調整するためのバルブ４５Ａ、４５Ｂが設けられ、これらを開閉することにより、蒸着重合膜の形成時に膜厚を制御できるようになっている。
【００４４】
図１（ｂ）に示すように、基板８は、第１の処理室４内の下部のサセプタ４６上に支持される。そして、第１の処理室４の上部には、下方に向って広がるように形成された混合槽４７が設けられている。この混合槽４７の内壁には、原料モノマーＡ、Ｂの蒸気を加熱するためのヒーター４８が設けられている。
【００４５】
図２（ａ）は、第２の処理室５の概略構成を示すものである。
図２（ａ）に示すように、第２の処理室５内には、基板８を加熱するためのホットプレート５０を有するサセプタ５１が設けられている。このホットプレート５０は、基板８の温度を半導体装置の製造時の温度より広い範囲（２０〜５００℃）に制御可能で、かつ、加熱の際の昇温速度を調整可能できるように構成されている。また、第２の処理室５の上部には、例えば石英等の透明な材料からなる窓部材５２が気密的に設けられている。さらに、窓部材５２の上方には、この窓部材５２を介して基板８に紫外線を照射するための高圧水銀ランプ５３が配設されている。
【００４６】
図２（ｂ）は、第３の処理室６の概略構成を示すものである。
図２（ｂ）に示すように、第３の処理室６には、直流二極式のスパッタリング装置が設けられる。すなわち、第３の処理室６の上部に、直流電源６０に接続された電極６１が配設され、この電極６２に例えばアルミニウムターゲット６２が保持されている。そして、処理すべき基板８は、第３の処理室６の下部においてサセプタ６３によって支持されている。また、この第３の処理室６内には、導入管６４を介して例えばアルゴン（Ａｒ）ガス等の不活性ガスが導入されるようになっている。
【００４７】
図２（ｃ）は、第４の処理室７の概略構成を示すものである。
図２（ｃ）に示すように、この第４の処理室７の上部には石英管７０が気密的に設けられ、この石英管７０の周囲に、高周波電源７１に接続されたＲＦアンテナ７２が巻き付けられている。そして、この石英管７０の上部には、反応ガス（ＳiＨ4、Ｏ2）を導入するための導入管７３、７４が設けられている。また、基板８は第４の処理室７の下部において、サセプタ７５によって支持されるようになっている。
【００４８】
図３（ａ）は、本発明に係る低比誘電性絶縁膜の形成方法の一例を示す工程図であり、図３（ｂ）は、本発明に係る低比誘電性絶縁膜の一例の構成を示す断面図である。
本実施の形態において絶縁膜を形成するには、まず、上記成膜装置１において、Ｌ／ＵＬ室３から第４の処理室７へ基板８を搬送し、プラズマＣＶＤ法によって基板８上に下地のＳiＯ2膜９を形成する（工程１）。すなわち、各導入管７３、７４を介して第４の処理室７内に所定量の反応ガス（ＳiＨ4、Ｏ2）を導入し、ＲＦアンテナ７２に高周波電圧を印加してプラズマ放電を行い、基板８上に厚み１０ｎｍ程度のＳiＯ2膜９を形成する。
【００４９】
この場合、基板８の温度は３００℃程度に保持し、高周波電源７１の周波数は工業用バンドの周波数である１３．５６ＭＨｚとし、そのパワーは２ｋＷ程度とする。
【００５０】
次に、基板８を第１の処理室４内に搬送し、各バルブ４５Ａ、４５Ｂを開いて原料モノマーＡ、Ｂを第１の処理室４内に導入し、蒸着重合によって基板８上にポリ尿素膜を形成する（工程２）。
【００５１】
この場合、まず、各バルブ４５Ａ、４５Ｂを閉じた状態で第１の処理室４内の圧力を３×１０-3Ｐａ程度の高真空に設定し、ヒーター４４Ａ、４４Ｂによって各原料モノマーＡ、Ｂを所定の温度に加熱する。なお、導入管４１Ａ、４１Ｂは、ヒーターＨによって１２０℃程度に加熱しておく。
【００５２】
そして、各原料モノマーＡ、Ｂが所定の温度に達して所要の蒸発量が得られた後に、各バルブ４５Ａ、４５Ｂを開き、所定の蒸発速度で各原料モノマーＡ、Ｂを上方から基板８上に蒸着、堆積させ、ポリ尿素膜を形成した後に各バルブ４５Ａ、４５Ｂを閉じる。この場合、原料モノマーＡ、Ｂの蒸発速度は、化学量論比で１：１となるように制御する。また、混合槽４７内の温度は１０５℃程度となるように制御し、基板８の温度は９２℃程度となるように制御する。
【００５３】
その後、第２の処理室５へ基板８を搬送し、基板８上に形成されたポリ尿素膜に対して紫外線を照射する（工程３）。
【００５４】
この場合、紫外線照射は、波長３５０ｎｍ以下の紫外線を１０ｍＷ／ｃｍ2以上照射することにより行う。
【００５５】
さらに、第２の処理室５において、基板８上のポリ尿素膜に対し、サセプタ５１のホットプレート５０を用いて以下のような加熱処理を行う（工程４）。
すなわち、昇温速度５℃／ｍｉｎで２５０℃〜３５０℃程度まで加熱し、その状態を３０分間保持して熱処理を行う（工程４Ａ）。
【００５６】
さらに、昇温速度１℃／ｍｉｎ程度で４００℃程度まで加熱することにより、ポリ尿素が解重合してジアミン成分が解離し、ジイソシアナート末端基同士が反応してポリカルボジイミドが生成される（工程４Ｂ）。
【００５７】
なお、処理雰囲気は、ジアミンモノマーを蒸発させるため、例えば１．２気圧程度の窒素雰囲気中とする。
【００５８】
そして、このような工程により、図３（ｂ）に示すように、基板８のＳiＯ2膜９上に厚み５００ｎｍ程度の高分子膜１０が形成され（工程５）、これにより絶縁膜１１が完成する。
【００５９】
その後、基板８を再度第３の処理室６内に搬送し、上述したプラズマＣＶＤ法によって基板８の高分子膜１０上に厚み２００ｎｍ程度のＳiＯ2膜１１を形成する（工程６）。この場合、プラズマＣＶＤ法によって基板８の高分子膜１０上に厚み５００ｎｍ程度のＳiＯ2膜１１を形成した後、ＣＭＰ技術によって３００ｎｍ程度研磨することにより厚み２００ｎｍ程度のＳiＯ2膜１１を形成することもできる。
【００６０】
なお、必要に応じ、第３の処理室６に基板８を搬送し、スパッタリングによって基板８上にアルミニウム電極を形成することもできる。
【００６１】
以上述べたように本実施の形態によれば、比誘電率の非常に小さいポリカルボジイミドを含有する高分子膜１０が形成され、これにより低比誘電率の絶縁膜１２を得ることができる。
【００６２】
また、本実施の形態によれば、蒸着重合によって形成したポリ尿素膜からポリカルボジイミドを生成するようにしているため、安定した特性を有する高分子膜を得ることができ、しかも、高分子膜１０の界面にＳiＯ2膜９、１１が形成されていることから、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、後のプロセスによって形成される金属配線等やＣＭＰ技術に対し密着性が良い絶縁膜１２を得ることができる。
【００６３】
図４(ａ)〜(ｆ)は、本発明を用いて半導体装置の層間絶縁膜を形成する工程の一例を示すものである。
まず、図４(ａ)に示すように、例えばシリコン（Ｓｉ）からなる半導体基板２１と、この半導体基板２１表面に形成され、所定の位置に窓開けがされたシリコン熱酸化膜２２と、その上に成膜され、パターニングが施された第１層目の配線２３とを有する基板３１を用意する。
【００６４】
この基板３１の表面に、プラズマＣＶＤ法によってＳiＯ2膜２４ａを所定の厚みに形成した後、蒸着重合法によってポリ尿素膜２４０を所望の厚みに全面成膜し、さらに、このポリ尿素膜２４０に対して波長３５０ｎｍ以下の紫外線ＵＶを１０ｍＷ／ｃｍ2以上照射する(図４(ｂ))。
【００６５】
そして、上述の条件で加熱処理を行ってポリカルボジイミドを生成させ、ポリカルボジイミドからなる高分子膜２４１を形成した後、この高分子膜２４１上にプラズマＣＶＤ法によってＳiＯ2膜２４ｂを所定の厚みに形成し、例えばＣＭＰ技術によってその表面を平坦化することにより所望の厚みの層間絶縁膜２４を完成させる(図４(ｃ))。
【００６６】
次いで、その層間絶縁膜２４のＳiＯ2膜２４ｂの表面に対し、レジストプロセスにより所定のパターニングが施されたレジスト膜２５を形成し(図４(ｄ))、ドライエッチングを行うことにより、レジスト膜２５の窓開け部分に露出した層間絶縁膜２４を除去する(図４(ｅ))。そして、上述のレジスト膜２５を除去した後、配線薄膜を全面成膜し、パターニングを施して第２層目の配線２６を形成する。
【００６７】
これにより、層間絶縁膜２４が除去された窓開け部分２７で、第１層目の配線２３と第２層目の配線２６とが電気的に接続され、その結果、多層配線を有する半導体装置３５を得ることができる(図４(ｆ))。
【００６８】
本実施の形態によれば、低比誘電率のポリカルボジイミドを含有する膜によって層間絶縁膜２４を構成しているので、第１層目の配線２３と第２層目の配線２６との間で形成されるコンデンサーの容量が小さくなり、半導体装置３５の動作速度を大幅に向上させることができる。
【００６９】
さらに、本実施の形態によれば、安定した特性を有する半導体装置を得ることができ、また、高分子膜２４１の界面に形成されたＳiＯ2膜２４ａ、２４ｂにより、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、その後のプロセスによって形成される金属配線等との密着性が保たれるため安定した性能と高い信頼性を有する半導体装置が得られ、しかも、ＣＭＰ技術に対し密着性が良いことからグローバルな平坦化が容易に可能になり、製造工程における歩留まりを向上させることができる。
【００７０】
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、上述の実施の形態においては、蒸着重合によって形成したポリ尿素膜を加熱することによりポリカルボジイミドを生成して高分子膜を形成するようにしたが、本発明はこれに限られず、例えば回転塗布法又は蒸着によってジイソシアナートを含む膜を形成し、この膜を加熱処理することによりポリカルボジイミドを生成して高分子膜を形成することも可能である。
【００７１】
また、絶縁膜の高分子膜とＳiＯ2膜との間に、これらの密着性を高めるためにアモルファスＣ：Ｈ膜を形成することもできる。
【００７２】
一方、上述の実施の形態の場合、ポリ尿素膜に対して加熱処理を行う前に紫外線を照射するようにしたが、本発明はこれに限られず、加熱処理によってポリカルボジイミドを生成した後にさらに紫外線を照射するようにしてもよい。
【００７３】
さらに、本発明の場合、そのような紫外線の照射は必ずしも必要とされるものではないが、上述したように特定の紫外線を照射すれば、ポリカルボジイミド膜の耐熱性を向上させることができるものである。
【００７４】
加えて、本発明は半導体装置の層間絶縁膜のみならず、種々の絶縁膜に適用しうるものである。
【００７５】
【実施例】
以下、本発明の具体的な実施例を比較例とともに説明する。
図１に示す成膜装置１を用いてＳｉウェハー上に絶縁膜を形成した。
まず、導電率が０．０２Ωｃｍの６インチサイズのＳｉウェハー（基板）８を第４の処理室７内に配置し、第１の処理室４内にＯ2ガスとＳiＨ4ガスをそれぞれ２００ＳＣＣＭ、５０ＳＣＣＭ導入し、プラズマＣＶＤによって下地のＳiＯ2膜９を１０ｎｍの厚みに形成した。
【００７６】
この場合、基板８の温度は３００℃とし、印加する高周波電圧の周波数は１３．５６ＭＨｚ、そのパワーは２ｋＷとした。
【００７７】
次いで、基板８を第１の処理室４内に搬送し、ＳiＯ2膜９が形成された基板８に対し、蒸着重合法によってポリ尿素膜を形成した。
【００７８】
ポリ尿素膜を形成するための原料モノマーＡ、Ｂとしては、3,3′-ジメチル-4,4′-ジアミノビフェニル（ＯＴＤ）と、3,3′-ジメチル-4,4′-ジイソシアナートビフェニル（ＴＯＤＩ）を用い、高真空中(３×１０-3Ｐａ）においてＯＴＤは１００.０＋０.１℃、ＴＯＤＩについては９２＋０.１℃の温度で同時に蒸発させ、各原料モノマーＡ、Ｂの供給量を制御した。
【００７９】
この場合、ＯＴＤとＴＯＤＩの組成比は、化学量論比で１：１となるように制御した。また、混合槽４７内の温度は１０５℃程度となるように制御し、基板８の温度は９２℃となるように制御した。
【００８０】
このようにしてポリ尿素膜を作成した後、基板８を第４の処理室７に搬送し、波長３５０ｎｍ以下の紫外線を１０ｍＷ／ｃｍ2照射した後、ポリ尿素膜に対して所定の加熱処理を行った。
【００８１】
この場合、加熱処理は、昇温速度５℃／ｍｉｎで３５０℃まで加熱し、その状態を３０分間保持した後、昇温速度１℃／ｍｉｎで４００℃まで加熱することにより行った。この時点における膜の厚みは５００ｎｍであった。
【００８２】
このような加熱処理を行った後、基板８を再度第４の処理室７内に搬送し、上述した条件と同一の条件でポリ尿素膜上に厚み２００ｎｍのＳiＯ2膜１１を形成した。
【００８３】
そして、基板８を第３の処理室６に搬送し、スパッタリングによってアルミニウム電極を２００ｎｍの厚みに形成して、比誘電率測定用の素子を作成した。この素子について比誘電率を測定したところ、２.５０であった。この場合、比誘電率の値は、横河ヒューレットパッカード社製のマルチ・フリケンシＬＣＲメータ（モデル４２７５Ａ）を使用して静電容量を測定し、計算によって求めた。
【００８４】
一方、比較例として、実施例と同様の方法によってポリカルボジイミド膜又はＳiＯ2膜のみを形成し、その上部にアルミニウム電極を形成して比誘電率測定用の素子を作成した。この素子について実施例と同様の方法によりポリイミド膜の比誘電率を測定したところ、それぞれ１．５と４．０であった。この値と上記実施例における各膜の膜厚に基づき合成の比誘電率を計算したところ、２．３９となり、上記実施例の比誘電率の値とほぼ一致した。
【００８５】
【発明の効果】
以上述べたように本発明によれば、安定した特性を有する低比誘電率の絶縁膜を得ることができる。
また、本発明によれば、高分子膜の界面にそれぞれ第一若しくは第二ＳiＯ2膜が形成されていることから、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、ＣＭＰ技術に対し密着性が良い絶縁膜を得ることができる。
したがって、本発明を用いて半導体装置の多層配線の層間絶縁膜を形成すれば、動作速度が大きく、高く安定した性能と高い信頼性を有する半導体装置が得られ、しかも、グローバルな平坦化が容易に可能になることから製造工程における歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】(ａ)：本発明を実施するための成膜装置の一例の概略構成図
(ｂ)：第１の処理室の概略構成図
【図２】(ａ)：第２の処理室の概略構成図
(ｂ)：第３の処理室の概略構成図
(ｃ)：第４の処理室の概略構成図
【図３】(ａ)：本発明に係る低比誘電性高分子膜の形成方法の一例を示す工程図
(ｂ)：本発明に係る低比誘電性絶縁膜の一例の構成を示す断面図
【図４】(ａ)〜(ｆ)：本発明を用いて半導体装置の層間絶縁膜を形成する工程の一例を示す工程図
【符号の説明】
１……成膜装置 ２……コア室 ３……Ｌ／ＵＬ室 ４……第１の処理室
５……第２の処理室 ６……第３の処理室 ７……第４の処理室 ８……基板 ９……ＳiＯ2膜 １０……高分子膜 １１……ＳiＯ2膜 １２……絶縁膜 ２１……半導体基板 ２２……シリコン熱酸化膜 ２３……第１層目の配線 ２４……層間絶縁膜 ２４ａ、２４ｂ……ＳiＯ2膜 ２４０……ポリ尿素膜 ２４１……高分子膜 ２５……レジスト膜 ２６……第２層目の配線 ３１……基板 ３５……半導体装置 ４０Ａ、４０Ｂ……蒸発源 Ａ、Ｂ……原料モノマー
【発明の属する技術分野】
本発明は、例えば、半導体装置の層間絶縁膜に用いられる低比誘電性絶縁膜及びその形成方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の層間絶縁膜としては、回転塗布法によるＳＯＧ（Spin on Glass)膜やＣＶＤ法（化学蒸着法：Chemical Vapor Deposition）によるＳｉＯ2膜が主に用いられている。これらの方法によって形成された層間絶縁膜の比誘電率は約４となるが、最近はＬＳＩの高集積化の進展により層間絶縁膜の低比誘電率化が大きな課題とされており、比誘電率が４以下の層間絶縁膜が要求されるようになっている。
【０００３】
このような要求に対しては、近年、プラズマＣＶＤ法によって形成されたＳｉＯ2膜にフッ素を添加したＳiＯＦ膜やＣ4Ｆ8などのガスを原料にしたフッ素アモルファスカーボン膜（プラズマ重合膜）等が提案されており、これらの膜によれば層間絶縁膜の比誘電率を前者で３.７〜３.２程度、後者で２．８〜２．２程度に抑えることができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、かかる従来技術においては、次のような問題があった。
すなわち、上述のプラズマＣＶＤ法によるＳｉＯＦ膜は低比誘電率化が達成できる反面、膜の形成方法や成膜条件によって膜特性が大きく異なったり、膜中のフッ素の脱離や吸湿性が大きいといった膜の不安定性により誘電率を悪化させてしまう問題が指摘されており、将来の低比誘電率材料としての応用は難しい状況にある。
【０００５】
また、フッ素アモルファスカーボン膜（プラズマ重合膜）は、２００℃以上の温度で膜中から低分子のＣnＦmなどが放出されるとともに膜の耐熱性が低く、しかも周囲の材料（アルミニウム、ＳiＯ2）などとの密着性が低いなどの欠点がある。
【０００６】
その一方、近年、層間絶縁膜用の低比誘電性材料として、例えばポリイミド、ポリ尿素等の高分子材料が注目されており、そのような高分子材料の一つとして、比誘電率のきわめて小さなポリカルボジイミドがある。
【０００７】
これらの高分子材料のうち、ポリカルボジイミドは比誘電率が２以下となるため特に有望なものであるが、ポリカルボジイミドは成膜後の後プロセスにおいて使用されるプラズマに対する耐性があまり高くなく、また、近年注目を集めているＣＭＰ(Chemical and Mechanical Polishing：機械的化学研磨）技術に対する密着性も十分でないという課題がある。
【０００８】
本発明は、このような従来の技術の課題を解決するためになされたもので、安定した特性を有し、半導体装置の製造プロセスに適合しうる層間絶縁膜用の低比誘電性絶縁膜及びその形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく鋭意研究を重ねた結果、膜中のジイソシアナート末端基同士を反応させることによって形成したポリカルボジイミド膜の界面にＳiＯ2膜を形成することで、低比誘電率で安定した特性を有し、半導体装置の製造プロセスに適合した絶縁膜が得られることを見い出し、本発明を完成するに至った。
【００１０】
本発明はかかる知見に基づいてなされたもので、請求項１記載の発明は、基体上に形成された第一Ｓ i Ｏ 2 膜と、前記第一Ｓ i Ｏ 2 膜上に形成され、膜中のジイソシアナートを反応させることにより生成されるポリカルボジイミドを含有する高分子膜と、前記高分子膜上に形成された第二ＳiＯ2膜とを有することを特徴とする低比誘電性絶縁膜である。
【００１１】
請求項１記載の発明の場合、高分子膜中のポリカルボジイミドが電子分極の要因となる極性基を含まない対称な分子構造となっているため、膜の比誘電率を低下くすることができ、しかも、高分子膜の界面にそれぞれ第一若しくは第二ＳiＯ2膜が形成されていることから、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、その後のプロセスによって形成される金属配線やバリヤ層との密着性が保たれ、さらにＣＭＰ技術に対しても密着性が良いものである。
【００１２】
この場合、請求項２記載の発明のように、高分子膜が、蒸着重合によって形成されたポリ尿素膜のジアミン成分の解離の際に生ずるジイソシアナート末端基同士を反応させることにより生成されるポリカルボジイミドを含有することも効果的である。
【００１３】
請求項２記載の発明によれば、蒸着重合によって形成されたポリ尿素膜を用いていることから、安定した特性を有する平坦な高分子膜を得ることができる。
本発明の場合、高分子膜の厚みは５００〜１０００ｎｍとすることが好ましい。
【００１４】
また、第二ＳiＯ2膜の厚みは、請求項３記載の発明のように、１０ｎｍ以上とすることが効果的である。
すなわち、第二ＳiＯ2膜の厚みを１０ｎｍ以上とすることにより、プラズマに対して十分な耐性を確保することができる。
【００１５】
一方、第二ＳiＯ2膜の厚みが１０ｎｍより小さいと、プラズマに対し十分な耐性を確保することができず、また、第二ＳiＯ2膜の厚みが５００ｎｍより大きいと、比誘電率を十分に下げることができないという不都合がある。
【００１６】
さらに、ＣＭＰ技術を用いて平坦化を行うためには、第二ＳiＯ2膜の厚みを５００ｎｍ以上とすることが好ましい。
【００１７】
また、請求項４記載の発明のように、高分子であるポリカルボジイミド膜と第一若しくは第二ＳiＯ2膜との間にアモルファスＣ：Ｈ膜が形成されていることも効果的である。
【００１８】
請求項４記載の発明によれば、アモルファスＣ：Ｈが両者の膜の中間層となり、高分子膜とＳiＯ2膜との密着性を高めることができる。
【００１９】
アモルファスＣ：Ｈ膜は、例えばプラズマＣＶＤによって形成することができるが、その厚みは、１０ｎｍ程度とすることが好ましい。
【００２０】
本発明に係る低比誘電性高分子膜は、請求項５記載の発明のように、プラズマＣＶＤ法によって基体上にＳiＯ2膜を形成する第一Ｓ i Ｏ 2 膜形成工程と、前記第一Ｓ i Ｏ 2 膜形成工程の後に、真空中で原料モノマーとしてジアミンモノマーとジイソシアナートモノマーを蒸発させ、これらを上記基体上で蒸着重合させてポリ尿素膜を形成した後、該ポリ尿素膜をその解離温度以上の温度で加熱してジアミン成分のみを蒸発させ、該ジアミン成分の解離によって生じたジイソシアナート末端基同士を反応させてポリカルボジイミドを生成させて高分子膜を形成する高分子膜形成工程と、前記高分子膜形成工程の後に、プラズマＣＶＤ法によって前記高分子膜上にＳiＯ2膜を形成する第二Ｓ i Ｏ 2 膜形成工程とを有する方法によって形成することができる。
【００２１】
請求項５記載の発明の場合、第一ＳiＯ2膜上に形成されたポリ尿素膜をその解離温度以上の温度で加熱することによって、ポリ尿素中のジアミン成分が解離（解重合）して蒸発し、これによりポリ尿素中のジイソシアナート末端基同士が反応してポリカルボジイミドが生成され、第一ＳiＯ2膜上に平坦な低比誘電性の高分子膜（ポリカルボジイミド膜）が形成される。そして、この高分子膜上にプラズマＣＶＤ法によって第二ＳiＯ2膜を形成することにより、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、その後のプロセスによって形成される金属配線やバリヤ層との密着性が保たれ、しかもＣＭＰ技術に対しても密着性の良い絶縁膜が得られる。
【００２２】
この場合、第一及び第二ＳiＯ2膜の原料ガスとしては、例えば、ＳiＨ4、Ｓi2Ｈ6とＯ2の組合せなど種々のものを用いることができる。
【００２３】
蒸着重合の原料モノマーとしては、種々のものを用いることができるが、請求項６記載の発明のように、ジアミンモノマーとして、4,4′-ジアミノジフェニルメタン(ＭＤＡ）、4,4′-ジアミノジフェニルエーテル(ＯＤＡ)、4,4′-ビス(4-アミノフェノキシ)ビフェニル、1,4-ビス(4-アミノフェノキシ)ベンゼン、2,2′-ビス［4-(4-アミノフェノキシ)フェニル]ヘキサフロロプロパン、2,2′-ビス[4-(4-アミノフェノキシ）フェニル]プロパン、3,3′-ジメチル-4,4′-ジアミノビフェニル(ＯＴＤ）又は3,3′-ジメトキシ-4,4′-ジアミノビフェニルのいずれかの芳香族モノマーを用いることができる。
【００２４】
また、ジイソシアナートモノマーとしては、4,4′-ジフェニルメタンジイソシアナート(ＭＤＩ)、4,4′-ビス(4-イソシアナートフェノキシ)ビフェニル、1,4-ビス(4-イソシアナートフェノキシ)ベンゼン、2,2-ビス[4-(4-イソシアナートフェノキシ)フェニル]ヘキサフロロプロパン、2,2-ビス[4-(4-イソシアナートフェノキシ)フェニル]プロパン、3,3′-ジメトキシ-4,4′-ジイソシアナートビフェニル、3,3′-ジメチル-4,4′-ジイソシアナートビフェニル(ＴＯＤＩ)、パラフェニレンジイソシアナートのいずれかの芳香族モノマーを用いることができる。
【００２５】
また、高分子膜を形成する際の加熱処理工程としては、ポリ尿素が解離しない上限の温度以下の温度で前段の熱処理を行い、その後、２℃／ｍｉｎ以下の昇温速度でポリカルボジイミドが生成される温度まで温度を上昇させて後段の加熱を行うことが好ましい。
【００２６】
すなわち、ポリ尿素が解離しない上限の温度以下の温度で熱処理を行うことによって、架橋構造をとるようになるため、高分子膜の耐熱性が向上する。
【００２７】
この場合、前段の熱処理の温度は２５０〜３５０℃程度とし、その時間は３０〜６０分程度とすることが好ましい。
【００２８】
その後、温度を上昇させて後段の加熱を行うことにより、３００〜３５０℃の温度でポリ尿素が解重合してジアミン成分が解離し、ジイソシアナート末端基同士が反応してポリカルボジイミドが生成されるが、２℃／ｍｉｎ以下の昇温速度で加熱温度を上昇させることにより、ポリ尿素の解重合が徐々に進行し、ジイソシアナート末端基同士を確実に反応させることができる。
【００２９】
この場合、昇温速度が０．１℃／ｍｉｎより小さいと、ポリカルボジイミドの生成に時間がかかりすぎ、他方、昇温速度が２℃／ｍｉｎより大きいと、ポリ尿素の解重合が一気に進行するため、解離したモノマー成分がポリカルボジイミドが生成される前に蒸発してしまうという不都合がある。
【００３０】
そして、ジイソシアナート末端基同士をより確実に反応させるためには、後段の加熱の昇温速度を０．５〜１℃／ｍｉｎの範囲とすることが好ましい。
さらに、後段の加熱温度は、３３０〜４００℃とすることが好ましい。
【００３１】
一方、本発明の場合、処理雰囲気は、大気、不活性ガス又は真空中のどちらでもよいが、加熱処理工程においてモノマーの蒸発を抑えるためには、不活性ガス中が最も効果的であり、また、１〜２気圧程度に加圧することが好ましい。
【００３２】
なお、半導体装置を作成する際には、上記加熱処理工程において、半導体装置の製造プロセスの最高温度以上に加熱すれば、その後のプロセスにおける高分子成分の分解を防ぐことができる。
【００３３】
さらに、加熱処理工程前のポリ尿素膜に対し、３５０ｎｍ以下の波長の紫外線を１０ｍＷ／ｃｍ2以上照射すること、また、ポリカルボジイミドが生成された膜に対し、３５０ｎｍ以下の波長の紫外線を１０ｍＷ／ｃｍ2以上照射することもできる。
【００３４】
すなわち、特定の波長の紫外線を一定量以上照射することによって、架橋構造をとるようになるため、高分子膜の耐熱性が向上する。
【００３５】
この場合、耐熱性を向上させるためのより好ましい紫外線の波長の範囲は、３５０〜１９０ｎｍである。
【００３６】
一方、請求項７記載の発明は、半導体基体上に形成された金属配線層の間に請求項１乃至５のいずれか１項記載の低比誘電性絶縁膜が形成されていることを特徴とする層間絶縁膜である。
【００３７】
請求項７記載の発明によれば、低比誘電率化した高分子膜によって層間絶縁膜を構成しているので、金属配線層間で形成されるコンデンサーの容量が小さくなり、半導体装置の動作速度を向上させることが可能になる。
【００３８】
また、本発明の場合は、高分子膜の界面にＳiＯ2膜が形成されていることから、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、その後のプロセスによって形成される金属配線等との密着性が保たれるため安定した性能と高い信頼性を有する半導体装置が得られ、しかも、ＣＭＰ技術に対し密着性が良いため、グローバルな平坦化が容易に可能になるものである。
【００３９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。
図１（ａ）は、本発明を実施するための成膜装置の一例の概略構成を示すものである。
図１（ａ）に示すように、この成膜装置１は、マルチチャンバー方式の枚葉式の装置であり、図示しない搬送ロボットが組み込まれているコア室２の周囲に、Ｓｉウェハー等の出し入れを行うためのＬ／ＵＬ室３と、蒸着重合を行うための第１の処理室４と、加熱処理及び紫外線の照射を行うための第２の処理室５と、アルミニウム等のスパッタリングを行うための第３の処理室６と、プラズマＣＶＤを行うための第４の処理室７とが配置され、これらはすべて図示しないゲートバルブを介して連結されている。また、これらコア室２、Ｌ／ＵＬ室３、第１〜第４の処理室４〜７は、図示しない真空ポンプ等の真空排気系に連結されている。
ここで、コア室２内に配置されるロボットによって、Ｌ／ＵＬ室３から第１〜第４の処理室４〜７へ基板８を自由に搬送できるようになっている。
【００４０】
図１（ｂ）は、第１の処理室４の概略構成を示すものである。
図１（ｂ）に示すように、第１の処理室４の上方には、２種類の原料モノマーＡ、Ｂの蒸発源４０Ａ、４０Ｂが導入管４１Ａ、４１Ｂを介して接続されている。各蒸発源４０Ａ、４０Ｂのハウジング４２Ａ、４２Ｂには、それぞれ蒸発用容器４３Ａ、４３Ｂが設けられる。そして、蒸発用容器４３Ａ、４３Ｂの内部には、ポリ尿素を形成するための原料モノマーＡ、Ｂがそれぞれ注入されている。
【００４１】
この場合、原料モノマーＡ、Ｂとしては、例えば、3,3′-ジメチル-4,4′-ジアミノビフェニル（ＯＴＤ）と、3,3′-ジメチル-4,4′-ジイソシアナートビフェニル（ＴＯＤＩ）が用いられる。
【００４２】
さらに、各蒸発用容器４３Ａ、４３Ｂの近傍には、各原料モノマーＡ、Ｂを加熱するためのヒーター４４Ａ、４４Ｂが設けられる。
【００４３】
一方、各導入管４１Ａ、４１Ｂの周囲にはヒーターＨが巻き付けられ、これによって原料モノマーＡ、Ｂの温度を制御できるように構成されている。また、各導入管４１Ａ、４１Ｂの途中には、各原料モノマーＡ、Ｂの供給量を調整するためのバルブ４５Ａ、４５Ｂが設けられ、これらを開閉することにより、蒸着重合膜の形成時に膜厚を制御できるようになっている。
【００４４】
図１（ｂ）に示すように、基板８は、第１の処理室４内の下部のサセプタ４６上に支持される。そして、第１の処理室４の上部には、下方に向って広がるように形成された混合槽４７が設けられている。この混合槽４７の内壁には、原料モノマーＡ、Ｂの蒸気を加熱するためのヒーター４８が設けられている。
【００４５】
図２（ａ）は、第２の処理室５の概略構成を示すものである。
図２（ａ）に示すように、第２の処理室５内には、基板８を加熱するためのホットプレート５０を有するサセプタ５１が設けられている。このホットプレート５０は、基板８の温度を半導体装置の製造時の温度より広い範囲（２０〜５００℃）に制御可能で、かつ、加熱の際の昇温速度を調整可能できるように構成されている。また、第２の処理室５の上部には、例えば石英等の透明な材料からなる窓部材５２が気密的に設けられている。さらに、窓部材５２の上方には、この窓部材５２を介して基板８に紫外線を照射するための高圧水銀ランプ５３が配設されている。
【００４６】
図２（ｂ）は、第３の処理室６の概略構成を示すものである。
図２（ｂ）に示すように、第３の処理室６には、直流二極式のスパッタリング装置が設けられる。すなわち、第３の処理室６の上部に、直流電源６０に接続された電極６１が配設され、この電極６２に例えばアルミニウムターゲット６２が保持されている。そして、処理すべき基板８は、第３の処理室６の下部においてサセプタ６３によって支持されている。また、この第３の処理室６内には、導入管６４を介して例えばアルゴン（Ａｒ）ガス等の不活性ガスが導入されるようになっている。
【００４７】
図２（ｃ）は、第４の処理室７の概略構成を示すものである。
図２（ｃ）に示すように、この第４の処理室７の上部には石英管７０が気密的に設けられ、この石英管７０の周囲に、高周波電源７１に接続されたＲＦアンテナ７２が巻き付けられている。そして、この石英管７０の上部には、反応ガス（ＳiＨ4、Ｏ2）を導入するための導入管７３、７４が設けられている。また、基板８は第４の処理室７の下部において、サセプタ７５によって支持されるようになっている。
【００４８】
図３（ａ）は、本発明に係る低比誘電性絶縁膜の形成方法の一例を示す工程図であり、図３（ｂ）は、本発明に係る低比誘電性絶縁膜の一例の構成を示す断面図である。
本実施の形態において絶縁膜を形成するには、まず、上記成膜装置１において、Ｌ／ＵＬ室３から第４の処理室７へ基板８を搬送し、プラズマＣＶＤ法によって基板８上に下地のＳiＯ2膜９を形成する（工程１）。すなわち、各導入管７３、７４を介して第４の処理室７内に所定量の反応ガス（ＳiＨ4、Ｏ2）を導入し、ＲＦアンテナ７２に高周波電圧を印加してプラズマ放電を行い、基板８上に厚み１０ｎｍ程度のＳiＯ2膜９を形成する。
【００４９】
この場合、基板８の温度は３００℃程度に保持し、高周波電源７１の周波数は工業用バンドの周波数である１３．５６ＭＨｚとし、そのパワーは２ｋＷ程度とする。
【００５０】
次に、基板８を第１の処理室４内に搬送し、各バルブ４５Ａ、４５Ｂを開いて原料モノマーＡ、Ｂを第１の処理室４内に導入し、蒸着重合によって基板８上にポリ尿素膜を形成する（工程２）。
【００５１】
この場合、まず、各バルブ４５Ａ、４５Ｂを閉じた状態で第１の処理室４内の圧力を３×１０-3Ｐａ程度の高真空に設定し、ヒーター４４Ａ、４４Ｂによって各原料モノマーＡ、Ｂを所定の温度に加熱する。なお、導入管４１Ａ、４１Ｂは、ヒーターＨによって１２０℃程度に加熱しておく。
【００５２】
そして、各原料モノマーＡ、Ｂが所定の温度に達して所要の蒸発量が得られた後に、各バルブ４５Ａ、４５Ｂを開き、所定の蒸発速度で各原料モノマーＡ、Ｂを上方から基板８上に蒸着、堆積させ、ポリ尿素膜を形成した後に各バルブ４５Ａ、４５Ｂを閉じる。この場合、原料モノマーＡ、Ｂの蒸発速度は、化学量論比で１：１となるように制御する。また、混合槽４７内の温度は１０５℃程度となるように制御し、基板８の温度は９２℃程度となるように制御する。
【００５３】
その後、第２の処理室５へ基板８を搬送し、基板８上に形成されたポリ尿素膜に対して紫外線を照射する（工程３）。
【００５４】
この場合、紫外線照射は、波長３５０ｎｍ以下の紫外線を１０ｍＷ／ｃｍ2以上照射することにより行う。
【００５５】
さらに、第２の処理室５において、基板８上のポリ尿素膜に対し、サセプタ５１のホットプレート５０を用いて以下のような加熱処理を行う（工程４）。
すなわち、昇温速度５℃／ｍｉｎで２５０℃〜３５０℃程度まで加熱し、その状態を３０分間保持して熱処理を行う（工程４Ａ）。
【００５６】
さらに、昇温速度１℃／ｍｉｎ程度で４００℃程度まで加熱することにより、ポリ尿素が解重合してジアミン成分が解離し、ジイソシアナート末端基同士が反応してポリカルボジイミドが生成される（工程４Ｂ）。
【００５７】
なお、処理雰囲気は、ジアミンモノマーを蒸発させるため、例えば１．２気圧程度の窒素雰囲気中とする。
【００５８】
そして、このような工程により、図３（ｂ）に示すように、基板８のＳiＯ2膜９上に厚み５００ｎｍ程度の高分子膜１０が形成され（工程５）、これにより絶縁膜１１が完成する。
【００５９】
その後、基板８を再度第３の処理室６内に搬送し、上述したプラズマＣＶＤ法によって基板８の高分子膜１０上に厚み２００ｎｍ程度のＳiＯ2膜１１を形成する（工程６）。この場合、プラズマＣＶＤ法によって基板８の高分子膜１０上に厚み５００ｎｍ程度のＳiＯ2膜１１を形成した後、ＣＭＰ技術によって３００ｎｍ程度研磨することにより厚み２００ｎｍ程度のＳiＯ2膜１１を形成することもできる。
【００６０】
なお、必要に応じ、第３の処理室６に基板８を搬送し、スパッタリングによって基板８上にアルミニウム電極を形成することもできる。
【００６１】
以上述べたように本実施の形態によれば、比誘電率の非常に小さいポリカルボジイミドを含有する高分子膜１０が形成され、これにより低比誘電率の絶縁膜１２を得ることができる。
【００６２】
また、本実施の形態によれば、蒸着重合によって形成したポリ尿素膜からポリカルボジイミドを生成するようにしているため、安定した特性を有する高分子膜を得ることができ、しかも、高分子膜１０の界面にＳiＯ2膜９、１１が形成されていることから、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、後のプロセスによって形成される金属配線等やＣＭＰ技術に対し密着性が良い絶縁膜１２を得ることができる。
【００６３】
図４(ａ)〜(ｆ)は、本発明を用いて半導体装置の層間絶縁膜を形成する工程の一例を示すものである。
まず、図４(ａ)に示すように、例えばシリコン（Ｓｉ）からなる半導体基板２１と、この半導体基板２１表面に形成され、所定の位置に窓開けがされたシリコン熱酸化膜２２と、その上に成膜され、パターニングが施された第１層目の配線２３とを有する基板３１を用意する。
【００６４】
この基板３１の表面に、プラズマＣＶＤ法によってＳiＯ2膜２４ａを所定の厚みに形成した後、蒸着重合法によってポリ尿素膜２４０を所望の厚みに全面成膜し、さらに、このポリ尿素膜２４０に対して波長３５０ｎｍ以下の紫外線ＵＶを１０ｍＷ／ｃｍ2以上照射する(図４(ｂ))。
【００６５】
そして、上述の条件で加熱処理を行ってポリカルボジイミドを生成させ、ポリカルボジイミドからなる高分子膜２４１を形成した後、この高分子膜２４１上にプラズマＣＶＤ法によってＳiＯ2膜２４ｂを所定の厚みに形成し、例えばＣＭＰ技術によってその表面を平坦化することにより所望の厚みの層間絶縁膜２４を完成させる(図４(ｃ))。
【００６６】
次いで、その層間絶縁膜２４のＳiＯ2膜２４ｂの表面に対し、レジストプロセスにより所定のパターニングが施されたレジスト膜２５を形成し(図４(ｄ))、ドライエッチングを行うことにより、レジスト膜２５の窓開け部分に露出した層間絶縁膜２４を除去する(図４(ｅ))。そして、上述のレジスト膜２５を除去した後、配線薄膜を全面成膜し、パターニングを施して第２層目の配線２６を形成する。
【００６７】
これにより、層間絶縁膜２４が除去された窓開け部分２７で、第１層目の配線２３と第２層目の配線２６とが電気的に接続され、その結果、多層配線を有する半導体装置３５を得ることができる(図４(ｆ))。
【００６８】
本実施の形態によれば、低比誘電率のポリカルボジイミドを含有する膜によって層間絶縁膜２４を構成しているので、第１層目の配線２３と第２層目の配線２６との間で形成されるコンデンサーの容量が小さくなり、半導体装置３５の動作速度を大幅に向上させることができる。
【００６９】
さらに、本実施の形態によれば、安定した特性を有する半導体装置を得ることができ、また、高分子膜２４１の界面に形成されたＳiＯ2膜２４ａ、２４ｂにより、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、その後のプロセスによって形成される金属配線等との密着性が保たれるため安定した性能と高い信頼性を有する半導体装置が得られ、しかも、ＣＭＰ技術に対し密着性が良いことからグローバルな平坦化が容易に可能になり、製造工程における歩留まりを向上させることができる。
【００７０】
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、上述の実施の形態においては、蒸着重合によって形成したポリ尿素膜を加熱することによりポリカルボジイミドを生成して高分子膜を形成するようにしたが、本発明はこれに限られず、例えば回転塗布法又は蒸着によってジイソシアナートを含む膜を形成し、この膜を加熱処理することによりポリカルボジイミドを生成して高分子膜を形成することも可能である。
【００７１】
また、絶縁膜の高分子膜とＳiＯ2膜との間に、これらの密着性を高めるためにアモルファスＣ：Ｈ膜を形成することもできる。
【００７２】
一方、上述の実施の形態の場合、ポリ尿素膜に対して加熱処理を行う前に紫外線を照射するようにしたが、本発明はこれに限られず、加熱処理によってポリカルボジイミドを生成した後にさらに紫外線を照射するようにしてもよい。
【００７３】
さらに、本発明の場合、そのような紫外線の照射は必ずしも必要とされるものではないが、上述したように特定の紫外線を照射すれば、ポリカルボジイミド膜の耐熱性を向上させることができるものである。
【００７４】
加えて、本発明は半導体装置の層間絶縁膜のみならず、種々の絶縁膜に適用しうるものである。
【００７５】
【実施例】
以下、本発明の具体的な実施例を比較例とともに説明する。
図１に示す成膜装置１を用いてＳｉウェハー上に絶縁膜を形成した。
まず、導電率が０．０２Ωｃｍの６インチサイズのＳｉウェハー（基板）８を第４の処理室７内に配置し、第１の処理室４内にＯ2ガスとＳiＨ4ガスをそれぞれ２００ＳＣＣＭ、５０ＳＣＣＭ導入し、プラズマＣＶＤによって下地のＳiＯ2膜９を１０ｎｍの厚みに形成した。
【００７６】
この場合、基板８の温度は３００℃とし、印加する高周波電圧の周波数は１３．５６ＭＨｚ、そのパワーは２ｋＷとした。
【００７７】
次いで、基板８を第１の処理室４内に搬送し、ＳiＯ2膜９が形成された基板８に対し、蒸着重合法によってポリ尿素膜を形成した。
【００７８】
ポリ尿素膜を形成するための原料モノマーＡ、Ｂとしては、3,3′-ジメチル-4,4′-ジアミノビフェニル（ＯＴＤ）と、3,3′-ジメチル-4,4′-ジイソシアナートビフェニル（ＴＯＤＩ）を用い、高真空中(３×１０-3Ｐａ）においてＯＴＤは１００.０＋０.１℃、ＴＯＤＩについては９２＋０.１℃の温度で同時に蒸発させ、各原料モノマーＡ、Ｂの供給量を制御した。
【００７９】
この場合、ＯＴＤとＴＯＤＩの組成比は、化学量論比で１：１となるように制御した。また、混合槽４７内の温度は１０５℃程度となるように制御し、基板８の温度は９２℃となるように制御した。
【００８０】
このようにしてポリ尿素膜を作成した後、基板８を第４の処理室７に搬送し、波長３５０ｎｍ以下の紫外線を１０ｍＷ／ｃｍ2照射した後、ポリ尿素膜に対して所定の加熱処理を行った。
【００８１】
この場合、加熱処理は、昇温速度５℃／ｍｉｎで３５０℃まで加熱し、その状態を３０分間保持した後、昇温速度１℃／ｍｉｎで４００℃まで加熱することにより行った。この時点における膜の厚みは５００ｎｍであった。
【００８２】
このような加熱処理を行った後、基板８を再度第４の処理室７内に搬送し、上述した条件と同一の条件でポリ尿素膜上に厚み２００ｎｍのＳiＯ2膜１１を形成した。
【００８３】
そして、基板８を第３の処理室６に搬送し、スパッタリングによってアルミニウム電極を２００ｎｍの厚みに形成して、比誘電率測定用の素子を作成した。この素子について比誘電率を測定したところ、２.５０であった。この場合、比誘電率の値は、横河ヒューレットパッカード社製のマルチ・フリケンシＬＣＲメータ（モデル４２７５Ａ）を使用して静電容量を測定し、計算によって求めた。
【００８４】
一方、比較例として、実施例と同様の方法によってポリカルボジイミド膜又はＳiＯ2膜のみを形成し、その上部にアルミニウム電極を形成して比誘電率測定用の素子を作成した。この素子について実施例と同様の方法によりポリイミド膜の比誘電率を測定したところ、それぞれ１．５と４．０であった。この値と上記実施例における各膜の膜厚に基づき合成の比誘電率を計算したところ、２．３９となり、上記実施例の比誘電率の値とほぼ一致した。
【００８５】
【発明の効果】
以上述べたように本発明によれば、安定した特性を有する低比誘電率の絶縁膜を得ることができる。
また、本発明によれば、高分子膜の界面にそれぞれ第一若しくは第二ＳiＯ2膜が形成されていることから、その後のプロセスにおいて使用されるプラズマに対し耐性が高く、かつ、ＣＭＰ技術に対し密着性が良い絶縁膜を得ることができる。
したがって、本発明を用いて半導体装置の多層配線の層間絶縁膜を形成すれば、動作速度が大きく、高く安定した性能と高い信頼性を有する半導体装置が得られ、しかも、グローバルな平坦化が容易に可能になることから製造工程における歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】(ａ)：本発明を実施するための成膜装置の一例の概略構成図
(ｂ)：第１の処理室の概略構成図
【図２】(ａ)：第２の処理室の概略構成図
(ｂ)：第３の処理室の概略構成図
(ｃ)：第４の処理室の概略構成図
【図３】(ａ)：本発明に係る低比誘電性高分子膜の形成方法の一例を示す工程図
(ｂ)：本発明に係る低比誘電性絶縁膜の一例の構成を示す断面図
【図４】(ａ)〜(ｆ)：本発明を用いて半導体装置の層間絶縁膜を形成する工程の一例を示す工程図
【符号の説明】
１……成膜装置 ２……コア室 ３……Ｌ／ＵＬ室 ４……第１の処理室
５……第２の処理室 ６……第３の処理室 ７……第４の処理室 ８……基板 ９……ＳiＯ2膜 １０……高分子膜 １１……ＳiＯ2膜 １２……絶縁膜 ２１……半導体基板 ２２……シリコン熱酸化膜 ２３……第１層目の配線 ２４……層間絶縁膜 ２４ａ、２４ｂ……ＳiＯ2膜 ２４０……ポリ尿素膜 ２４１……高分子膜 ２５……レジスト膜 ２６……第２層目の配線 ３１……基板 ３５……半導体装置 ４０Ａ、４０Ｂ……蒸発源 Ａ、Ｂ……原料モノマー
Claims (7)
- 基体上に形成された第一Ｓ i Ｏ 2 膜と、
前記第一Ｓ i Ｏ 2 膜上に形成され、膜中のジイソシアナートを反応させることにより生成されるポリカルボジイミドを含有する高分子膜と、
前記高分子膜上に形成された第二ＳiＯ2膜とを有することを特徴とする低比誘電性絶縁膜。 - 高分子膜が、蒸着重合によって形成されたポリ尿素膜のジアミン成分の解離の際に生ずるジイソシアナート末端基同士を反応させることにより生成されるポリカルボジイミドを含有することを特徴とする請求項１記載の低比誘電性絶縁膜。
- 第二ＳiＯ2膜の厚みが１０ｎｍ以上であることを特徴とする請求項１又は２のいずれか１項記載の低比誘電性絶縁膜。
- ポリカルボジイミド膜と第一若しくは第二ＳiＯ2膜との間にアモルファスＣ：Ｈ膜が形成されていることを特徴とする請求項１乃至３のいずれか１項記載の低比誘電性絶縁膜。
- プラズマＣＶＤ法によって基体上にＳiＯ2膜を形成する第一Ｓ i Ｏ 2 膜形成工程と、
前記第一Ｓ i Ｏ 2 膜形成工程の後に、真空中で原料モノマーとしてジアミンモノマーとジイソシアナートモノマーを蒸発させ、これらを上記基体上で蒸着重合させてポリ尿素膜を形成した後、該ポリ尿素膜をその解離温度以上の温度で加熱してジアミン成分のみを蒸発させ、該ジアミン成分の解離によって生じたジイソシアナート末端基同士を反応させてポリカルボジイミドを生成させて高分子膜を形成する高分子膜形成工程と、
前記高分子膜形成工程の後に、プラズマＣＶＤ法によって前記高分子膜上にＳiＯ2膜を形成する第二Ｓ i Ｏ 2 膜形成工程とを有することを特徴とする低比誘電性絶縁膜の形成方法。 - ジアミンモノマーとして、4,4′-ジアミノジフェニルメタン、4,4′-ジアミノジフェニルエーテル、4,4′-ビス(4-アミノフェノキシ)ビフェニル、1,4-ビス(４-アミノフェノキシ)ベンゼン、2,2′-ビス[4-(4-アミノフェノキシ）フェニル]ヘキサフロロプロパン、2,2′-ビス[4-(4-アミノフェノキシ)フェニル]プロパン、3,3′-ジメチル-4,4′-ジアミノビフェニル又は3,3′-ジメトキシ-4,4′-ジアミノビフェニルのいずれかのモノマーと、
ジイソシアナートモノマーとして、4,4′-ジフェニルメタンジイソシアナート、4,4′-ビス(4-イソシアナートフェノキシ)ビフェニル、1,4-ビス(4-イソシアナートフェノキシ)ベンゼン、2,2′-ビス[4-(4-イソシアナートフェノキシ)フェニル]ヘキサフロロプロパン、2,2′-ビス[4-(4-イソシアナートフェノキシ)フェニル］プロパン、3,3′-ジメトキシ-4,4′-ジイソシアナートビフェニル、3,3′-ジメチル-4,4′-ジイソシアナートビフェニル、パラフェニレンジイソシアナートのいずれかのモノマーとを用いることを特徴とする請求項５記載の低比誘電性絶縁膜の形成方法。 - 半導体基体上に形成された金属配線層の間に請求項１乃至４のいずれか１項記載の低比誘電性絶縁膜が形成されていることを特徴とする層間絶縁膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022997A JP4076245B2 (ja) | 1997-04-11 | 1997-04-11 | 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022997A JP4076245B2 (ja) | 1997-04-11 | 1997-04-11 | 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10289903A JPH10289903A (ja) | 1998-10-27 |
| JP4076245B2 true JP4076245B2 (ja) | 2008-04-16 |
Family
ID=14530377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11022997A Expired - Fee Related JP4076245B2 (ja) | 1997-04-11 | 1997-04-11 | 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4076245B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115060A1 (en) | 2007-11-01 | 2009-05-07 | Infineon Technologies Ag | Integrated circuit device and method |
| JP2011031594A (ja) * | 2009-08-06 | 2011-02-17 | Ulvac Japan Ltd | 治具およびその製造方法 |
| JP6926939B2 (ja) * | 2017-10-23 | 2021-08-25 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP7045929B2 (ja) * | 2018-05-28 | 2022-04-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法および基板処理装置 |
| CN109735089A (zh) * | 2018-12-29 | 2019-05-10 | 北京东方雨虹防水技术股份有限公司 | 一种聚酰脲化学灌浆加固材料及其制备方法 |
| JP7192588B2 (ja) | 2019-03-12 | 2022-12-20 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
-
1997
- 1997-04-11 JP JP11022997A patent/JP4076245B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10289903A (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060274405A1 (en) | Ultraviolet curing process for low k dielectric films | |
| JPH0947722A (ja) | シリカ系被膜の形成方法 | |
| JP2000087224A (ja) | 成膜装置 | |
| JP4283910B2 (ja) | 半導体製造装置およびポリイミド膜の形成方法 | |
| JPH10289902A (ja) | 成膜装置 | |
| JP4076245B2 (ja) | 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜 | |
| JPH01199678A (ja) | 高純度ＳｉＯ↓２薄膜の形成方法 | |
| JPH11172418A (ja) | 成膜装置 | |
| KR100428002B1 (ko) | 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법 | |
| JP2000100803A (ja) | 高分子膜の製造装置とこの装置を用いた成膜方法 | |
| JP3509781B2 (ja) | 半導体装置の製造方法 | |
| JP3957811B2 (ja) | 低比誘電性高分子膜の形成方法 | |
| KR20010052798A (ko) | Ｔｉ 도핑된 ｔａ 205층을 형성하는 방법 및 장치 | |
| JP3897908B2 (ja) | 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置 | |
| TW201903894A (zh) | 半導體裝置之製造方法及真空處理裝置 | |
| JP3494572B2 (ja) | 低比誘電性高分子膜の形成方法 | |
| JP3384487B2 (ja) | 絶縁膜の形成方法および多層配線 | |
| JPH09326388A (ja) | 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置 | |
| JP3481395B2 (ja) | 層間絶縁膜の形成方法 | |
| JP3675958B2 (ja) | 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法 | |
| JPH09249851A (ja) | 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法 | |
| JPH11106506A (ja) | 低比誘電性高分子膜及びその形成方法並びに層間絶縁膜 | |
| JP2000021868A (ja) | 半導体製造装置およびポリイミド膜の形成方法 | |
| JP3957812B2 (ja) | 低比誘電性高分子膜の形成方法 | |
| JP2000021867A (ja) | 半導体製造装置および該装置のクリーニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |