JP6926939B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6926939B2
JP6926939B2 JP2017204744A JP2017204744A JP6926939B2 JP 6926939 B2 JP6926939 B2 JP 6926939B2 JP 2017204744 A JP2017204744 A JP 2017204744A JP 2017204744 A JP2017204744 A JP 2017204744A JP 6926939 B2 JP6926939 B2 JP 6926939B2
Authority
JP
Japan
Prior art keywords
film
substrate
sacrificial film
polyurea
isocyanate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017204744A
Other languages
English (en)
Other versions
JP2019079888A (ja
Inventor
山口　達也
達也 山口
礼二 新納
礼二 新納
秀二 野沢
秀二 野沢
藤川　誠
藤川　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017204744A priority Critical patent/JP6926939B2/ja
Priority to TW107136632A priority patent/TWI775968B/zh
Priority to KR1020180124818A priority patent/KR102435733B1/ko
Priority to US16/165,228 priority patent/US10790135B2/en
Priority to CN201811234403.7A priority patent/CN109698115B/zh
Publication of JP2019079888A publication Critical patent/JP2019079888A/ja
Application granted granted Critical
Publication of JP6926939B2 publication Critical patent/JP6926939B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/054—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by selectively removing parts thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G71/00—Macromolecular compounds obtained by reactions forming a ureide or urethane link, otherwise, than from isocyanate radicals in the main chain of the macromolecule
    • C08G71/02—Polyureas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0436—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/08—Planarisation of organic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/087—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Toxicology (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Description

本発明は、犠牲膜を用いて半導体装置を製造する技術に関する。
半導体装置の製造工程においては、犠牲膜と呼ばれる膜を使用する場合がある。犠牲膜は、製造工程時に使用されるが、途中で除去され、製品である半導体装置の中には含まれない膜である。犠牲膜としては、レジストマスクに対応して当該マスクの下層側に中間マスクを形成するための有機膜、デュアルダマシンにおいてトレンチとビアホールとを切り分けるために中間膜として用いられる有機膜などがある。
更にまた犠牲膜としては、特許文献１に記載されているように、基板上の多孔質の低誘電率膜の孔部に事前に埋め込まれ、低誘電率膜に対してエッチングなどの処理を行った後、基板を加熱し、溶剤を供給し、更にマイクロ波を供給して除去されるＰＭＭＡ（アクリル樹脂）なども知られている。
半導体デバイスは、微細化、立体化、複雑化していることから、成膜された犠牲膜を加工することが要求されつつある。例えば表面に段差（凹部、凸部など）を有する基板に対して犠牲膜が成膜されると、段差の程度や犠牲膜の厚さによっては、犠牲膜の表面に転写された段差が残る場合がある。この場合には、例えば犠牲膜の上に積層されたレジストに対して露光するときに光学的誤差が生じることがあることなどから、犠牲膜の表面を平滑化する必要がある。このため有機膜の膜厚を、下層側の形状の影響が消える程度の厚さに設定しているが、原料ガスを用いて成膜する場合には、厚さを大きくするために成膜に長い時間を要することから、スループットの低下の要因になる。また有機膜として樹脂を用いて加熱によりいわゆるリフローを行おうとすると、樹脂が加熱により変質してしまう。
樹脂の融解による形状調整を行うために、例えばポリアミド、ポリイミドなどの耐熱性樹脂を用いようとすると、熱により形状調整行うことができると共に耐熱性も得られるが、融点をもつポリマーは結晶性が低く、耐薬品性が得られないことから、有利な材料であるとは言えない。
そして多孔質の低誘電率膜の孔部にＰＭＭＡを埋め込む手法においては、原料ガスを用いて低誘電率膜の表面に成膜することにより孔部にもＰＭＭＡが入り込むが、埋め込みが不十分ではないため、ＰＭＭＡを加熱溶融することにより、十分な埋め込みを行うことができる。しかしこの場合においても基板を加熱することによりＰＭＭＡが変質するという課題がある。
更に犠牲膜を形成した後、膜量（膜の表面の高さ位置）を調整する場合には、プラズマなどによるエッチングが必要であり、工程数が増えるという問題もある。
従って、今後の半導体製造装置の製造工程においては、現状の犠牲膜は利便性に欠けていると言える。
米国特許第９，４１４、４４５（第２欄第２３行〜２９行、第１３欄第５１行〜５３行、クレーム３）
本発明はこのような事情の下になされたものであり、その目的は、犠牲膜を用いて半導体装置を製造するにあたって、犠牲膜の形状、膜量を容易に調整することができ、工程の簡素化に貢献することのできる技術を提供することにある。
本発明は、基板に対して処理を行い、半導体装置を製造する方法において、
基板の表面に重合用の原料を供給して、尿素結合を有する重合体からなる犠牲膜を形成する工程と、
次に、前記犠牲膜を加熱することにより、当該犠牲膜の断面形状を変えるステップと共に当該犠牲膜の膜厚を調整するステップを行う工程と、
その後、前記基板の表面に対して処理を行う工程と、
次いで、前記犠牲膜を除去する工程と、を含むことを特徴とする。
本発明は、犠牲膜として尿素結合を有する重合体を用いている。この重合体は加熱することにより、解重合と重合との可逆的平衡反応が起こり、温度上昇により解重合が支配的になり、即ちモノマー状態が支配的になり、膜に流動性が現れる。このため犠牲膜を形成した後加熱することにより、犠牲膜の断面形状を変えるステップと共に当該犠牲膜の膜厚を調整するステップを行うことができるから、犠牲膜の形状、膜量を容易に調整することができ、半導体装置の製造工程の簡素化に貢献することができる。
本発明の第１の実施形態にかかる半導体装置の製造方法の工程の概要を示す説明図である。 本発明の第１の実施形態にかかる半導体装置の製造方法の工程であって、他の例の概要を示す説明図である。 本発明の第２の実施形態にかかる半導体装置の製造方法の工程の概要を示す説明図である。 本発明の第３の実施形態にかかる半導体装置の製造方法の工程の概要を示す説明図である。 尿素結合を有する重合体を共重合による反応により生成する様子を示す説明図である。 イソシアネートの一例の分子構造を示す分子構造図である。 尿素結合を有する重合体がオリゴマーとなる反応を示す説明図である。 二級アミンを用いて尿素結合を有する重合体を生成する様子を示す説明図である。 尿素結合を有する単量体を架橋させて、尿素結合を有する重合体を生成する様子を示す説明図である。 イソシアネートとアミンとを各々蒸気で反応させて尿素結合を有する重合体を生成するための装置を示す断面図である。 ポリ尿素膜の一部が解重合し、次いで冷却されたときの膜の状態を加熱温度毎に模式的に示す説明図である。 ポリ尿素膜が成膜された基板を加熱するための加熱装置を示す断面図である。 本発明の第１の実施形態にかかる半導体装置の製造方法の工程の具体例を示す説明図である。 本発明の第１の実施形態にかかる半導体装置の製造方法の工程の具体例を示す説明図である。 本発明の第１の実施形態にかかる半導体装置の製造方法の工程の具体例を示す説明図である。 本発明の第３の実施形態にかかる半導体装置の製造方法の工程の具体例を示す説明図である。 本発明の第３の実施形態にかかる半導体装置の製造方法の工程の具体例を示す説明図である。 本発明の第３の実施形態にかかる半導体装置の製造方法の工程の具体例を示す説明図である。 段差基板に対するポリ尿素膜の成膜、加熱を順次行ったときの基板の断面を示す走査型顕微鏡写真である。 低誘電率膜にポリ尿素膜を成膜したときの基板の表面部の原子濃度の分布を示すグラフである。 低誘電率膜にポリ尿素膜を成膜し、次いで加熱したときの基板の表面部の原子濃度の分布を示すグラフである。 ホールを備えた基板に対するポリ尿素膜の成膜、加熱を順次行ったときの基板の断面を示す走査型顕微鏡写真である。
［発明の実施形態の概要］
本発明の実施形態である第１〜第３の実施形態について、先ず概要を説明し、続いて具体例について説明する。
＜第１の実施形態＞
第１の実施形態は、表面に段差が形成された段差基板、例えば所定の成膜処理、エッチングがされたシリコンウエハに対して犠牲膜を成膜する方法であり、その一例を図１に示す。図１の例では、表面に凸部８１ａが形成された基板８１（図１（ａ））の上に重合体であるポリ尿素膜８を成膜する（図１（ｂ））。
ポリ尿素膜は、例えば図５に示すようにイソシアネートとアミンとを用いて共重合により生成することができる。Ｒは例えばアルキル基（直鎖状アルキル基または環状アルキル基）またはアリール基であり、ｎは２以上の整数である。
イソシアネートとしては、例えば脂環式化合物、脂肪族化合物、芳香族化合物などを用いることができる。脂環式化合物としては、例えば図６（ａ）に示すように１，３−ビス(イソシアネートメチル)シクロヘキサン（Ｈ６ＸＤＩ）を用いることができる。また脂肪族化合物としては、図６（ｂ）に示すように、例えばヘキサメチレンジイソシアネートを用いることができる。
アミンとしては、例えば１，３−ビス(アミノメチル)シクロヘキサン（Ｈ６ＸＤＡ）を用いることができる。
原料モノマーを気体で反応させてポリ尿素を成膜する（蒸着重合する）ためのＣＶＤ装置を図１０に示しておく。７０は真空雰囲気を区画する真空容器である。７１ａ、７２ａは夫々原料モノマーであるイソシアネート及びアミンを液体で収容する原料供給源であり、イソシアネートの液体及びアミンの液体は供給管７１ｂ、７２ｂに介在する気化器７１ｃ、７２ｃにより気化され、各蒸気がガス吐出部であるシャワーヘッド７３に導入される。シャワーヘッド７３は、下面に多数の吐出孔が形成されており、イソシアネートの蒸気及びアミンの蒸気を別々の吐出孔から処理雰囲気に吐出するように構成されている。基板である、表面が加工されたシリコンウエハＷは、加熱機構を備えた載置台７４に載置される。
基板８１に対してポリ尿素膜８を成膜する手法については、基板８１に対してイソシアネートの蒸気とアミンの蒸気とを交互に供給する手法を採用することができる。この場合、イソシアネートの蒸気の供給を停止し、真空容器７０内を真空排気してからアミンの蒸気を供給し、次いでアミンの蒸気の供給を停止し、真空容器７０内を真空排気してからイソシアネートの蒸気を供給するという手法であってもよい。あるいは一方の蒸気の供給を停止した後、続いて他方の蒸気を供給し、他方の蒸気の供給を停止した後、続いて一方の蒸気を供給する手法であってもよい。またイソシアネートの蒸気とアミンの蒸気とを同時に基板８１に供給する手法であってもよい。
イソシアネートの蒸気及びアミンの蒸気を用いる手法においては、基板８１は例えば室温からポリ尿素膜が解重合する温度よりもわずかに低い温度までの温度範囲、例えば２０〜２００℃の温度範囲で重合反応が促進される。
更に図７（ａ）〜（ｄ）に示すように、原料モノマーとして一官能性分子を用いてもよい。
更にまた図８（ａ）、（ｂ）に示すように、イソシアネートと二級アミンとを用いてもよく、この場合に生成される重合体に含まれる結合も尿素結合である。
そして尿素結合を備えた原料モノマーを重合させてポリ尿素膜を得るようにしてもよい。図９はこのような例を示し、原料モノマーに対して光、例えば紫外線を照射して光エネルギーを与えることにより重合が起こってポリ尿素膜が生成される。
図１に戻って、基板８１には凸部８１ａが形成されているため。ポリ尿素膜８の表面には、凸部８１ａが転写された段差部分である凸部８１ｂが残っている。このため基板８１を例えば３００℃に加熱することにより、図１（ｃ）に示すように、ポリ尿素膜８の一部を解重合して当該膜８に流動性を持たせ、これによりポリ尿素膜８が平坦化する。また加熱によりポリ尿素膜８の一部がモノマーになって気化するので、加熱時間を調整することによりポリ尿素膜８の一部が除去されて膜厚が小さくなる。即ち、ポリ尿素膜８が加熱により、断面形状の調整ステップである平坦化が行われると共に、ポリ尿素膜８の膜厚を後続のプロセスに適した膜厚に調整するステップである膜量調整（膜厚調整）が行われる。ポリ尿素膜８の表面が平坦化されることにより、例えばその後ポリ尿素膜８の上に積層されるレジストに対する露光時の光学的誤差の発生を抑えることができる。
ポリ尿素膜は、重合と解重合との可逆的平衡反応が成り立っており、温度が上昇すると解重合が支配的になる。例えば３００〜３５０℃では、平衡が分子解重合に偏っており、このため解重合により生成されたモノマーが気化し、時間の経過とともに膜が気化し、やがて全部が消失する。
図１１は、加熱温度帯毎にポリ尿素膜を所定時間加熱した後の状態を模式的に示しており、白丸部位群は重合体、塗りつぶされた黒丸部位はモノマーを示している。図１１（ａ）〜（ｃ）は例えば夫々２００〜２４９℃、２５０〜２９９℃、３００〜３５０℃の加熱温度帯に対応する。図１１から分かるようにポリ尿素膜は、加熱してから一定時間経過後について見ると、加熱温度が高くなるほどモノマーの数が多くなる。
解重合が起こると、生成されたモノマーが時間の経過とともに気化し、また生成されるモノマーの量も増加するのでやがてポリ尿素膜は消失するが、消失に至るまでの時間は、加熱温度が高いほど短い。またポリ尿素膜の一部に解重合が起こると流動性を帯びてくるが、流動性が生じる時点に至るまでの加熱時間は、加熱温度が高いほど短い。
従ってポリ尿素膜８を例えば３００℃に加熱すると、解重合により膜の表面からモノマーが気化して膜減りが起こると共に、膜の内部においてもモノマーが生成される。このためポリ尿素膜８が流動化して平坦化されると共に、膜厚が調整される。
加熱温度の一例として３００℃を挙げたが、図１（ｂ）の段階で成膜されたポリ尿素膜８の表面の凹凸の程度と膜厚の調整量との兼ね合いで、加熱温度及び加熱時間を設定することができる。
基板８１を加熱する処理は例えば図１２に示すように、処理容器５１内の載置台５２にウエハＷを載置し、ランプハウス５３内の赤外線ランプ５４により基板８１を加熱することにより行うことができる。図１２中、５５は透過窓、５６は窒素ガスを供給する供給管、５７は排気管である。処理雰囲気は例えば不活性ガスである窒素ガスを供給しながら真空雰囲気で行ってもよいし（この場合は排気管５７には真空排気機構が接続され、処理容器５１は真空容器が用いられる）、常圧雰囲気で行ってもよい。
また加熱機構としては赤外線ランプ５４に限らず、載置台５２に設けたヒータであってもよい。
こうして犠牲膜であるポリ尿素膜８の断面形状の調整（この例では表面の段差部分の平坦化）と膜厚調整とが終了した後、犠牲膜を用いた処理が行われる（図１（ｄ））。処理の例としては、ポリ尿素膜８をエッチングマスクとして使用する例が挙げられる。この場合には、ポリ尿素膜８の上にレジスト膜を積層し、レジストマスクを用いてポリ尿素膜８をエッチングしてエッチングマスクを形成する。次にエッチングマスクを用いて下地の被エッチング膜をエッチングし、こうして犠牲膜を用いた一連の処理が終了した後に、然る後にポリ尿素膜８が除去される。
ポリ尿素膜８の除去を行う手法としては、例えば基板８１を例えば３５０℃に加熱することによりポリ尿素膜８を解重合させて気化させる手法を挙げることができる。また他の手法としては、ポリ尿素膜８を酸素を含むガス例えば酸素ガスを活性化して得たプラズマによりアッシングして除去する例が挙げられる。
図２は、表面に段差がある段差基板に犠牲膜を成膜する第１の実施形態の他の例を示している。この例では、表面に凹部８２ａが形成された基板８２（図２（ａ））の上に重合体であるポリ尿素膜８を成膜する（図２（ｂ））。ポリ尿素膜８の表面には、凹部８２ａが転写された段差部分である凹部８２ｂが残っている。このため基板８２を例えば３００℃に加熱することにより、図２（ｃ）に示すように、ポリ尿素膜８に流動性を持たせ、これによりポリ尿素膜８が平坦化する。また先の例と同様に加熱時間を調整することによりポリ尿素膜８の膜厚が小さくなる。
第１の実施形態によれば、犠牲膜（ポリ尿素膜８）の表面に下層側の段差の転写部分が残っていても加熱により平坦化できるので、犠牲膜の成膜時の膜厚を小さくできる。有機膜を原料ガスを用いて段差基板上に成膜する場合、有機膜の表面から段差が消えて平坦になる膜厚は、例えば概ね段差の３倍程度であるが、ポリ尿素膜８を用いて平坦化すれば、従来の有機膜に比べて膜厚が半分程度になることが期待できる。
そして加熱により形状調整（断面の形状調整）である平坦化を行ってもポリ尿素膜８は変質しない。更に加熱により犠牲膜の形状調整に加えて膜量調整も行うことができるので、プラズマなどによるエッチバックが不要であり、工程の複雑化を避けることができ、スループットの向上に寄与する。またポリ尿素膜８は耐薬品性が大きいことから、この点においても有利である。
＜第２の実施形態＞
第２の実施形態は、狭くて深いホールや溝などの凹部が形成されている表面に保護膜としての犠牲膜を成膜する方法であり、その一例を図３に示す。図３の例では、表面に凹部８３ａが形成された基板８３（図３（ａ））の上に重合体であるポリ尿素膜８を例えば第１の実施形態にて記載した手法により成膜する（図３（ｂ））。凹部８３ａは、ホール径あるいは溝幅が例えば１００ｎｍ〜１０ｎｍであり、アスペクト比が例えば２以上である。このような凹部８３ａが形成された基板８３にポリ尿素膜８を成膜すると、凹部８３ａ内にポリ尿素膜８が完全に埋め込まれる前に凹部８３ａの入口が塞がり、結果として凹部８３ａ内に空隙（ボイドあるいはシーム）８３ｂが形成されてしまう。また凹部８３ａに対応する位置においてポリ尿素膜８の表面に窪みが発生してしまう。
凹部８３ａ内に空隙８３ｂが形成されていると、ポリ尿素膜８は保護膜としての機能を果たせない場合がある。例えば凹部８３ａ以外の箇所にハードマスクを形成してドライエッチングを行い、その後ハードマスク（例えばチタンなどのメタル化合物からなるマスク）を薬液で除去する場合、表面近傍にボイドなどの空隙が存在すると薬液が空隙まで達した後に広がって浸透し、保護膜の保護性能が低下する懸念がある。
このため基板８３を加熱してポリ尿素膜８の一部を解重合することにより凹部８３ａ内の空隙がポリ尿素で満たされる（図３（ｃ））。ポリ尿素膜８を例えば２８０℃に加熱することにより一部が解重合して空隙８３ｂがモノマーで満たされ、冷却することによりモノマーが重合して空隙８３ｂが埋め込まれる。またこのとき、ポリ尿素膜８の膜厚も解重合により小さくなると共に表面も平坦化される。即ちポリ尿素膜８に流動性を持たせることにより、膜厚調整、表面の平坦化、空隙の埋め込みが行われる。
また加熱温度を高くすることにより埋め込みに要する時間が短くなるが、ポリ尿素膜８の表面からポリマーが解重合して膜減り速度が大きくなり、膜厚の微調整が難しくなることから、ポリ尿素膜８の成膜時の膜厚、及び膜厚の調整量などに応じて加熱温度、加熱時間が設定される。
このようにポリ尿素膜８内のボイドを消失させておくことにより、耐薬品性が高くなる。また凹部８３ａ内の空隙が無くなった後において、凹部８３ａ内の埋め込み工程時の温度と同じ温度あるいは異なる温度でポリ尿素膜８の膜厚を小さくする膜量調整を行ってもよい。保護膜が形成された後に行われる図３（ｄ）に示す処理は、例えばエッチングマスクの形成、ドライエッチング及び薬液洗浄からなる一連の工程に相当し、その後、既述のようにしてポリ尿素膜８が除去される（図３（ｅ））。
＜第３の実施形態＞
第３の実施形態は、多孔質の低誘電率膜内にポリ尿素膜を浸透させて保護膜としての犠牲膜を成膜する方法であり、その一例を図４に示す。図４の例では、層間絶縁膜となるＳｉＯＣ膜（炭素及び酸素含有シリコン酸化膜）からなる低誘電率膜２０（図４（ａ））の上にポリ尿素膜８を例えば第１の実施形態にて記載した手法により成膜する（図４（ｂ））。ＳｉＯＣ膜は例えばＤＥＭＳ（Diethoxymethylsilane）をプラズマ化してＣＶＤ法により成膜される。ポリ尿素膜８の成膜については、例えばイソシアネートのガスとアミンのガスとを交互に低誘電率膜２０内に供給すると、ガスが低誘電率膜２０内の孔部２１に浸透し、ポリ尿素膜８が低誘電率膜２０の上に積層されると共に孔部２１内にポリ尿素（黒塗り部分として表示している）が入り込んだ状態になる。
この時点では孔部２１内へのポリ尿素の埋め込みは不十分であり、即ち微視的には孔部２１内には空隙が残っており、このため基板を加熱してポリ尿素膜８の一部を解重合し、冷却することにより孔部２１内がポリ尿素により十分埋め込まれた状態とする（図４（ｃ））。続いてポリ尿素膜８において、低誘電率膜２０の上に積層されている部分を加熱により解重合して除去する（図４（ｄ））。この場合、図４（ｂ）〜図４（ｄ）までの工程は、同じ加熱温度で連続して行ってもよいし、あるいは孔部２１の埋め込みが十分に行われた後、加熱温度を変更して、例えば加熱温度を高くして低誘電率膜２０の上に積層されている部分を除去するようにしてもよい。
次いで低誘電率膜２０を含む基板に対して処理が行われる（図４（ｅ））。この処理としては、低誘電率膜２０をエッチングしてビアホール及びトレンチを形成し、更にこれら凹部に配線金属を埋め込む工程が挙げられる。なお配線を形成する工程に関しては、後述の具体例のところで詳述する。その後、基板を加熱して低誘電率膜２０内に埋め込まれているポリ尿素（ポリ尿素膜８）を解重合により除去する（図４（ｆ））。
この例では、孔部２１内にポリ尿素が入り込んでいる状態（図４（ｂ））から孔部２１内にポリ尿素が満たされた状態（図４（ｃ））に至るまでの工程が犠牲膜の断面形状を調整するステップに相当し、低誘電率膜２０上に積層されているポリ尿素膜８を除去する工程が犠牲膜の膜量を調整するステップに相当する。
第３の実施形態によれば、低誘電率膜２０に対して実施されるエッチング時及びアッシング時にはポリ尿素により低誘電率膜２０内の孔部２１が埋め尽くされていて、当該低誘電率膜２０が保護されているので、低誘電率膜２０のダメージの発生、例えばプラズマによるダメージの発生が抑えられる。
また後述するように低誘電率膜２０上のポリ尿素膜８が除去されていることから、ビアホール及びトレンチに銅を埋め込んだ後のＣＭＰ工程時における不具合を回避できる。具体的には、低誘電率膜２０上に有機膜が残った状態でＣＭＰを行うと、トレンチに埋められた銅の表面部が低誘電率膜２０よりも若干突出する現象が見られるが、この現象が回避できる。なお、この不具合は有機膜の成分がＣＭＰに悪影響を及ぼしていると推測される。
第３の実施形態において、原料モノマーの蒸気を用いる手法においては、互いの蒸気圧が大きく離れていること、例えば１桁以上離れていることが好ましい。その理由については、互いの蒸気圧が近い組み合わせでは、例えばアミンを低誘電率膜の孔部に拡散させるときに孔部の表面に吸着してしまい、イソシアネートとの反応効率が悪くなることによる。
イソシアネート及びアミンの蒸気圧差が１桁以上である組み合わせとしては、イソシアネートからイソシアネート官能基を除いた骨格分子とアミンからアミン官能基を除いた骨格分子とが同一である例、即ち互いに同一骨格分子を備えたイソシアネート及びアミンを挙げることができる。例えばアミン官能基が結合したＨ６ＸＤＡの蒸気圧は、当該Ｈ６ＸＤＡの骨格分子と同一の骨格分子であって、イソシアネート官能基が結合したＨ６ＸＤＩの蒸気圧に比べて１桁以上高い。
［発明の実施形態の具体例］
既述の第１及び第３の実施形態の具体例について説明する。
＜第１の実施形態＞
図１３〜図１５は、図１及び図２に示した第１の実施形態を適用した具体的な製造工程の一例を示す図である。この例は、例えばＳｉＯＣＨからなる層間絶縁膜６１に対してデュアルダマシンにより配線金属を埋め込む一連の処理工程の一部に相当する。
図１３（ａ）に示す基板は、下層側の回路の銅配線６１の上にＳｉＣ（炭化シリコン）膜６２及び層間絶縁膜６３がこの順に積層され、ＳｉＯ２膜６４をマスクとしてビアホールに対応する位置にホール６５が形成された基板である
この基板の表面に犠牲膜であるポリ尿素膜８を成膜し、ホール６５にポリ尿素膜８を埋め込む（図１３（ｂ））。ポリ尿素膜８の表面には、凹部であるホール６５の段差部分が転写された部分が残っており、基板を既述のように加熱することによりポリ尿素膜８の表面を平滑化する。この加熱によりポリ尿素膜８の一部が解重合して表面からモノマーが気化して消失することから、図１３（ｃ）に示すようにポリ尿素膜８の膜厚が小さくなる（膜量が調整される）。
続いて図１４（ａ）に示すようにポリ尿素膜８の上に、トレンチ形成用のマスクをレジストマスク６７を介してＳｉＯ２膜６６により形成し、次いで図１４（ｂ）に示すようにトレンチの深さに対応する位置よりも少し深い位置までポリ尿素膜８をエッチングする。ポリ尿素膜８のエッチングは例えば酸素を含むプラズマ、例えば酸素ガスのプラズマを用いて行うことができる。
しかる後に、ＳｉＯ２膜６６及びトレンチに対応する凹部に露出しているＳｉＯ２膜６５をエッチングして除去し、更にトレンチに対応する凹部に露出している層間絶縁膜６３を、トレンチの底部に対応する高さ位置までエッチングにより除去する（図１５（ａ））。その後、ポリ尿素膜８を除去し（図１５（ｂ））、トレンチ及びビアホールに銅配線６８を埋め込む（図１５（ｃ））。銅配線を埋め込む前にポリ尿素膜８を除去する工程は、既述のように加熱による解重合あるいは酸素を含むプラズマによるアッシングにより行われる。
＜第３の実施形態＞
図１６〜図１８は、図４に示した第３の実施形態を適用した具体的な製造工程の一例を示す図である。この例は、デュアルダマシンにより配線金属を埋め込む一連の処理工程の一部に相当する。１１は下層側の例えば層間絶縁膜、１２は層間絶縁膜１１に埋め込まれた配線材料である銅配線、１３はエッチング時のストッパーの機能を持つエッチングストッパー膜である。
エッチングストッパー膜１３の上には、層間絶縁膜である低誘電率膜２０が形成されている。低誘電率膜２０は、この例ではＳｉＯＣ膜が用いられる。低誘電率膜２０は多孔質であり、低誘電率膜２０内の孔部２１を極めて模式的に示している。
先ず図１６（ａ）に示す表面構造を有する基板に対して、既述のようにしてポリ尿素膜８を成膜すると、孔部２１内にてポリ尿素が生成され、また低誘電率膜２０の表面にポリ尿素膜８が積層される（図１６（ｂ））。低誘電率膜２０全体として見れば、孔部２１群内にポリ尿素膜８が成膜されたということができる。この段階では孔部２１内には隙間が形成されており、ポリ尿素の埋め込みは不十分な状態である。なお、孔部２１内のポリ尿素は斜線で示している。
次いで基板を既述のように加熱することにより孔部２１内がポリ尿素で埋め尽くされる。このとき例えば加熱を継続することにより低誘電率膜２０の表面のポリ尿素膜８が消失する（図１６（ｃ））。
続いてトレンチに対応する部位が開口する、例えばＴｉＮ（チタンナイトライド）膜からなるハードマスク６１を公知の手法により形成し（図１６(ｄ)）、更にハードマスク２２の上にビアホールをエッチングするときのマスクとなる有機膜からなるマスク用の膜２３、反射防止膜２４をこの順に積層する（図１７(ａ)）。
これらのマスクを用いて公知の手法によりビアホール２０１、トレンチ２０２をこの順に形成すると共に、ビアホール２０１の底部のエッチングストッパー膜１３をエッチングして除去する（図１７(ｂ)）。エッチングはプラズマを用いて行われるが、低誘電率膜２０の孔部２１には、保護膜であるポリ尿素が埋め込まれていることから、低誘電率膜２０に対するプラズマのダメージが抑えられる。
その後、ビアホール２０１及びトレンチ２０２の内面に、後述の導電路である銅が低誘電率膜２０に拡散することを防止するためのバリア層２５、例えばＴｉとＴｉＯＮとの積層膜からなるバリア層２５を成膜する（図１７(ｃ)）。しかる後、ビアホール２０１及びトレンチ２０２に銅２６を埋め込み（図１７(ｄ)）、余分な銅２６、バリア層２５ハードマスク２２をＣＭＰ（Chemical Mechanical Polishing）により除去して銅配線を形成する（図１８(ａ)）。そして、基板を例えば３００℃以上に加熱して、低誘電率膜２０の孔部２１を埋めている埋め込み物質であるポリ尿素を解重合により除去する（図１８(ｂ)）。
以上において、ポリ尿素膜８の成膜方法は、この場合、例えばイソシアネート及びアミンの一方である液体を例えばスピンコーティング法により基板に供給して低誘電率膜に浸透させ、次いでイソシアネート及びアミンの他方である液体を同様にスピンコーティング法により基板に供給する手法であってもよい。
スピンコーティング法は、レジスト液などの薬液を基板の表面に塗布する、一般的に用いられている手法であり、基板を例えばバキュームチャックに吸着させ、基板の中心部に薬液を吐出すると共にバキュームチャックを高速で回転させて、薬液を展伸させる塗布法である。またノズルの直前の上流側で液体であるイソシアネート及び液体であるアミンを混合し、混合液をノズルから基板に吐出させてスピンコーティングを行ってもよい。
また自己重合の原料である、イソシアネート（液体）を基板に供給し、次いで当該基板に水分、例えば水蒸気を供給するようにしてもよい。この場合イソシアネートは、液体として基板に供給してもよいが、ミストとして供給してもよい。イソシアネートと水分とを反応させると、イソシアネートが加水分解して直ちにポリ尿素が生成される。
イソシアネート（液体）を基板に供給する手法としては例えば上述のスピンコーティング法を利用することができる。またイソシアネートと水分とを反応させる手法としては、例えば８０℃の加熱雰囲気でありかつ水蒸気雰囲気（相対湿度１００％）に基板を位置させることにより、水蒸気がイソシアネートと反応する。水蒸気処理を行う装置としては、例えば処理容器内の底部側に、ヒータを内蔵した基板の載置台を配置し、載置台の上方に基板全体にシャワー上に水蒸気を吐出する水蒸気吐出部を設けた構成を採用することができる。
［評価試験１］
溝からなる凹部が形成されたシリコン層を表層に有する基板にポリ尿素膜を成膜した。溝幅は５０００μｍ、溝の深さは３００ｎｍである。ポリ尿素膜は、真空雰囲気にて１，３−ビス(イソシアネートメチル)シクロヘキサン（Ｈ６ＸＤＩ）と１，３−ビス(アミノメチル)シクロヘキサン（Ｈ６ＸＤＡ）とを交互に気体の状態で供給することにより３００ｎｍの膜厚に成膜した。次いで真空雰囲気下において不活性ガスである窒素ガスを処理雰囲気に供給しながら、基板を３３０℃で２０秒間加熱した。
図１９（ａ）及び（ｂ）は、夫々加熱前後における基板の側面のＳＥＭ（走査型電子顕微鏡）写真である。この結果から分かるように、ポリ尿素膜を加熱することにより段差部分が平滑化され、断面形状の調整及び膜量調整を行えることが裏付けられている。
［評価試験２］
ホールが形成されたシリコン層を表層に有する基板にポリ尿素膜を成膜した。ホールの口径、深さは夫々８０ｎｍ及び２μｍである。ポリ尿素膜は評価試験１と同様の方法で成膜した。次いで真空雰囲気下において窒素ガスを処理雰囲気に供給しながら基板を２６０℃で５分間加熱した。）
図２０は、基板の断面のＳＥＭ写真示しており、図２０（ａ）及び（ｂ）は、夫々加熱前後の状態を示している。なお、写真の横の並びについては、左端がホール全体、中央がホールの上部、右端がホールの底部を夫々示している。
図２０（ａ）の状態では、ポリ尿素膜はホールの内壁に沿って付着しているが、ホール内を埋め込むには至らず、ホール内にシームが生成されている。図２０（ｂ）の状態では、ホール内のシームが消えている。従ってポリ尿素膜を加熱することにより、既述した通り、ポリ尿素膜が解重合し、次いで冷却されてモノマーが重合し、ホール内がポリ尿素で満たされることが裏付けられている。
更に基板を同様の雰囲気で３００℃で５分間加熱した。図２０（ｃ）は、この加熱処理後の基板の断面のＳＥＭ写真である。ＳＥＭ写真によれば、基板の表面のポリ尿素膜が除去され（詳しくはホールの上部のポリ尿素膜も除去され）、ホールの底部にポリ尿素膜が残っていることが分かる。従って加熱時間、加熱温度を調整することで、ホール内にポリ尿素膜が埋め込まれ、更に基板の表面部のポリ尿素膜の膜厚を調整できることが裏付けられている。
［評価試験３］
ＳｉＯＣからなる多孔質の低誘電率膜を有する基板に対して、イソシアネートであるＨ６ＸＤＩとアミンであるＨ６ＸＤＡとを交互に気体の状態で３秒ずつ供給し、このサイクルを１００サイクル行ってポリ尿素膜を成膜した。この基板の表面部についてＸＰＳ（X-ray Photoelectron Spectroscopyにより組成を調べたところ、図２１に示す通りであった。
図２１から分かるように基板の表面に近い部位においては、Ｓｉ及びＯが少なく、Ｃが多いが、表面から離れた部位においては、Ｃが減少し、またＳｉ及びＯが増加している。そして深さが変わっても、これらの原子濃度はほぼ一定である。従って低誘電率膜の上にポリ尿素膜が積層されかつ低誘電率膜の孔部内にポリ尿素が埋め込まれていることが分かる。
更に基板を評価試験１と同様の雰囲気で２８０℃で５分間加熱し、基板の表面部について組成を調べたところ、図２２に示す通りであった。図２２から分かるように基板の表面に近い部位から遠い部位に至るまでＣ、Ｓｉ、Ｏの原子濃度がほぼ一定であることから、ポリ尿素膜のうち、低誘電率膜の上に積層されていた部分が除去されている。
そして図２１及び図２２において、低誘電率膜に対応する領域の窒素濃度（２）について比較すると、図２２の窒素濃度が図２１の窒素濃度よりも少し高い。従って図４（ｂ）の状態では、低誘電率膜の孔部に対するポリ尿素の埋め込みは不十分であるが、図４（ｄ）の状態では、低誘電率膜の孔部に対してポリ尿素が十分埋め込まれていることがわかる。
１１ 下層側の層間絶縁膜、
１２ 銅配線
１３ エッチングストッパー膜
２０ 低誘電率膜
２１ 孔部
２２ ハードマスク
２０１ ビアホール
２０２ トレンチ
５１ 処理容器
５４ 加熱ランプ
６１ 銅配線
６２ ＳｉＣ膜
６３ 層間絶縁膜
６４ ＳｉＯ２膜
６５ ホール
７０ 真空容器
７１ａ、７２ａ 原料供給源
７１ｂ、７２ｂ 気化器
７３ シャワーヘッド
８ ポリ尿素膜
８１〜８３ 基板
８１ａ 凸部
８２ａ 凹部
８３ａ 凹部

Claims (8)

  1. 基板に対して処理を行い、半導体装置を製造する方法において、
    基板の表面に重合用の原料を供給して、尿素結合を有する重合体からなる犠牲膜を形成する工程と、
    次に、前記犠牲膜を加熱することにより、当該犠牲膜の断面形状を変えるステップと共に当該犠牲膜の膜厚を調整するステップを行う工程と、
    その後、前記基板の表面に対して処理を行う工程と、
    次いで、前記犠牲膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記犠牲膜を除去する工程は、前記犠牲膜を加熱することにより前記重合体を解重合する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記犠牲膜が形成される基板の表面には段差が形成され、
    前記犠牲膜の断面形状を変えるステップは、前記犠牲膜の表面を平滑化するステップであることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記犠牲膜が形成される基板の表面には凹部が形成され、
    前記犠牲膜の断面形状を変えるステップは、前記凹部内に形成された空隙を埋め尽くす工程であり、
    前記犠牲膜の膜厚を調整するステップは、基板の表面が犠牲膜により覆われた状態で当該犠牲膜の表面の高さを小さくするステップであることを特徴とする請求項１または２記載の半導体装置の製造方法。
  5. 前記犠牲膜が形成される基板の表面には多孔質の低誘電率膜が形成され、
    前記犠牲膜を形成する工程は、前記重合体を前記低誘電率膜内の孔部内に押し込む工程であり、
    前記犠牲膜の断面形状を変えるステップは、前記犠牲膜を形成する工程にて形成された、前記孔部内の隙間を重合体により埋め尽くすステップであり、
    前記犠牲膜の膜厚を調整するステップは、前記低誘電率膜の上に成膜されている前記犠牲膜を除去するステップであることを特徴とする請求項１または２記載の半導体装置の製造方法。
  6. 前記犠牲膜を形成する工程は、イソシアネートの蒸気とアミンの蒸気とを基板に供給すると共に基板を加熱してイソシアネートとアミンとを重合反応させる工程であることを特徴とする請求項１ないし５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記犠牲膜を形成する工程は、イソシアネートの液体とアミンの液体とを基板に供給してイソシアネートとアミンとを当該基板表面で重合反応させる工程であることを特徴とする請求項１ないし５のいずれか一項に記載の半導体装置の製造方法。





  8. 前記犠牲膜を形成する工程は、イソシアネートの液体またはミストを基板に供給すると共に前記基板に水分を供給してイソシアネートを加水分解してアミンを生成し、イソシアネートとアミンとを重合反応させる工程であることを特徴とする請求項１ないし５のいずれか一項に記載の半導体装置の製造方法。
JP2017204744A 2017-10-23 2017-10-23 半導体装置の製造方法 Active JP6926939B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017204744A JP6926939B2 (ja) 2017-10-23 2017-10-23 半導体装置の製造方法
TW107136632A TWI775968B (zh) 2017-10-23 2018-10-18 半導體裝置之製造方法
KR1020180124818A KR102435733B1 (ko) 2017-10-23 2018-10-19 반도체 장치의 제조 방법
US16/165,228 US10790135B2 (en) 2017-10-23 2018-10-19 Method of manufacturing semiconductor device
CN201811234403.7A CN109698115B (zh) 2017-10-23 2018-10-23 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017204744A JP6926939B2 (ja) 2017-10-23 2017-10-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019079888A JP2019079888A (ja) 2019-05-23
JP6926939B2 true JP6926939B2 (ja) 2021-08-25

Family

ID=66171246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017204744A Active JP6926939B2 (ja) 2017-10-23 2017-10-23 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10790135B2 (ja)
JP (1) JP6926939B2 (ja)
KR (1) KR102435733B1 (ja)
CN (1) CN109698115B (ja)
TW (1) TWI775968B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
KR102894042B1 (ko) * 2020-07-07 2025-12-02 삼성전자주식회사 배선 구조물 및 그 형성 방법
JP7731313B2 (ja) * 2022-04-12 2025-08-29 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造システム

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2437348B2 (de) * 1974-08-02 1976-10-07 Ausscheidung in: 24 62 105 Verfahren zur herstellung von reliefstrukturen
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JP3863934B2 (ja) * 1995-11-14 2006-12-27 株式会社アルバック 高分子薄膜の形成方法
JP4076245B2 (ja) * 1997-04-11 2008-04-16 株式会社アルバック 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JPH10289902A (ja) * 1997-04-11 1998-10-27 Ulvac Japan Ltd 成膜装置
US7923383B2 (en) * 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
US6495208B1 (en) * 1999-09-09 2002-12-17 Virginia Tech Intellectual Properties, Inc. Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites
US20030196680A1 (en) * 2002-04-19 2003-10-23 Dielectric Systems, Inc Process modules for transport polymerization of low epsilon thin films
US7425346B2 (en) * 2001-02-26 2008-09-16 Dielectric Systems, Inc. Method for making hybrid dielectric film
US7144827B2 (en) * 2002-01-17 2006-12-05 Silecs Oy Poly(organosiloxane) materials and methods for hybrid organic-inorganic dielectrics for integrated circuit applications
JP2004079901A (ja) * 2002-08-21 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
JP2005092014A (ja) * 2003-09-19 2005-04-07 Jsr Corp 多層レジストプロセス用熱分解性下層膜形成組成物、下層膜、多層レジストおよびパターン形成方法
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
WO2006049264A1 (en) * 2004-11-04 2006-05-11 Showa Denko K.K. Ethylenically unsaturated group-containing isocyanate compound and process for producing the same, and reactive monomer, reactive (meth)acrylate polymer and its use
US20070260097A1 (en) * 2005-03-18 2007-11-08 Senkevich John J Deposition of Polymeric Materials and Precursors Therefor
US7816263B2 (en) * 2005-08-03 2010-10-19 Konica Minolta Holdings, Inc. Method for manufacturing thin film transistor
JP5000112B2 (ja) * 2005-09-09 2012-08-15 東京応化工業株式会社 ナノインプリントリソグラフィによるパターン形成方法
JP4692319B2 (ja) * 2006-02-17 2011-06-01 ソニー株式会社 半導体装置の製造方法
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
US8318966B2 (en) * 2006-06-23 2012-11-27 Praxair Technology, Inc. Organometallic compounds
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
US7598169B2 (en) * 2007-02-21 2009-10-06 International Business Machines Corporation Method to remove beol sacrificial materials and chemical residues by irradiation
JP4860525B2 (ja) * 2007-03-27 2012-01-25 富士フイルム株式会社 硬化性組成物及び平版印刷版原版
JP5445788B2 (ja) * 2008-03-10 2014-03-19 日産化学工業株式会社 画像形成用下層膜組成物
KR20110120918A (ko) * 2009-01-29 2011-11-04 쇼와 덴코 가부시키가이샤 전사 재료용 경화성 조성물 및 (메트)아크릴로일기 함유 우레아 화합물
JP2011040561A (ja) * 2009-08-11 2011-02-24 Tokyo Electron Ltd 半導体装置の製造方法。
US20110244142A1 (en) * 2010-03-30 2011-10-06 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
KR101849397B1 (ko) * 2010-11-02 2018-04-17 닛산 가가쿠 고교 가부시키 가이샤 막 형성용 조성물
US8623447B2 (en) * 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors
CA2826113C (en) * 2011-01-31 2018-09-04 Bristol-Myers Squibb Company C-17 and c-3 modified triterpenoids with hiv maturation inhibitory activity
JP5857942B2 (ja) * 2011-11-30 2016-02-10 信越化学工業株式会社 蒸着用フッ素系表面処理剤及び該表面処理剤で蒸着処理された物品
US20130171819A1 (en) * 2011-12-28 2013-07-04 Toshiba America Electronic Components, Inc. Methods for integration of metal/dielectric interconnects
JP2015511325A (ja) * 2012-01-18 2015-04-16 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ シリコンリッチ反射防止コーティグ材料及びそれらの作製方法
JP5862459B2 (ja) * 2012-05-28 2016-02-16 東京エレクトロン株式会社 成膜方法
JP5894106B2 (ja) * 2012-06-18 2016-03-23 信越化学工業株式会社 レジスト下層膜形成用化合物、これを用いたレジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
US8870345B2 (en) * 2012-07-16 2014-10-28 Xerox Corporation Method of making superoleophobic re-entrant resist structures
JP6004172B2 (ja) * 2012-07-31 2016-10-05 日産化学工業株式会社 カルボニル基含有カルバゾールノボラックを含むリソグラフィー用レジスト下層膜形成組成物
US8877658B2 (en) * 2012-10-17 2014-11-04 Globalfoundries Inc. Directed self-assembly of block copolymers using laser annealing
JP6206677B2 (ja) * 2012-12-14 2017-10-04 日産化学工業株式会社 カルボニル基含有ポリヒドロキシ芳香環ノボラック樹脂を含むレジスト下層膜形成組成物
KR20140087904A (ko) * 2012-12-31 2014-07-09 삼성전자주식회사 블록 코폴리머 층의 패턴 형성 방법
WO2014144862A2 (en) * 2013-03-15 2014-09-18 Ndsu Research Foundation Synthesis of silicon containing materials using liquid hydrosilane compositions through direct injection
US9538586B2 (en) 2013-04-26 2017-01-03 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
US20160141530A1 (en) * 2013-06-11 2016-05-19 Sharp Kabushiki Kaisha Semiconductor element and semiconductor element manufacturing method
SG11201600447YA (en) * 2013-08-21 2016-03-30 Applied Materials Inc Variable frequency microwave (vfm) processes and applications in semiconductor thin film fabrications
US9177795B2 (en) * 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
JP6245272B2 (ja) * 2013-11-21 2017-12-13 株式会社ニコン 配線パターンの製造方法およびトランジスタの製造方法
JP6195786B2 (ja) * 2013-12-06 2017-09-13 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
CN104749905B (zh) * 2013-12-31 2018-02-13 罗门哈斯电子材料有限公司 定向自组装图案形成方法和组合物
US9761443B2 (en) * 2014-01-31 2017-09-12 The Regents Of The University Of California Method for passivating surfaces, functionalizing inert surfaces, layers and devices including same
US9508549B2 (en) * 2014-12-26 2016-11-29 Dow Global Technologies Llc Methods of forming electronic devices including filling porous features with a polymer
JP6502885B2 (ja) * 2015-05-18 2019-04-17 信越化学工業株式会社 レジスト下層膜材料及びパターン形成方法
US10115586B2 (en) * 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition

Also Published As

Publication number Publication date
JP2019079888A (ja) 2019-05-23
KR102435733B1 (ko) 2022-08-25
TWI775968B (zh) 2022-09-01
US20190122883A1 (en) 2019-04-25
CN109698115A (zh) 2019-04-30
KR20190045071A (ko) 2019-05-02
TW201923968A (zh) 2019-06-16
CN109698115B (zh) 2023-11-03
US10790135B2 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
JP4838190B2 (ja) 制御された気孔を形成するための材料及び方法
US6797607B2 (en) Contact planarization using nanoporous silica materials
TWI689988B (zh) 半導體裝置之製造方法、真空處理裝置及基板處理裝置
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
TWI696034B (zh) 半導體裝置之製造方法
JP7045929B2 (ja) 半導体装置の製造方法および基板処理装置
JP6926939B2 (ja) 半導体装置の製造方法
US11495490B2 (en) Semiconductor device manufacturing method
JPWO2004114381A1 (ja) 半導体装置の製造方法
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
JP3491451B2 (ja) 層間膜の形成方法
JPS59225529A (ja) 絶縁層の平坦化方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6926939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250