KR20140087904A - 블록 코폴리머 층의 패턴 형성 방법 - Google Patents

블록 코폴리머 층의 패턴 형성 방법 Download PDF

Info

Publication number
KR20140087904A
KR20140087904A KR1020120158701A KR20120158701A KR20140087904A KR 20140087904 A KR20140087904 A KR 20140087904A KR 1020120158701 A KR1020120158701 A KR 1020120158701A KR 20120158701 A KR20120158701 A KR 20120158701A KR 20140087904 A KR20140087904 A KR 20140087904A
Authority
KR
South Korea
Prior art keywords
block copolymer
polymer component
trench
repeating unit
annealing
Prior art date
Application number
KR1020120158701A
Other languages
English (en)
Inventor
박연정
고행덕
김미정
정성준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120158701A priority Critical patent/KR20140087904A/ko
Priority to US14/139,986 priority patent/US9029271B2/en
Publication of KR20140087904A publication Critical patent/KR20140087904A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

바닥 표면과 양쪽 측벽의 표면에 의해 정의되고 전체 길이에 걸쳐 일정한 폭을 가진 트랜치, 및 상기 트랜치의 길이 방향에 수직하게 놓여진 가로형 벽을 포함하는 가이드 패턴이 제공된 표면을 가진 기판을 얻는 단계; 상기 기판의 표면에 블록 코폴리머 층을 형성하는 단계; 및 상기 블록 코폴리머를 어닐링하여 상기 트랜치 내의 상기 블록 코폴리머의 조립을 유도하는 단계를 포함하는 블록 코폴리머 층의 패턴 형성 방법으로서, 상기 블록 코폴리머는 상기 어닐링에 의해 상기 트랜치 내에서 주기 λo 를 가지고 정렬된 이방성 개별 영역들로 미세 상분리되는, 블록 코폴리머 층의 패턴 형성 방법이 제공된다.

Description

블록 코폴리머 층의 패턴 형성 방법 {METHODS OF PATTERNING BLOCK COPOLYMER LAYERS}
블록 코폴리머 층의 패턴 형성 방법에 관한 것이다.
전자 기기의 소형화 및 반도체 소자의 집적도 증가에 따라 반도체 메모리, 논리 회로 등의 제조를 위해 나노 크기의 미세 패턴을 형성하는 리소그라피 기술에 대한 수요도 증가하고 있다. 전통적인 포토리소그라피 기술은 파장 분해능의 한계로 인해, 나노 규모의 미세 패턴, 특히 20 nm 이하의 나노 패턴을 구현하기 어렵다. 이에, 새로운 원리를 바탕으로 다양한 나노 패턴 제작 기술들이 개발되고 있는데, 그 하나의 예가 자기조립 나노 구조물을 이용한 나노 패턴 제작 방법이다.
블록 공중합체는 자기조립에 의해 나노 구조물을 형성할 수 있는 고분자 소재의 일종이다. 블록 공중합체는 화학적으로 서로 다른 고분자 블록들이 공유결합을 통해 연결되어 있는 분자 구조를 가지며, 자기 조립에 의해 5 내지 50 nm 수준의 주기로 반복되는 구, 실린더, 라멜라 등의 다양한 나노 구조물을 형성할 수 있다. 블록 공중합체는, 병렬식 공정을 통해 대면적 정렬(long range order)을 가진 나노 구조물들을 형성할 수 있으며, 제조된 블록 공중합체의 나노 구조물은 제거가 용이한 주형(template)으로서 이용될 수 있어 IT, BT, ET 분야에서 다양한 차세대 소자 제작을 위한 나노 패터닝 기술로서 주목받고 있다. 패터닝을 위해서는, 가이드 패턴을 포함한 기판에 블록 코폴리머 필름을 형성하고 어닐링을 통해 블록 코폴리머의 자기 조립을 형성하면서 필요한 방향으로 유도(direct)하여 수직 배열된 라멜라 구조물 또는 수평 배열된 실린더 구조를 얻을 수 있다. 이러한 구조물은 선택적 에칭/제거 공정을 거쳐 라인/스페이스 어레이를 제공할 수 있고, 제조된 어레이는 후속 공정에서 마스크 등으로 이용될 수 있다.
블록 공중합체가 형성하는 나노 구조물을 패턴화에 사용하기 위해서는, 형성된 나노 구조물들을 넓은 면적에 걸쳐 결함 없이 정렬시킬 수 있어야 한다. 패턴의 미세화 경향에 따라, 블록 공중합체 필름의 두께도 얇아진다. 이렇게 얇은 필름의 경우, 기판 상에서 필름의 파열(rupture)이 발생하여 액적(droplet)으로 되는 "비적심 (dewetting) 현상"이 일어나기 쉽고, 이는 미세 패턴의 결함 증가를 초래할 수 있다.
본 발명의 일 구현예는 비적심 현상 없이 블록 공중합체의 자기 조립으로부터 나노 구조물의 패턴을 형성하는 방법을 제공한다.
본 발명의 일 구현예는, 바닥 표면(bottom surface)과 양쪽 측벽의 표면(surfaces of both sidewall)에 의해 정의되고 전체 길이에 걸쳐 일정한 폭을 가진 트랜치(trench), 및 상기 트랜치의 길이 방향에 수직하게 놓여진 가로형 벽(latitudinal wall)을 포함하는 가이드 패턴이 제공된 표면을 가진 기판을 얻는 단계; 상기 기판의 표면에 블록 코폴리머 층을 형성하는 단계; 및 상기 블록 코폴리머를 어닐링하여 상기 트랜치 내의 상기 블록 코폴리머의 조립을 유도(direct)하는 단계를 포함하되, 상기 블록 코폴리머는 상기 어닐링에 의해 상기 트랜치 내에서 주기(λo)를 가지고 정렬(aligned)된 이방성 개별 영역들로 미세 상분리되는, 블록 코폴리머 층의 패턴 형성 방법을 제공한다.
상기 가로형 벽은 상기 트랜치의 끝단으로부터 10 ㎛ 이하로 이격(spaced apart)되어 놓여질 수 있다.
상기 가로형 벽은 상기 트랜치의 끝단과 맞닿아 있을 수 있다.
상기 이방성 개별 영역들은 λo 의 주기를 가지고 반복되며, 상기 트랜치의 깊이는, 0.25λo 내지 3λo 의 범위일 수 있다.
상기 가로형 벽의 높이는 상기 트랜치의 깊이 이상일 수 있다.
상기 블록 코폴리머는, 서로 비혼화성인 제1 폴리머 성분과 제2 폴리머 성분으로 이루어질 수 있다.
상기 제1 폴리머 성분과 상기 제2 폴리머 성분의 분자량의 비율은 40:60 내지 60:40이고, 상기 이방성 개별 영역들은, 상기 기판의 표면에 수직하게 배향된 라멜라 구조를 포함할 수 있다.
상기 제1 폴리머 성분과 상기 제2 폴리머 성분의 분자량의 비율은 20:80 내지 39:61이고, 상기 이방성 개별 영역들은, 상기 기판의 표면에 수직하게 또는 수평하게 배향된 실린더 구조를 포함할 수 있다.
상기 어닐링은, 진공 또는 불활성 대기 중에서의 열적 어닐링, 용매 증기 보조형 어닐링, 또는 초임계 유체 보조형 어닐링을 포함할 수 있다.
상기 패턴 형성 방법은, 블록 코폴리머의 개별 영역들의 일부를 선택적으로 제거하는 단계를 더 포함할 수 있다.
토포그래피형 가이드 패턴의 모서리 부분의 구조를 제어하여 후처리 공정에서 박막의 균일성을 확보할 수 있고, 예컨대 40nm 이하와 같이 얇은 두께의 필름에서 비적심 현상을 최소화함으로써, 가이드 패턴에 의해 유도되는 블록 공중합체의 자기 조립된 구조물의 패턴 면적을 증가시킬 수 있다. 또한, 박막에서 비적심을 최소화함으로써 패턴의 정렬도를 향상시키고, 결함 밀도를 감소시키며, 후처리 공정 시간을 자유롭게 조절할 수 있다.
도 1은 가로형 벽이 없는 통상의 토포그래피형 가이드 패턴의 사시도이다.
도 2는 본 발명의 일구현예에 따른 방법에서 사용될 수 있는 가이드 패턴의 사시도이다.
도 3은 본 발명의 다른 구현예에 따른 방법에서 사용될 수 있는 가이드 패턴의 사시도이다.
도 4는 실시예 1에서 소정의 시간 동안 어닐링된 블록 코폴리머 층을 포함한 기판의 SEM 사진이다.
도 5는 실시예 1에서 상이한 시간 동안 어닐링된 블록 코폴리머 층을 포함한 기판의 SEM 사진이다.
도 6은 실시예 1에서 100 분 어닐링된 블록 코폴리머 층을 포함한 기판의 SEM 사진 및 상기 기판에서 하나의 트랜치의 끝단 구획을 확대하여 나타낸 SEM 사진이다.
도 7은, 실시예 2에서, 100 분 동안 어닐링된 블록 코폴리머 층을 포함한 기판의 SEM 사진이다.
도 8은 비교예에서 소정의 시간 동안 어닐링된 블록 코폴리머 층을 포함한 기판의 SEM 사진이다.
도 9는 비교예에서 상이한 시간 동안 어닐링된 블록 코폴리머 층을 포함한 기판의 SEM 사진이다.
도 10은 비교예에서 100 분 어닐링된 블록 코폴리머 층을 포함한 기판의 SEM 사진 및 상기 기판에서 하나의 트랜치의 끝단 구획을 확대하여 나타낸 SEM 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 구현예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 구현예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 구현예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 구현예들에서, 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 다른 정의가 없다면 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
여기서, "이방성 개별 영역들이 나타내는 주기"는, 반복되는 이방성 개별 영역들 사이의 거리를 나타낸다. 구체적으로, 상기 개별 영역들이 실린더 구조를 형성하는 경우, 6방정계 어레이(hexagonal array)에서 실린더 간의 거리가 개별 영역의 주기이다. 상기 개별 영역들이 ABAB 라멜라 구조를 형성하는 경우, AB 층의 두께의 합이 개별 영역의 주기이다.
여기서, "토포그래피 패턴" 이라 함은, 주기를 가지고 반복되는 트랜치 및 메사를 포함하는 패턴을 의미한다.
여기서, "제1 및 제2 폴리머 성분들에 대하여 중성인 표면" 이라 함은, 제1 및 제2 폴리머 성분들이 해당 표면에 대하여 실질적으로 동일/유사한 수준의 표면 장력 (또는 친화성)을 가지는 표면을 의미한다. 여기서, "제1 폴리머 성분 (또는 상기 제2 폴리머 성분)에 대하여 선택성을 가지는 표면(preferential surface)"이라 함은, 제1 폴리머 성분(또는 제2 폴리머 성분)에 대한 표면 에너지가 제2 폴리머 성분 (또는 제1 폴리머 성분)에 대한 표면 에너지보다 낮아서, 해당 표면에 제1 폴리머 성분(또는 제2 폴리머 성분)이 우선적으로 접촉하게 되는 것 (달리 말해, 상기 제1 폴리머 성분 (또는 제2 폴리머 성분)이 우선적으로 상기 표면을 적시게 되는 것)을 말한다.
일 구현예에서, 블록 코폴리머 층의 패턴 형성 방법은, 바닥 표면(1)과 양쪽 측벽의 표면(2)에 의해 정의되고 전체 길이에 걸쳐 일정한 폭을 가진 트랜치(3), 및 상기 트랜치의 길이 방향에 수직하게 놓여진 가로형 벽(5)을 포함하는 가이드 패턴이 제공된 표면을 가진 기판을 얻는 단계; 상기 기판의 표면에 블록 코폴리머 층을 형성하는 단계; 및 상기 블록 코폴리머를 어닐링하여 상기 트랜치 내의 상기 블록 코폴리머의 조립을 유도하는 단계를 포함하며, 상기 어닐링에 의해 상기 블록 코폴리머는 상기 트랜치 내에서 주기(λo)를 가지고 정렬된 이방성 개별 영역들로 미세 상분리된다.
상기 가로형 벽은 상기 트랜치의 끝단으로부터 10 ㎛ 이하, 구체적으로 6 ㎛ 이하로 이격되어 배치될 수 있다(참조: 도 3). 대안적으로, 상기 가로형 벽은, 상기 트랜치의 끝단과 맞닿아 있어서, 상기 트랜치는 상기 가로형 벽에 의해 닫힌 끝단을 가진다(closed end) (참조: 도 2).
도 1에 나타낸 바와 같이, 가로형 벽을 가지지 않은 통상의 가이드 패턴에서는, 기재 상에 형성된 블록 공중합체의 박막을 어닐링하여 블록 코폴리머의 자기 조립을 유도하는 과정에서 박막의 비적심(dewetting) 현상을 일으킨다. 이러한 비적심 현상은 트랜치의 끝단 구획에서의 필름의 손실로 이어질 뿐만 아니라, 가이드 패턴에 의한 BCP 자기 조립의 유도를 방해하여 트랜치 중간 부분에서 패턴의 결함을 초래한다. 보다 얇은 패턴의 형성을 위해서는 보다 낮은 분자량의 블록 공중합체를 사용하는데, 이처럼 낮은 분자량의 블록 공중합체는 유동성이 높을 뿐만 아니라, 기재 상에 형성되는 블록 공중합체 층의 두께도 더 얇아진다. 그 결과, 후처리 공정인 어닐링 시 블록 공중합체 층의 비적심 현상이 심화된다. 특히, 낮은 분자량의 블록 공중합체 물질을 사용할 경우, 상분리에 의해 실린더 또는 라멜라 등의 개별 영역(discrete domain)을 형성하기 위해서는 블록 공중합체를 구성하는 폴리머 성분들 간에 용해도 파라미터의 차이가 큰 블록 공중합체를 적용해야 한다. 그러나, 용해도 파라미터의 차이가 큰 블록 공중합체에서는 비적심 현상이 더 현저해지며, 이에 따라 패턴 결함 밀도가 크게 증가한다.
토포그라피형 가이드 패턴을 사용하는 본 발명의 일구현예에 따른 상기 패턴화 방법에서는, 트랜치 끝단에 인접하여 혹은 트랜치 끝단으로부터 소정의 거리를 두고 이격되어 놓여진 가로형 벽을 트랜치 길이 방향에 수직하게 배치하여 비적심 현상 및 이로 인한 결함 발생을 억제할 수 있다. 즉, 토포그래피 가이드 패턴을 이용하여 블록 공중합체 자기조립을 유도하고 이로부터 수십 또는 수 나노 미터 규모의 라인 패턴을 형성함에 있어서, 가이드 패턴의 트랜치에 수직한 가로형 벽을 제공하여, 자기 조립을 위한 열처리 시 박막의 안정성을 향상시키고, 비적심 현상을 최소화할 수 있다. 이렇게 박막 안정성이 향상된 블록 공중합체 필름을 어닐링하여 미세 상분리를 유도함으로써 형성된 라인/스페이스 패턴은 감소된 수준의 결함 밀도를 나타낸다.
비제한적인 예로서 도 2 및 도 3을 참조하면, 도 2 및 도 3에 나타낸 토포그래피 가이드 패턴은, 바닥 표면(1)과 양쪽 측벽 표면(2)에 의해 정의되는 트랜치(3)를 포함하며, 상기 트랜치(3)는 그의 전체 길이에 걸쳐 동일한 폭을 가진다. 도 1의 가이드 패턴과 비교할 때, 도 2 및 도 3의 가이드 패턴은 트랜치의 길이 방향에 수직하게 배치된 가로형 벽(5)을 더 포함한다.
도 1에 나타낸 바와 같이, 가로형 벽을 포함하지 않은 가이드 패턴 상에 블록 공중합체 층을 형성하고, 이를 어닐링하는 경우, 패턴이 존재하지 않는 편평한 구역(flat area: 4)으로부터 비적심 현상이 발생하기 시작하며, 이러한 비적심 현상은 가이드 패턴의 트랜치 내부까지 쉽게 전파된다. 트랜치 내부로의 비적심 현상의 전파는 어닐링 시간이 길어질수록 현저해 진다. 가이드 패턴 끝단으로부터 비적심 현상이 확산되어 들어오면, 패턴화 영역의 감소를 초래할 뿐만 아니라, 비적심 현상이 없는 가이드 패턴의 중간 부분에 있는 개별 영역들의 유도에도 영향을 주어 다수의 결함이 발생하게 된다.
이와 대조적으로, 도 2 및 도 3에 나타낸 바와 같이, 가로형 벽 (5)을 포함한 가이드 패턴을 사용하여 블록 코폴리머의 자기 조립을 유도하는 경우, 편평한 구역(4)에서의 비적심 발생을 억제할 수 있거나, 비적심 현상의 트랜치(3) 내부로의 전파를 효과적으로 방지할 수 있다. 따라서, 패턴화 영역의 손실이 실질적으로 없고, 특히 트랜치 끝단 구획에서의 비적심 현상에 기인하는 트랜치 중간 부분에서의 결함 발생을 현저히 감소시킬 수 있다. 도 2 또는 도 3의 가이드 패턴에서도 편평한 구역(4)은 존재하지만, 이러한 편평한 구역(4)이, 예컨대 트랜치 바닥 표면으로부터 트랜치 깊이에 해당하는 높이만큼 더 높은 곳에 위치하거나(참조: 도 2), 혹은 편평한 구역(4)의 폭이 가로형 벽(5)에 의해 10㎛ 이하의 값으로 한정된다. 이러한 가로형 벽(5)의 존재는, 비적심 현상의 트랜치 내부로의 전파를 막을 수 있고/거나 비적심 현상을 효과적으로 억제할 수 있다. 비적심 현상은, 블록 코폴리머 층 내에서 개개의 폴리머 사슬들이 자유 에너지의 측면에서 보다 안정한 상태로 존재하고자 이동하기 때문에 일어나는 현상이다. 도 2와 같이 가로형 벽이 트랜치의 끝단과 맞닿아 존재하는 경우에도 가로형 벽의 편평한 구역(4)에 생성된 비적심 현상이 트랜치 내부로 전파될 수 없게 되어 트랜치 내부에서의 비적심 현상 발생을 방지할 수 있다. 트랜치를 포함하는 토포그래피형 가이드 패턴에서, 전술한 바와 같이, 가로형 벽(5)을 배치하여 모서리 부분의 구조를 제어함으로써 어닐링 등 후처리 공정에서 박막의 균일성을 확보할 수 있다. 또한, 40nm 이하의 두께를 가진 박막에서도 비적심 현상이 최소화되어, 가이드 패턴에 의해 유도되는 블록 공중합체의 자기 조립된 구조물의 패턴 면적을 증가시킬 수 있다. 또한, 비적심 현상의 영향 없이 어닐링 시간을 증가시킬 수 있으며, 이에 따라 패턴의 정렬도를 향상시키고, 결함을 최소화할 수 있다.
상기 가로형 벽의 높이는 특별히 제한되지 않으며, 적절히 조절할 수 있다. 예컨대, 상기 가로형 벽의 높이는 트랜치 깊이 이상일 수 있다.
상기 트랜치의 폭 및 깊이는, 형성하고자 하는 패턴의 종류 및 형상, 사용하는 블록 코폴리머의 종류, 주기, 두께 등에 따라 선택할 수 있다. 구체적으로, 블록 공중합체의 자기 조립에 의해 형성된 개별 영역들의 주기를 λo라고 할 때, 상기 트랜치 폭은 1λo 내지 50 λo, 구체적으로는 1λo 내지 30 λo 일 수 있다. 트랜치 깊이는, 형성하고자 하는 블록 코폴리머 층의 두께 및 사용된 블록 코폴리머의 종류, 주기, 두께 에 따라 선택할 수 있으며, 0.25λo 내지 3λo, 구체적으로는 0.5λo 내지 1.5λo 일 수 있다. 예컨대, 트랜치 깊이는, 5nm 내지 100nm, 구체적으로는 10 내지 40nm 일 수 있다. 블록 공중합체의 자기 조립에 의해 형성된 개별 영역들의 주기 λo는, 5nm 내지 100 nm, 구체적으로는 10nm 내지 50nm 의 범위일 수 있으나, 이에 제한되는 것은 아니다. 상기 트랜치의 길이는 특별히 제한되지 않으며, 상기 트랜치는 원하는 길이를 가질 수 있다.
전술한 바와 같이 가로형 벽을 구비한 가이드 패턴의 경우, 트랜치 내부로의 비적심 현상의 확산을 효과적으로 억제할 수 있기 때문에, 깊이가 1 λo 이하의 트랜치를 사용한 경우에도 비적심 현상에 의한 결함 밀도의 증가 없이 라인/스페이스 패턴을 제공할 수 있다.
가로형 벽(5) 및 트랜치(3)를 포함하는 가이드 패턴의 형성은 임의의 방법으로 수행될 수 있다. 이러한 패터닝 방법은, 리소그라피 등, 하향식 패터닝(top-down patterning), 상향식 조립(bottom-up assembly), 또는 이들의 조합일 수 있으며, X-선 리소그라피, 극자외선 리소그라피, 전자빔 리소그라피, 포토리소그라피, 간섭 리소그라피, 나노 임프린트 리소그라피 등을 사용할 수 있다. 비제한적인 예를 들자면, 가이드 패턴 형성은, 간섭 리소그라피(interference lithography) 및 이온 에칭을 사용하여 소정의 깊이를 가진 정사각형 파형 프로파일의 그루브(groove)로 패턴화시키는 단계를 포함할 수 있다. 대안적으로 토포그래피 패터닝은 포지티브형 또는 네가티브형 포토레지스트를 사용하여 노광 및 현상 등에 의해 패턴을 형성하여, (그리고, 선택에 따라 이를 마스크로 한 에칭 공정을 수행하여) 트랜치(trench) 및 가로벽을 제공하는 단계를 포함할 수 있다.
상기 패턴 형성 방법에서는, 임의의 타입의 기재가 사용될 수 있다. 예컨대, 블록 코폴리머가 추가의 가공을 위한 레지스트 마스크로서 사용되는 반도체 응용 분야에서, 상기 기재는, 폴리머, 금속(합금 포함), 금속 산화물, 금속 질화물 등을 포함할 수 있다. 상기 기재를 구성하는 재료의 구체적인 예는, 실리콘, 구리, 크롬, 철, 알루미늄, 하프늄, 갈륨 등의 금속과 이들의 산화물 또는 질화물 (예컨대, 실리콘 옥사이드, 하프늄 옥사이드, 알루미늄 옥사이드, 질화 실리콘), 유리, 폴리에틸렌, 폴리에틸렌테레프탈레이트, 폴리이미드 등을 포함하나 이에 제한되지 않는다. 상기 트랜치의 반복 주기는 상기 이방성 개별 영역의 주기(λo)보다 클 수 있다.
상기 트랜치는, 소망하는 개별 영역의 형상 (예컨대, 수평 실린더 또는 수직 라멜라)을 고려하여 상이한 젖음(wetting) 특성을 나타내는 바닥 표면과 양쪽 측벽 표면을 가질 수 있다. 예컨대, 제1 및 제2 폴리머 성분을 포함하는 블록 코폴리머를 사용하여 트랜치 내에 수직 라멜라 구조를 형성하고자 하는 경우, 상기 트랜치는 제1 폴리머 성분과 제2 폴리머 성분에 대하여 중성인 바닥 표면과, 제1 폴리머 성분 또는 상기 제2 폴리머 성분에 대하여 선택성을 가지는 측벽 표면을 가질 수 있다. 대안적으로, 제1 및 제2 폴리머 성분을 포함하는 블록 코폴리머를 사용하여 트랜치 내에 수평 실린더 구조를 형성하고자 하는 경우, 상기 트랜치의 바닥 및 측벽 표면은 제1 폴리머 성분 또는 상기 제2 폴리머 성분에 대하여 선택성을 가질 수 있다.
중성인 표면을 제공하기 위해서는, 예컨대, 상기 표면에 중성의 자기 조립 단분자 층 또는 중성의 폴리머 브러쉬 층을 제공할 수 있다. 상기 자기 조립 단분자 층의 구체적인 예로서는, 펜틸트리클로로실란(Phenethyltrichlorosilane: PETCS), 페닐트리클로로실란(Phenyltrichlorosilane: PTCS), 벤질트리클로로실란(Benzyltrichlorosilane: BZTCS), 토일트리클로로실란(Tolyltrichlorosilane: TTCS), 2-[(트리메톡시실일)에틸]-2-피리딘[2-{(trimethoxysilyl)ethl}-2-pyridine: PYRTMS)], 4-바이페닐일트리메톡시실란(4-biphenylyltrimethowysilane: BPTMS), 옥타데실트리클로로실란(Octadecyltrichlorosilane: OTS), 1-나프틸트리메톡시실란(1-Naphthyltrimehtoxysilane: NAPTMS), 1-{(트리메톡시실일)메틸}나프탈렌[1-{(trimethoxysilyl)methyl]}naphthalene: NATMS] 또는 (9-메틸안트라세닐)트리메톡시실란{(9-methylanthracenyl)trimethoxysilane: MANTMS}으로 이루어진 층을 들 수 있다. 중성의 폴리머 브러쉬 층의 구체적인 예로서는, 블록 공중합체를 구성하는 제1 폴리머 성분과 제2 폴리머 성분으로 이루어진 랜덤 코폴리머 (예컨대, PS-b-PMMA 블록 공중합체의 자기 조립을 이용하는 경우, PS-r-PMMA)를 들 수 있다.
제1 폴리머 성분과 제2 폴리머 성분으로 이루어진 블록 코폴리머 성분에 선택성을 가지는 표면을 제공하기 위해서는, 제1 폴리머 성분의 단독 중합체 또는 제2 폴리머 성분의 단독 중합체를 포함하는 폴리머 브러쉬층 (예컨대, 벤젠 고리에 히드록시기를 가지도록 개질된 폴리스티렌 (PS-OH), 또는 폴리디메틸 실록산 층)을 제공할 수 있다. PS-b-PMMA 블록 코폴리머를 사용할 경우, 실리콘 자연 산화물, 실리콘 산화물 및 실리콘 질화물 중 하나로 이루어진 표면은 PMMA 성분에 대하여 선택성을 가질 수 있다.
상기 블록 코폴리머로서는, 서로 비혼화성인 제1 폴리머 성분과 제2 폴리머 성분으로 이루어진 블록 코폴리머 등, 자기 조립에 의해 미세 상분리되는 임의의 코폴리머를 사용할 수 있다. 블록 코폴리머의 구체적인 예로서는, 스티렌 또는 그 유도체를 반복단위로 하는 2종의 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복단위로 하는 폴리머 성분과 (메트)아크릴산 에스테르를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복 단위로 하는 폴리머 성분과 실록산 또는 그 유도체를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복 단위로 하는 폴리머 성분과 실란 또는 그 유도체를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복 단위로 하는 폴리머 성분과 올레핀 단량체를 반복단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복 단위로 하는 폴리머 성분과 알킬렌 옥시드를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 알킬렌 옥시드를 반복 단위로 하는 폴리머 성분과 올레핀 단량체를 반복단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 및 알킬렌 옥시드를 반복 단위로 하는 폴리머 성분과 (메트)아크릴산 에스테르를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머를 들 수 있다. 블록 코폴리머를 구성하는 폴리머의 종류는 2 종류 이상일 수 있다. 또, 1종의 블록 코폴리머를 사용할 수도 있고, 2종 이상의 블록 코폴리머를 조합하여 사용할 수도 있다.
상기 (메트)아크릴산 에스테르의 구체적인 예로서는, (메트)아크릴산 메틸, (메트)아크릴산 에틸, (메트)아크릴산 프로필, (메트)아크릴산 시클로헥실, (메트)아크릴산 옥틸, (메트)아크릴산히드록시에틸, (메트)아크릴산 히드록시프로필, (메트)아크릴산벤질, (메트)아크릴산 안트라센, (메트)아크릴산 글리시딜, (메트)아크릴산 3,4-에폭시시클로헥실메탄, (메트)아크릴산 프로필 트리메톡시실란 등을 들 수 있으나, 이에 제한되는 것은 아니다.
상기 스티렌 유도체의 구체적인 예로서는, 알파메틸 스티렌, 2-메틸 스티렌, 3-메틸 스티렌, 4-메틸 스티렌, 4-t-부틸 스티렌, 4-n-옥틸 스티렌, 2,4,6-트리메틸 스티렌, 4-메톡시 스티렌, 4-t-부톡시 스티렌, 4-히드록시 스티렌, 4-니트로스티렌, 3-니트로스티렌, 4-클로로스티렌, 4-플루오로스티렌, 4-아세톡시비닐 스티렌, 4-비닐벤질 클로라이드, 1-비닐 나프탈렌, 4-비닐비페닐, 1-비닐-2-피롤리돈, 9-비닐 안트라센, 비닐 피리딘 등을 들 수 있으나 이에 제한되는 것은 아니다.
실록산 유도체의 구체적인 예로서는, 디메틸실록산, 디에틸 실록산, 디페닐 실록산, 메틸페닐 실록산 등을 들 수 있으나 이에 제한되는 것은 아니다.
알킬렌옥시드로서는, 에틸렌옥시드, 프로필렌 옥시드, 부틸렌 옥시드 등을 들 수 있으나 이에 제한되는 것은 아니다.
블록 코폴리머의 구체적인 예로서는, 폴리스티렌-폴리메틸메타크릴레이트 블록 코폴리머(PS-b-PMMA), 폴리스티렌-폴리메틸아크릴레이트 블록 코폴리머, 폴리스티렌-폴리에틸메타크릴레이트 블록 코폴리머, 폴리스티렌-폴리t-부틸 메타크릴레이트 블록 코폴리머, 폴리스티렌-폴리메타크릴산 블록 코폴리머, 폴리스티렌-폴리부톡시메타크릴레이트 블록 코폴리머, 폴리스티렌-폴리에틸아크릴레이트 블록 코폴리머, 폴리스티렌-폴리아크릴산 블록 코폴리머, 폴리스티렌-폴리부타디엔 블록 코폴리머(PS-b-PBD), 폴리스티렌-폴리이소프렌 블록 코폴리머(PS-b-PI), 폴리스티렌-폴리에틸렌프로필렌 블록 코폴리머 (PS-b-PEP), 폴리스티렌-폴리디메틸실록산 블록 코폴리머 (PS-b-PDMS), 폴리스티렌-폴리에틸렌 블록 코폴리머(PS-b-PE), 폴리스티렌-폴리비닐피리딘 코폴리머(PS-b-P4VP), 폴리스티렌-폴리에틸렌옥시드 블록 코폴리머(PS-b-PEO), 폴리에틸렌옥시드-폴리이소프렌 블록 코폴리머(PEO-b-PI), 폴리에틸렌옥시드-폴리부타디엔 블록 코폴리머(PEO-b-PBD), 폴리에틸렌옥시드-폴리메틸메타크릴레이트 블록 코폴리머(PEO-b-PMMA), 폴리에틸렌옥시드-폴리에틸렌에틸렌 블록 코폴리머(PEO-b-PEE), 폴리스티렌-폴리페로시아닐디메틸실란 블록 코폴리머(PS-b-PFS), 폴리부타디엔-폴리비닐피리딘 블록 코폴리머(PBD-b-PVP), 폴리이소프렌-폴리메틸메타크릴레이트 블록 코폴리머(PI-b-PMMA), 및 폴리2-비닐피리딘- 폴리디메틸실록산 블록 코폴리머(P2VP-b-PDMS) 등을 들 수 있으나, 이에 제한되는 것은 아니다.
블록 코폴리머의 자기 조립에 의해 형성된 개별 영역들의 형태는 블록 코폴리머를 구성하는 폴리머 성분의 분자량 비율에 의해 정해질 수 있다. 예컨대, 서로 비혼화성인 제1 폴리머 성분과 제2 폴리머 성분으로 이루어진 블록 코폴리머의 경우, 상기 제1 폴리머 성분과 상기 제2 폴리머 성분의 분자량의 비율은 40:60 내지 60:40인 경우 자기 조립에 의해 형성된 개별 영역들은 라멜라 패턴을 나타낼 수 있고, 상기 제1 폴리머 성분과 상기 제2 폴리머 성분의 분자량의 비율은 20:80 내지 39:61인 경우 자기 조립에 의해 형성된 개별 영역들은 실린더 포함 패턴을 나타낼 수 있다.
상기 블록 코폴리머의 전체 중량 평균 분자량은 특별히 제한되지 않으며, 예를 들어, 5000 내지 50만, 구체적으로는, 5,000 내지 30만, 더 구체적으로는 5,000 내지 10만, 보다 구체적으로는 5,000 내지 50,000의 범위일 수 있다.
상기 블록 코폴리머 층은, 어닐링에 의해 복수개의 개별 영역으로 미세 상분리될 수 있다. 예컨대, A-b-B 코폴리머 층은, 폴리머 A로 이루어진 개별 영역들(이하, PA라 함)과 폴리머 B로 이루어진 개별 영역(이하, PB라 함)들로 미세 상분리될 수 있다. 여기서 어닐링이라 함은, 반복되는 구조 단위에 의해 정의되는 정렬된 패턴을 형성함에 있어 블록 코폴리머를 이루는 2개 이상의 상이한 폴리머 성분들이 충분히 상 분리될 수 있도록 블록 코폴리머를 처리하는 것을 의미한다. 전술한 패턴 형성 방법에서, 블록 코폴리머의 어닐링은, (진공 또는 불활성 대기 하에서의) 열적 어닐링, (실온 이상의 온도에서 수행되는) 용매 증기-보조형 어닐링, 또는 초임계 유체 보조형 어닐링 등 공지된 다양한 방법에 의해 달성될 수 있다. 구체적인 예로서, 열적 어닐링은 블록 코폴리머에 따라 적절한 온도 및 시간에서 수행될 수 있다. 예컨대, 상기 열적 어닐링은, 상기 블록 공중합체의 유리 전이온도 이상 및 열분해 온도 미만에서 수행할 수 있다. 비제한적인 실시예에서, 상기 열처리는 150 내지 350 ℃의 온도에서 수행할 수 있다. 열적 어닐링 시간도 특별히 제한되지 않으며, 예를 들어, 1분 내지 3~4일 동안 수행될 수 있다. 이러한 열적 어닐링에 의해 상기 블록 공중합체의 미세 상 분리가 일어난다.
상기 방법은 블록 코폴리머의 개별 영역들의 일부를 선택적으로 제거하는 단계를 더 포함할 수 있다. 상기 복수개의 개별 영역들 중 일부 (예컨대, PA 또는 PB) 는 적절한 방법으로 제거될 수 있다. 상기 제거 방법은 특별히 제한되지 않으며, 개별 영역들의 성분에 따라 적절히 선택할 수 있다. 예를 들면, 산소 플라즈마, 오존 처리, UV 조사 처리, 열분해 처리, 화학 분해 처리, 또는 이들의 조합을 사용할 수 있다.
전술한 바와 같은 블록 코폴리머 층의 패턴 형성 방법은, 블록 코폴리머의 미세 상분리를 위한 어닐링 공정 동안 박막의 안정성을 향상시켜, 비적심 현상을 최소화하고 비적심 현상의 트랜치 내로의 전파를 방지할 수 있다. 이처럼 박막 안정성이 향상된 블록 공중합체 박막으로부터 어닐링 및 미세 상분리를 거쳐 수득한 라인/스페이스 패턴은 보다 낮은 결함 밀도를 나타낸다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 다만, 하기에 기재된 실시예들은 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로써 본 발명이 제한되어서는 아니된다.
[ 실시예 ]
실시예 1
(1) 8인치 실리콘 웨이퍼 기판을 세정하고, 상기 기판에 포지티브형 포토레지스트를 2500rpm에서 스핀 코팅한 다음, 예비 베이킹한다. KrF 스캐너 사용하여 상기 포토레지스트를 노광시키고, 베이킹한 후 현상하여 포토레지스트 패턴을 수득한다. 상기 패턴을 마스크로 사용하여 반응성 이온 에칭을 통하여 도 2에 나타낸 바와 같은 트랜치 및 가로형 벽을 포함한 Si 트렌치 패턴 (트렌치 폭: 1000nm, 트렌치 깊이: 40nm, 트랜치 길이: 500㎛, 가로형 벽의 높이: 40nm)을 수득하고, 포토레지스트 패턴은 제거한다.
(2) 상기 Si 트랜치 패턴을 아세톤 내에서 초음파 세정한 후 20분간 UV 오존 노출시킨다. 세정된 Si 트랜치 패턴에 폴리스티렌-b-폴리메틸메타크릴레이트 (수평균 분자량: PS-b-PMMA 67k-21k, 패턴 주기 λo: 38nm) 용액 (농도: 0.8wt% 용매:톨루엔)을 3000-4000rpm에서 60초간 스핀 코팅하여 두께가 32nm (0.8λ) 인 블록 코폴리머 층을 형성한다. 상기 블록 코폴리머층을 280도씨에서 5분, 10분, 60분, 및 180분간 열처리하여 폴리스티렌 영역들과 폴리메틸메타크릴레이트 영역들로 미세 상분리된 실린더 구조의 유도 자기 조립 패턴을 수득한다. 상기 패턴들에 대하여, 각각 편평한 구역(4)과 트랜치(3) 내에서의 비적심 면적을 계산하여 하기 표 1에 나타낸다. 또한, 상기 패턴들에 대하여 SEM 사진을 도 4 ((A)는 편평한 부분(4)를 (B)는 트랜치(3) 부분을 나타냄), 도 5, 및 도 6에 나타낸다. SEM 사진은 주사 전자 현미경 (제조사: 히타치, 모델명 S-4700)을 사용하여 얻었다.
(3) 총 면적 5.6 ㎛2 및 총 면적 148 ㎛2에 대하여 결함의 개수를 측정하여 결함 밀도를 구하고, 그 결과를 하기 표 2에 나타낸다.
실시예 2
도 3에 나타낸 바와 같은 트랜치 및 가로형 벽을 포함한 Si 트렌치 패턴 (트렌치 폭: 500 nm, 트렌치 깊이: 40nm, 트랜치 길이: 1cm, 가로형 벽의 높이: 40nm, 트랜치 끝단으로부터 이격된 거리: 6㎛ )을 사용하고, 어닐링 시간을 100분으로 한 것을 제외하고는 실시예 1과 동일한 방법을 사용하여 실린더 패턴을 형성한다. 상기 패턴들에 대하여, 각각 편평한 구역(4)과 트랜치(3) 내에서의 비적심 면적을 계산하여 하기 표 1에 나타낸다. 수득한 패턴에 대한 SEM 사진은 도 7에 나타낸다. SEM 사진은 주사 전자 현미경 (제조사: 히타치, 모델명 S-4700)을 사용하여 얻었다.
비교예
(1) 도 1에 나타낸 바와 같이, 가로형 벽을 포함하지 않은 Si 트랜치 가이드 패턴을 사용한 것을 제외하고는 실시예 1과 동일한 방식으로 실린더 패턴을 형성한다. 수득한 패턴에 대한 SEM 사진은 도 8((A)는 편평한 부분(4)를 (B)는 트랜치(3) 부분을 나타냄), 도 9 및 도 10에 나타낸다. SEM 사진은 주사 전자 현미경 (제조사: 히타치, 모델명 S-4700)을 사용하여 얻었다.
(2) 총 면적 5.6 ㎛2의 및 총 면적 148 ㎛2에 대하여 결함의 개수를 측정하여 결함 밀도를 구하고, 그 결과를 하기 표 2에 나타낸다.
도 4 및 도 7로부터, 가로형 벽(5)을 포함하는 가이드 패턴을 사용하여 실시예 1 및 실시예 2에 따라 형성한 블록 코폴리머 패턴에서는 트랜치(3) 내부에서 비적심 현상이 매우 적은 것을 알 수 있다. 이와 대조적으로, 도 8의 결과를 참조하면, 가로형 벽을 포함하지 않은 가이드 패턴을 사용하여 비교예에 따라 형성한 블록 코폴리머 패턴에서는, 평평한 구역으로부터 트랜치 내부로까지 비적심 현상이 전파된 것을 알 수 있다.
도 5 및 도 9는, 각각 실시예 1 및 비교예에서, 어닐링 시간을 5분(A), 10분(B), 60분(C), 및 180분(D)으로 증가시키면서 블록 코폴리머 필름의 상태 변화를 나타낸 것이고, 하기 표 1은 각각의 블록 코폴리머 필름에서 비적심 면적을 계산한 것이다.
어닐링 시간 (분) 비적심 면적 (%): 비교예 비적심 면적 (%): 실시예 1
편평한 구역 트랜치 내부 편평한 구역 트랜치 내부
(A) 5 46.9 13.6 45.8 0
(B) 10 47.4 22.0 47.9 2.9
(C) 60 50.4 44.7 48.0 3.9
(D) 180 55.6 53.1 53.7 7.3
도 5 및 도 9와 상기 표 1을 참조하면, 가로형 벽을 포함하는 트랜치형 가이드 패턴을 사용한 실시예 1의 블록 코폴리머 박막의 경우, 가이드 패턴의 편평한 구역(4)에서의 비적심 면적은 가로형 벽이 없는 트랜치형 가이드 패턴을 사용한 비교예와 유사한 수준이다. 그러나, 실시예 1의 경우 트랜치(3) 내부에서의 비적심 면적은 어닐링 시간 5분 까지는 0이며, 10분 이상의 어닐링에서도 비교예 1에 비해 현저히 적다. 따라서, 트랜치(3) 내부에서의 박막 안정성이 현저히 향상되었음을 확인할 수 있다.
도 6 및 도 10의 결과를 보면, 실시예 1에서 형성된 블록 코폴리머 층의 경우, 트랜치(3) 내부에서의 비적심 현상이 실질적으로 없는 반면, 비교예 1에서 형성된 블록 코폴리머층의 경우, 어닐링에 의해 트랜치 내부로 비적심이 확장되어 트랜치 내부에서 블록 코폴리머 박막의 두께 변화가 커지고, 이는 변위(dislocation)와 같은 결함도 발생하는 것을 알 수 있다.
실시예 1 및 비교예로부터 제조한 블록 코폴리머 패턴의 결함 밀도에 대한 결과를 하기 표 2에 정리한다.
총 면적 5.6 ㎛2 에 대한 결함 밀도
(단위: counts/cm2)		 총 면적 148㎛2 에 대한 결함 밀도
(단위: counts/ cm2)
실시예 1 1.25 X 108 4.7X106
비교예 3.40 X 108 2.1X108
상기 표 2의 결과를 참조하면, 총 면적 5.6 ㎛2 에 대한 결함 밀도와 총 면적 148㎛2 에 대한 결함 밀도에 있어, 실시예 1의 패턴은 비교예에 비하여 결함 밀도가 최대 50배 정도 더 적음을 알 수 있다.
이상에서 본 발명의 바람직한 구현예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 첨부된 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (14)

  1. 바닥 표면(bottom surface)과 양쪽 측벽의 표면(surfaces of both sidewall)에 의해 정의되고 전체 길이에 걸쳐 일정한 폭을 가진 트랜치(trench), 및 상기 트랜치의 길이 방향에 수직하게 놓여진 가로형 벽(latitudinal wall)을 포함하는 가이드 패턴이 제공된 표면을 가진 기판을 얻는 단계; 상기 기판의 표면에 블록 코폴리머 층을 형성하는 단계; 및 상기 블록 코폴리머를 어닐링하여 상기 트랜치 내의 상기 블록 코폴리머의 조립을 유도(direct)하는 단계를 포함하는 블록 코폴리머 층의 패턴 형성 방법으로서, 상기 블록 코폴리머는 상기 어닐링에 의해 상기 트랜치 내에서 주기 λo 를 가지고 정렬(aligned)된 이방성 개별 영역들로 미세 상분리되는, 블록 코폴리머 층의 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 벽은 상기 트랜치의 끝단으로부터 10 ㎛ 이하로 이격(spaced apart)되어 놓여진 블록 코폴리머 층의 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 벽은 상기 트랜치의 끝단과 맞닿아 있는 블록 코폴리머 층의 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 이방성 개별 영역들이 λo 의 주기를 가지고, 상기 트랜치의 깊이는, 0.25λo 내지 3λo 의 범위인 블록 코폴리머 층의 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 가로형 벽의 높이는 상기 트랜치의 깊이 이상인, 블록 코폴리머 층의 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 블록 코폴리머는, 서로 비혼화성인 제1 폴리머 성분과 제2 폴리머 성분으로 이루어진, 블록 코폴리머 층의 패턴 형성 방법.
  7. 제6항에 있어서,
    상기 블록 코폴리머는, 스티렌 또는 그 유도체를 반복단위로 하는 2종의 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복단위로 하는 폴리머 성분과 (메트)아크릴산 에스테르를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복 단위로 하는 폴리머 성분과 실록산 또는 그 유도체를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복 단위로 하는 폴리머 성분과 실란 또는 그 유도체를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복 단위로 하는 폴리머 성분과 올레핀 단량체를 반복단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 스티렌 또는 그 유도체를 반복 단위로 하는 폴리머 성분과 알킬렌 옥시드를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 알킬렌 옥시드를 반복 단위로 하는 폴리머 성분과 올레핀 단량체를 반복단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머, 및 알킬렌 옥시드를 반복 단위로 하는 폴리머 성분과 (메트)아크릴산 에스테르를 반복 단위로 하는 폴리머 성분으로 이루어진 블록 코폴리머로부터 선택되는 블록 코폴리머 층의 패턴 형성 방법.
  8. 제6항에 있어서,
    상기 제1 폴리머 성분과 상기 제2 폴리머 성분의 분자량의 비율은 40:60 내지 60:40이고, 상기 이방성 개별 영역들은, 상기 기판의 표면에 수직하게 배향된 라멜라 구조를 포함하는, 블록 코폴리머 층의 패턴 형성 방법.
  9. 제8항에 있어서,
    상기 트랜치의 바닥 표면은 제1 폴리머 성분과 제2 폴리머 성분에 대하여 중성이고, 상기 트랜치의 측벽 표면은 제1 폴리머 성분 또는 상기 제2 폴리머 성분에 대하여 선택성을 가지는, 블록 코폴리머 층의 패턴 형성 방법.
  10. 제6항에 있어서,
    상기 제1 폴리머 성분과 상기 제2 폴리머 성분의 분자량의 비율은 20:80 내지 39:61이고, 상기 이방성 개별 영역들은, 상기 기판의 표면에 수직하게 또는 수평하게 배향된 실린더 구조를 포함하는, 블록 코폴리머 층의 패턴 형성 방법.
  11. 제10항에 있어서,
    상기 트랜치의 바닥 표면과 상기 측벽 표면은, 제1 폴리머 성분 또는 상기 제2 폴리머 성분에 대하여 선택성을 가지는, 블록 코폴리머 층의 패턴 형성 방법.
  12. 제1항에 있어서,
    상기 어닐링은, 진공 또는 불활성 대기 중에서의 열적 어닐링, 용매 증기 보조형 어닐링, 또는 초임계 유체 보조형 어닐링을 포함하는, 블록 코폴리머 층의 패턴 형성 방법.
  13. 제12항에 있어서,
    상기 열적 어닐링은, 상기 블록 공중합체의 유리 전이 온도 이상 및 상기 블록 공중합체의 분해 온도 미만의 온도에서 5분 내지 100 시간 동안 수행되는 블록 코폴리머 층의 패턴 형성 방법.
  14. 제1항에 있어서,
    블록 코폴리머의 개별 영역들의 일부를 선택적으로 제거하는 단계를 더 포함하는, 블록 코폴리머 층의 패턴 형성 방법.
KR1020120158701A 2012-12-31 2012-12-31 블록 코폴리머 층의 패턴 형성 방법 KR20140087904A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120158701A KR20140087904A (ko) 2012-12-31 2012-12-31 블록 코폴리머 층의 패턴 형성 방법
US14/139,986 US9029271B2 (en) 2012-12-31 2013-12-24 Methods of patterning block copolymer layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120158701A KR20140087904A (ko) 2012-12-31 2012-12-31 블록 코폴리머 층의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20140087904A true KR20140087904A (ko) 2014-07-09

Family

ID=51017655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120158701A KR20140087904A (ko) 2012-12-31 2012-12-31 블록 코폴리머 층의 패턴 형성 방법

Country Status (2)

Country Link
US (1) US9029271B2 (ko)
KR (1) KR20140087904A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121672A (ko) * 2015-04-09 2016-10-20 연세대학교 산학협력단 블록공중합체 박막의 나노구조체 제조방법 및 안정구조 유지시간 조절
KR20190074423A (ko) * 2017-12-20 2019-06-28 한국세라믹기술원 자기조립 패턴 및 그 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5875963B2 (ja) * 2012-09-28 2016-03-02 株式会社東芝 マスクデータの作成方法及び集積回路装置の製造方法
US9587136B2 (en) * 2013-10-08 2017-03-07 Wisconsin Alumni Research Foundation Block copolymers with high Flory-Huggins interaction parameters for block copolymer lithography
KR102190675B1 (ko) * 2013-10-10 2020-12-15 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR102364329B1 (ko) * 2014-01-16 2022-02-17 브레우어 사이언스, 인코포레이션 유도 자가-조립용 하이-카이 블록 공중합체
KR102225696B1 (ko) * 2014-09-01 2021-03-12 에스케이하이닉스 주식회사 연결 배선 구조체 형성 방법
KR102413901B1 (ko) 2015-04-24 2022-06-28 삼성디스플레이 주식회사 와이어 그리드 편광판 및 이를 포함하는 표시장치
JP6926939B2 (ja) * 2017-10-23 2021-08-25 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US8097175B2 (en) * 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7675137B2 (en) * 2007-07-26 2010-03-09 International Business Machines Corporation Electrical fuse having sublithographic cavities thereupon
US8114301B2 (en) * 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US7560141B1 (en) 2008-11-11 2009-07-14 International Business Machines Corporation Method of positioning patterns from block copolymer self-assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121672A (ko) * 2015-04-09 2016-10-20 연세대학교 산학협력단 블록공중합체 박막의 나노구조체 제조방법 및 안정구조 유지시간 조절
KR20190074423A (ko) * 2017-12-20 2019-06-28 한국세라믹기술원 자기조립 패턴 및 그 제조 방법

Also Published As

Publication number Publication date
US9029271B2 (en) 2015-05-12
US20140187054A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
KR20140087904A (ko) 블록 코폴리머 층의 패턴 형성 방법
Ji et al. Directed self-assembly of block copolymers on chemical patterns: A platform for nanofabrication
JP6691195B2 (ja) 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのｕｖ支援剥離
JP5241106B2 (ja) ブロック・コポリマーの改良型自己組織化パターン形成方法
US9368366B2 (en) Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
KR101691321B1 (ko) 방향성 자동 조립 애플리케이션에서의 중립 층 오버코트의 토포그래피 최소화
KR100930966B1 (ko) 블록공중합체의 나노구조와 일치하지 않는 형태의 표면패턴상에 형성되는 블록공중합체의 나노구조체 및 그 제조방법
US9666443B2 (en) Methods for providing lithography features on a substrate by self-assembly of block copolymers
US9812333B2 (en) Nanoscale patterning method and integrated device for electronic apparatus manufactured therefrom
US20110240596A1 (en) Methods Using Block Co-Polymer Self-Assembly for Sub-Lithographic Patterning
TWI588891B (zh) 嵌段共聚物之蝕刻方法
KR20080015715A (ko) 패턴 형성 방법
KR20130050874A (ko) 블록 공중합체의 나노구조체 및 이의 제조방법
US9417520B2 (en) Methods of patterning block copolymer layers and patterned structures
KR101093204B1 (ko) 유기물 포토레지스트 교차패턴을 이용하여 배향이 제어된 블록공중합체의 나노구조체 및 그 제조방법
Rasappa et al. Rapid, brushless self-assembly of a PS-b-PDMS block copolymer for nanolithography
US9557639B2 (en) Method of patterning block copolymer layer and patterned structure
KR102595510B1 (ko) 기판의 표면장력을 조절하여 형성된 이중 나노 중공 패턴을 포함하는 이중 나노 중공 패턴 공중합체 박막 적층체 및 그의 제조방법
Rasappa et al. Sub‐15 nm Silicon Lines Fabrication via PS‐b‐PDMS Block Copolymer Lithography
Chavis et al. Block copolymer nanostructured thin films for advanced patterning
KR20140086589A (ko) 블록 코폴리머 층의 패턴 형성 방법 및 패턴화된 폴리머 구조물
Rasappa et al. Colloids and Interface Science Communications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application