TWI588891B - 嵌段共聚物之蝕刻方法 - Google Patents

嵌段共聚物之蝕刻方法 Download PDF

Info

Publication number
TWI588891B
TWI588891B TW102134455A TW102134455A TWI588891B TW I588891 B TWI588891 B TW I588891B TW 102134455 A TW102134455 A TW 102134455A TW 102134455 A TW102134455 A TW 102134455A TW I588891 B TWI588891 B TW I588891B
Authority
TW
Taiwan
Prior art keywords
plasma
plasma etch
etch
etching
polystyrene
Prior art date
Application number
TW102134455A
Other languages
English (en)
Other versions
TW201417176A (zh
Inventor
曾文德
田原慈
Original Assignee
愛美科公司
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛美科公司, 東京威力科創股份有限公司 filed Critical 愛美科公司
Publication of TW201417176A publication Critical patent/TW201417176A/zh
Application granted granted Critical
Publication of TWI588891B publication Critical patent/TWI588891B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

嵌段共聚物之蝕刻方法
本發明係關於奈米微影領域，例如用於半導體積體電路或奈米機電系統之生產的奈米微影。更具體而言，本發明係關於用於蝕刻自組裝嵌段共聚物材料之一方法。
在半導體製造中，存在在積體電路及奈米機電系統中實現更高組件密度及更小(例如奈米級)結構之需要。生產半導體裝置之微影技術通常涉及施加裝置結構之圖案至一光阻層上，並選擇性蝕刻除去該光阻層中為圖案所曝露之基板。在進一步處理步驟中，可在蝕刻區域中沈積其他材料以形成例如一積體電路。
在傳統光微影中，利用光投射一圖案遮罩至一光敏聚合物光阻劑上。然而，此方法之解析度本質上被繞射所限制。或者，諸如在電子束微影、離子束微影或x射線微影中，可藉由一不同輻射性質之能量波將一圖案轉移至一適合光阻層。然而，使用該等微影方法，以一可接受成本及工業上可接受之處理能力生產奈米級結構仍然困難。
嵌段共聚物之定向自組裝(DSA)係對奈米微影之一緊急替代方法。嵌段共聚物由以共價鍵互連的化學性不同之聚合物嵌段組成。化學性不同之聚合物嵌段經歷一微相分離，其由在相異聚合物鏈之間之排斥而驅動，使得在退火後形成一週期性奈米結構之均質域。例如，該週期性結構可包括六角形堆積圓柱體、球體、螺旋排列結構或片狀 體。經形成之結構之類型可藉由調諧不同聚合物嵌段長度之比例而進一步控制。然而，該嵌段共聚物材料在不由定向控制技術限制時可以無規則定向及一差的長程序為特徵。該等技術，例如描刻磊晶(graphoepitaxy)或化學磊晶，選擇性地引導在嵌段共聚物材料中之域之形成。通過隨後之一個聚合物類型之選擇性移除，形成一圖案化間隙結構，其可被用作在下伏基板上之一光阻層，因此使在5nm至50nm範圍內之標度的特徵圖案化變得可能。
在DSA中，可在基板上施加一預圖案以當嵌段共聚物材料被施加於其上時引導嵌段共聚物材料之定向。可使用此預圖案以實現頻率倍增，例如，產生空間頻率比預圖案更高之橫桿結構或線圖案，因此增加最終印刷結構之節距。因此，先進之按比例縮小之圖案化可由DSA以比14nm更小之圖案特徵實現。此外，可使用DSA以例如藉由縮小並改正該預圖案，修復缺陷並改善在原始印刷中之均勻性。例如，與EUV微影結合，可克服由臨界尺度(CD)之局部變化所強加之限制，其可(例如)有利於製造小接觸特徵。
對於藉由蝕刻選擇性移除DSA中之一個聚合物類型，可根據技術中習知之DSA BCP蝕刻方法使用一氬-氧(Ar/O2)電漿。為實現在聚合物組份之間之更高選擇比，例如以在一聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)嵌段共聚物中有效率地移除聚甲基丙烯酸甲酯(PMMA)同時使聚苯乙烯結構實質上不受影響，習知應減少在Ar/O2氣體混合物中之O2濃度。例如，對無偏壓之一實實上純Ar電漿，可實現高至8之一PS/PMMA選擇比。藉由在該Ar/O2電漿中引進10% O2，選擇比可減少例如至2。不幸的是，已知未增加氧氣之一氬電漿無法產生可接受之PMMA蝕刻，例如如圖5所指示，其顯示在氬蝕刻之後之一PS-b-PMMA BCP層之一攝影重現。
在聚苯乙烯之頂部上提供一保護性覆蓋層(例如使用CH3F或 SiCl4)以改善蝕刻明晰性係為技術中習知。例如，在國際專利申請案第WO 2012/031818號中，使用一第一選擇性蝕刻以減少聚合物域之一者之厚度，一平坦化層經沈積於嵌段共聚物材料上方，其隨後被蝕刻除去使得頂蓋保留在厚度減少之該聚合物域上方。此等頂蓋在一最終蝕刻階段期間保護下伏材料。
本發明之實施例之一目的為提供自組裝嵌段共聚物材料之良好乾蝕刻。
本發明之實施例之一優點為，例如，以一第一聚合物與一第二聚合物之間之至少1至3之一比率實現高蝕刻明晰性。本發明之實施例之一進一步優點為當蝕刻除去該等聚合物之一者時，另一聚合物之高度係實質上減少較少或甚至保持實質上未減少。例如，對於一聚苯乙烯/PMMA嵌段共聚物材料，本發明之實施例之一優點為當蝕刻除去PMMA聚合物嵌段時，在一PS-b-PMMA層中之聚苯乙烯圖案係實質上減少較少或甚至保持實質上未減少。
本發明之實施例之一優點為與傳統Ar/O2蝕刻比較，當被蝕刻時，在嵌段共聚物層中之經組裝之圖案保持一較平直的輪廓。本發明之實施例之一進一步優點為當蝕刻除去PMMA聚合物嵌段時，與傳統Ar/O2比較，在一PS-b-PMMA層中之聚苯乙烯聚合物嵌段圖案保持一較平直的輪廓。根據本發明之實施例之一優點為與傳統Ar/O2蝕刻比較，蝕刻面之數量較低(例如，減少)。
本發明之實施例之一優點為自一PS-b-PMMA嵌段共聚物有效率地移除PMMA材料，同時使聚苯乙烯材料實質上受影響較少或甚至不受影響。因此本發明之實施例之一優點為對於剩餘之圖案轉移，儘可能保持聚苯乙烯結構高度。
上文目的係藉由根據本發明之一方法及裝置而完成。
本發明係關於用於嵌段共聚物微影之一方法，該方法包括：- 在一基板上獲得一自組織嵌段共聚物層，該自組織嵌段共聚物層包含具有互不相同抗蝕刻性之至少兩種聚合物組份，該自組織嵌段共聚物層進一步包括藉由該至少兩種共聚物組份之微相分離形成之一共聚物圖案結構，- 施加至少一次以下各者- 使用自包括一灰化氣體之一氣體形成之電漿之該自組織嵌段共聚物層的第一電漿蝕刻，- 使用自一實質上純惰性氣體或惰性氣體之混合物形成之一電漿之該自組織嵌段共聚物層的第二電漿蝕刻以便選擇性地移除一第一聚合物相。
該施加第二電漿蝕刻可在比該第一電漿蝕刻之電漿蝕刻濺鍍功率更低或相等之一電漿蝕刻濺鍍功率下執行及/或其中該施加第二電漿蝕刻係在比該第一電漿蝕刻之電漿蝕刻氣壓更低或相等之一電漿蝕刻氣壓下執行。
灰化氣體可為氧氣。
可在第二電漿蝕刻步驟之施加之前施加至少一次第一電漿蝕刻步驟。
可在第一電漿蝕刻步驟之施加之前施加至少一次第二電漿蝕刻步驟。
執行該第一電漿蝕刻及該第二電漿蝕刻可包括交替重複該第一電漿蝕刻及該第二電漿蝕刻至少一次。
該實質上純惰性氣體可為氬。
該執行該層之一第一電漿蝕刻可包括使用自一氬-氧氣體混合物形成之一電漿。
該方法可進一步包括在該基板上提供一預遮罩圖案，該預遮罩 圖案包括用於對準該共聚物圖案結構之複數個引導。
該共聚物圖案結構可藉由將嵌段共聚物層退火而形成。
該嵌段共聚物可包括一雙嵌段共聚物，其包括兩種類型之互相共價鍵結的聚合物鏈。
該雙嵌段共聚物可包括聚苯乙烯-聚異丁烯、聚苯乙烯-異戊二烯、聚二甲基矽氧烷-聚異丁烯、聚苯乙烯-聚環氧乙烷、聚苯乙烯-聚環氧丙烷、聚環氧乙烷-聚(氰基聯苯氧)甲基丙烯酸己酯、聚苯乙烯-聚甲基丙烯酸甲酯、聚苯乙烯-聚甲基丙烯酸、聚環氧乙烷-聚乙烯基吡啶、聚苯乙烯-聚乙烯基吡啶、或聚異戊二烯-聚羥基苯乙烯。
該嵌段共聚物可包括一三嵌段共聚物，其中兩種類型之聚合物鏈A、B係以一A-B-A形式鍵結或其中三種類型之聚合物鏈A、B、C係以一A-B-C形式鍵結。
該方法可進一步包括以下步驟：在自作為一光阻遮罩之嵌段共聚物層蝕刻除去該第一聚合物組份後，使用剩餘(若干)聚合物組份蝕刻該基板。
本發明亦關於一經部分製造之積體電路，包括提供於一基板上之一聚合物圖案結構，該聚合物圖案結構為一嵌段共聚物層，其中至少一種聚合物組份已被蝕刻除去，該聚合物圖案具有小於50nm、有利地小於20nm、更有利地小於16nm之一半節距。
本發明之特別的及較佳的態樣係敘述於隨附之獨立或附屬技術方案內。適當時且不只僅如在技術方案中明確敘述，附屬技術方案之特徵可與獨立技術方案之特徵及與其他附屬技術方案之特徵結合。
本發明之此等及其他態樣將參考下文所描述之(若干)實施例而闡明且自其變得顯而易見。
10‧‧‧嵌段共聚物微影之方法
12‧‧‧在基板上提供BCP層
14‧‧‧使用一灰化氣體執行一第一電漿蝕刻
16‧‧‧使用一惰性氣體或其混合物執行一第二電漿蝕刻
18‧‧‧在基板上提供預遮罩
21‧‧‧嵌段聚合物層/嵌段共聚物層
22‧‧‧層
22'‧‧‧預遮罩/預遮罩圖案
22"‧‧‧中性層
23‧‧‧矽基板
24‧‧‧第一聚合物組分
25‧‧‧第一二聚合物組份
30‧‧‧蝕刻殘留物
40‧‧‧經部分製造之積體電路
圖1顯示根據本發明之實施例之一例示性方法。
圖2顯示用於根據本發明之實施例之一方法中之一自組裝雙嵌段共聚物層。
圖3顯示在使用根據本發明之實施例之一方法蝕刻除去一種聚合物組份後之自組裝雙嵌段共聚物層。
圖4顯示在根據本發明之實施例之一例示性方法的一Ar濺鍍步驟期間之保護層之形成。
圖5顯示在使用一純氬電漿蝕刻後之一嵌段共聚物層的一攝影重現。
圖6顯示藉由一先前技術之單步驟Ar/O2混合物電漿蝕刻方法所獲得之一PS-b-PMMA層的一照片。
圖7顯示使用一先前技術之單步驟Ar/O2混合物電漿蝕刻方法所蝕刻之一PS-b-PMMA層。
圖8顯示藉由根據本發明之實施例之一方法所蝕刻之一PS-b-PMMA層。
圖9顯示藉由根據本發明之實施例之一方法所蝕刻之一PS-b-PMMA層的一進一步實例。
圖10繪示與一傳統(Ar/O2)蝕刻處理比較之一有利的方法之一實例，該方法施加Ar/O2蝕刻，接著為軟Ar濺鍍，其繪示根據本發明之一有利的實施例之特徵。
該等圖示係僅為示意性而非限制性。在圖示中，為繪示之目的，一些元件之大小可能被誇大且並未按比例繪製。
在技術方案中之任何參考符號不應視為限制範疇。
在不同圖示中，相同參考符號指相同或相似元件。
本發明將參考特定實施例並參考某些圖示描述，但本發明並不受其限制而僅受申請專利範圍限制。所描述之圖示僅為示意性而非限 制性。在圖示中，為繪示之目的，一些元件之大小可能被誇大且並未按比例繪製。尺寸及相對尺寸並不對應於實踐本發明之實際縮小。
此外，在描述中及在技術方案中之術語第一、第二及類似者係用於類似元件之間之區分且不一定用於描述時間上、空間上、等級上或任何其他方式上的次序。應理解如此使用之術語在適當情況下係可互換的且本文所描述之本發明之實施例能夠以本文描述或繪示以外之其他次序操作。
另外，在描述中及在技術方案中之術語「頂部」、「在下方」及類似者係用於描述目的，且不必然用於描述相對位置。應理解如此使用之術語在適當情況下係可互換的且本文所描述之本發明的實施例能夠以本文描述或繪示以外之其他方位操作。
應注意的是，在技術方案中所使用之術語「包括」不應解釋為受爾後所列之構件的限制；其不排除其他元件或步驟。其因此應解釋為具體說明所指之陳述的特徵、整數、步驟或組件的存在，但不排除存在或添加一個或多個其他特徵、整數、步驟或組件、或其等之群組。因此，表述「包括構件A及B之一裝置」之範疇不應受限於僅由組件A及B組成之裝置。其表示相對於本發明，該裝置之相關組件僅為A及B。
遍及此說明書之所涉及之「一個實施例」或「一實施例」意為在本發明之至少一個實施例中包含針對實施例描述之一特定特徵、結構或特性。因此，在遍及此說明書之各處所出現之片語「一個實施例」或「在一實施例中」並不一定(但可能)都指相同實施例。此外，習知此項技術者可自本發明顯而易見，可以任何適合方式於一個或多個實施例中結合該等特定特徵、結構或特性。
類似地，應理解在本發明之例示性實施例之描述中，為簡化揭示內容及輔助一個或多個多種發明態樣之理解的目的，有時在一單一 實施例、圖式、或其之描述中將本發明之多種特徵組合在一起。然而，不應將此揭示方法解釋為反映一意圖：所請求之發明需要比在各技術方案中所明確記載之更多特徵。相反，如以下技術方案所反映，發明態樣在於少於上文揭示之一單一實施例的全部特徵。因此，在詳細描述後之技術方案於本文明確併入此詳細描述中，各技術方案獨立為本發明之一單獨實施例。
此外，儘管本文描述之一些實施例包含一些(但非其他)包含於其他實施例中之特徵，如本技術人士將理解，不同實施例之特徵之組合意欲在本發明之範疇內，且形成不同實施例。例如，在以下技術方案中，任何所請求之實施例可被用於任何組合內。
在本文所提供之描述中，闡述諸多特定細節。然而，應理解可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，未詳細顯示習知方法、結構及技術以便不模糊此描述之一理解。
在本發明之實施例中提及「嵌段共聚物」之處，係表示為具有兩個或多個化學性不同之聚合物嵌段的一聚合物，例如一雙嵌段、三嵌段、星形、梳形或其他具有經控制之結構的聚合物。該等嵌段通常可具有不同化學性質，諸如親水性或疏水性之程度。該等嵌段通常可為在一溫度範圍內相互不互溶、或僅部分互溶，例如以允許獨立的微相域之形成，從而使自組裝變得可能。自組裝可基於不同聚合物嵌段之間的化學性差異，例如一親水性/疏水性不均衡狀態。該等嵌段共聚物可藉由技術中習知之方法獲得，例如藉由原子轉移自由基聚合、可逆加成斷裂鏈轉移聚合、氮氧媒介聚合、硼媒介聚合或催化鏈轉移聚合。
在本發明之實施例中提及「退火」之處，係表示為藉由在一嵌段共聚物材料中之微相分離而允許結構之自組裝的一過程。
在本發明之實施例中提及一灰化氣體之處，係表示為習知以移 除光阻劑之任何氣體，諸如例如但不限於O2、CO2、SO2、NO2、N2O、N2/O2或H2/N2氣體混合物。該一灰化氣體可與一惰性(例如Ar)載氣/稀釋劑摻合。
在一第一態樣中，本發明係關於嵌段共聚物微影之一方法。此方法包括獲得具有一自組織嵌段共聚物層之一基板的步驟。此自組織嵌段共聚物層包括具有互不相同抗蝕刻性之至少兩種聚合物組份。自組織嵌段共聚物層進一步包括藉由該至少兩種聚合物組份之微相分離所形成之一共聚物圖案結構。該方法進一步包括施加至少一次以下兩者之各者：(1)使用自包括至少一灰化氣體之一氣體形成之一電漿的該自組織嵌段共聚物層之一第一電漿蝕刻14，(2)及使用自實質上純惰性氣體或惰性氣體之混合物形成之電漿的該自組織嵌段共聚物層之一第二電漿蝕刻16以選擇性移除一第一聚合物相。第二電漿蝕刻在本文亦被稱為一軟濺鍍步驟。在第二電漿蝕刻期間不使用反應氣體。因此在一實質上純惰性氣體或惰性氣體之混合物之存在下的第二電漿蝕刻為一濺鍍處理。而電漿蝕刻步驟中之順序可為最初第一電漿蝕刻接著是第二電漿蝕刻或最初第二電漿蝕刻接著是第一電漿蝕刻，已經發現以使用自包括至少一灰化氣體之一氣體形成之電漿的電漿蝕刻步驟開始該蝕刻處理係有利的。如在圖1中指明之蝕刻步驟之順序可為有利的，但在一些實施例中亦可相反，即在第一蝕刻步驟14之前，有利地最初執行第二蝕刻步驟16。該第一電漿蝕刻因此以如下之一方法執行：第二電漿蝕刻之一電漿蝕刻濺鍍功率係低於或等於第一電漿蝕刻之電漿蝕刻濺鍍功率及/或第二電漿蝕刻之一電漿蝕刻氣壓係低於或等於第一電漿蝕刻之電漿蝕刻氣壓。
應注意的是未在該等蝕刻步驟之任何一者中使用一沈積氣體(諸如一包括C之氣體)。
以繪示方式(本發明之實施例不受其限制)，現將參考圖1進一步 描述該方法，圖1繪示該蝕刻方法之標準及任選步驟。
參考圖1，其顯示根據本發明之實施例之用於嵌段共聚物微影之一例示性方法10，例如用於蝕刻具有提供於其上之一嵌段共聚物層的一基板。該方法在積體電路之領域內可用作例如減少電晶體大小及空間及/或校正在小尺寸特徵中之缺陷的方法。因此，小於100nm之特徵(例如小於50nm之特徵)、例如小於20nm之特徵(例如小於16nm之特徵、或14nm之特徵)、或小於10nm(例如5nm)，可藉由根據本發明之實施例之一方法之施用在積體電路中實現。
此方法10包括在一基板上(例如在一半導體基板，諸如一矽基板上，或在一矽氧化鈦基板上)獲得12一自組織區段共聚物層之步驟。此基板亦可為一層狀結構，例如一矽-絕緣體-矽結構，及/或其中可具有藉由先前處理步驟提供之結構。自組織嵌段共聚物層包括具有互不相同之抗蝕刻性的至少兩種聚合物組份。例如，由兩個或多個藉由共價鍵在其鏈端連接之化學性不同之均聚物嵌段組成的一聚合組合物可藉由例如塗刷、滾塗、噴塗、噴墨施加或旋塗被塗覆至基板上。該聚合組合物可進一步包括添加劑，例如黏合劑、附著力促進劑及/或溶劑。例如，自組織嵌段共聚物層可自包括互相共價鍵結之兩種類型之聚合物鏈的一雙嵌段共聚物組合物形成。例如，該雙嵌段共聚物可包括聚苯乙烯-聚異丁烯、聚苯乙烯-異戊二烯、聚二甲基矽氧烷-聚異丁烯、聚苯乙烯-聚環氧乙烷、聚苯乙烯-聚環氧丙烷、聚環氧乙烷-聚(氰基聯苯氧)甲基丙烯酸己酯、聚苯乙烯-聚甲基丙烯酸甲酯、聚苯乙烯-聚甲基丙烯酸、聚環氧乙烷-聚乙烯基吡啶、聚苯乙烯-聚乙烯基吡啶、或聚異戊二烯-聚羥基苯乙烯。較佳的，該雙嵌段共聚物可包括共價鍵結至聚甲基丙烯酸甲酯(PMMA)鏈之聚苯乙烯(PS)鏈，其中聚苯乙烯及PMMA具有用於使用氬電漿乾蝕刻之一有利的抗蝕刻性比率。或者，自組織嵌段共聚物層可自一三嵌段共聚物組合物形成，例 如其中兩種類型之聚合物鏈A、B係以一A-B-A形式鍵結或其中三種類型之聚合物鏈A、B、C係以一A-B-C形式鍵結。
自組織嵌段共聚物層進一步具有藉由至少兩種聚合物組份之微相分離形成之一共聚物圖案結構。例如，可在例如比玻璃轉化或熔融溫度更高之一溫度，使經塗覆至基板上之聚合組合物可退火，在此期間該聚合組合物之組份可自組裝成經構造之域，從而形成該共聚物圖案結構。例如，可在該組合物之至少一種聚合組份之玻璃轉化或熔融溫度之最低值之上的一溫度使用熱退火。可選擇退火時間以允許自組裝，及退火時間可在0.01小時至300小時之範圍內，較佳的在0.1小時及24小時之間。
藉由選擇一合適的全鏈長度及在嵌段共聚物中之各嵌段的分子量，例如選擇一合適的Flory Huggins參數(本技術中已知)，此共聚物圖案結構之形態可經調諧，例如以便在該嵌段共聚物層中產生片狀體、圓柱體或球體。例如，嵌段共聚物之分子量可經選擇使得該等嵌段之端至端距離與所期望圖案之最小特徵相稱。較佳的分子量可在例如自200g/mol至1000000g/mol之範圍內，例如自2000g/mol至100000g/mol。
在根據本發明之實施例中，方法10可包括在基板上提供18一預遮罩圖案。該預遮罩圖案可包括用於對準共聚物圖案結構之複數個引導。此複數個引導可藉由一物理或化學性質之局部差異形成，例如親水性之局部差異。預遮罩可藉由本技術中已知之方法產生。例如，可使用描刻磊晶方法以在基板上刻一起伏結構，使得因此形成之低空間頻率圖案可用於限制及對準高空間頻率嵌段共聚物圖案。類似地，可使用化學磊晶方法在基板上提供一圖案，其中化學性質之局部差異，例如親水性，誘發在沿此等圖案之BCP中之一聚合物組份的一優先對準。因此，共聚物圖案結構之對準可基於一相組份至預遮罩圖案之優 先引力，例如基於該等相組份之不同化學性質，諸如親水性/疏水性之一差異。因此，可在共聚物圖案結構中獲得該預遮罩圖案之一複製，例如在基板附近之預遮罩圖案的一空間頻率倍增。視需要，嵌段共聚物層之頂部部分(例如從自基板移除之側開始)可藉由例如一均勻(例如一選擇性)蝕刻、切割或研磨步驟被移除，以便移除其中此複製可自預遮罩偏離的區域。例如，圖2繪示退火後之一嵌段聚合物層21，其中在一基板(例如矽基板23)上提供標示層22的層狀共聚物圖案結構。層22可包括一預遮罩圖案。此外，層22可包括一中性層(NUL)，其可為例如約50%聚苯乙烯及約50% PMMA之一混合物。用於產生預遮罩22'之方法係為習知此項技術者所知且可例如如Somervell等人在2012年2月之SPIE Advanced Lithography發表之「Comparison of Directed Self-Assembly Integrations」中所描述經產生。以繪示方式，在圖2及圖3中顯示預遮罩圖案22'及中性層22"。例如，嵌段聚合物層21可包括一第一聚合物組份(例如聚苯乙烯)24及一第二聚合物組份(例如PMMA)25之交替嵌段域。圖3繪示蝕刻除去第二聚合物組份(例如PMMA)25之後之嵌段聚合物層21。
方法10進一步包括執行一第一電漿蝕刻14及一第二電漿蝕刻16之各者至少一次。應注意的是該第一電漿蝕刻或該第二電漿蝕刻可作為初始蝕刻步驟而執行，藉此接著隨後施加另一電漿蝕刻步驟。第一電漿蝕刻14因此為使用自一灰化氣體形成之一電漿之自組織嵌段共聚物層的電漿蝕刻。該一灰化氣體可為任意合適之灰化氣體。可被使用之一灰化氣體的一個實例為氧氣。在一些實施例中，為防止灰化發生過快，灰化氣體可以少於50%之一濃度存在，有利地少於20%，更有利地少於10%。在一個實例中，該第一電漿可自一惰性氣體與氧氣之一混合物形成，例如與用於第二電漿蝕刻16相同之惰性氣體與氧氣之一混合物。例如，此第一電漿可自95%氬及5%氧形成。顯然，此混合 物可含有少量存在之已知不會以一顯著方式影響蝕刻之微量其他元素或分子。第一電漿蝕刻14可包括一反應性離子蝕刻步驟。
第二電漿蝕刻16因此係使用自一實質上純惰性氣體之自組織嵌段共聚物層的電漿蝕刻以便選擇性移除一第一聚合物相。實質上純指一氣體混合物僅包括可忽略不計之雜質，且應解釋為優先純，儘管該混合物可含有少量存在之已知不會以一顯著方式影響蝕刻之微量其他元素或分子。惰性氣體係指不會或僅以可忽略程度經歷與嵌段共聚物材料及其成份之化學反應的一氣體。例如，惰性氣體與氮不會發生反應或僅與有機組份發生微弱反應。此第二電漿蝕刻16可包括濺鍍步驟。例如，可使用一氬(Ar)電漿以選擇性移除對應於一聚合物組份(例如PMMA)之材料，同時將形成於另一聚合物組份(例如聚苯乙烯)中之共聚物圖案結構留在原處。若該共聚物包括兩個以上組份，使用此惰性氣體以蝕刻之抗蝕刻性可對此等組份而有所不同，使得三維結構可藉由蝕刻而形成，例如實質上蝕刻除去一第一組份，蝕刻除去一第二組份至一更少程度，並使一第三組份受到甚至更少影響。
例如，對於一聚苯乙烯-嵌段-聚(甲基丙烯酸甲酯)層(PS-b-PMMA)，氬電漿可在不破壞聚苯乙烯圖案結構的情況下移除PMMA。例如，使用無偏壓之氬電漿之一乾蝕刻步驟，可實現例如8之一PMMA對PS選擇比。
如上文所指明，初始蝕刻步驟可為第一電漿蝕刻步驟或第二電漿蝕刻步驟且此等步驟可被重複及交替執行。執行一第一電漿蝕刻14及執行一第二電漿蝕刻16之步驟可被重複至少一次，例如重複直至實質上對應於一聚合物相之所有材料都被移除為止。例如，一Ar電漿與一Ar/O2電漿之間之切換可能需要若干週期，例如2週期或少於10週期，直至實質上所有PMMA材料都被移除為止，同時維持一平直輪廓的聚苯乙烯結構。儘管該等蝕刻14及16之一單一施用已足夠，在多個 週期中於此等步驟之間交替可為有利的。當使用更厚層之PMMA時，在多個週期中於此等步驟之間交替係尤為有利。以繪示方式，在於本實例中所描述之Ar濺鍍步驟期間在聚苯乙烯之頂部之保護層的形成係繪示於圖4中。
本發明之至少一些實施例之一優點為第一電漿蝕刻14可自第二蝕刻步驟16移除例如在一PS-b-PMMA層中的蝕刻殘留物，被濺鍍或再沈積於聚苯乙烯上之非揮發性PMMA蝕刻殘留物可藉由氧氣蝕刻步驟14而轉換為揮發性材料並隨後被有效率地移除。當與使用例如一Ar/O2混合物電漿之單一步驟蝕刻相比時，根據本發明之實施例之該兩個步驟的蝕刻14、16或16、14之一進一步優點為，一特定蝕刻被減少，例如藉由蝕刻後剩餘之聚合物組份(例如聚苯乙烯)形成之聚合物圖案更佳地被保存。例如，參考圖5，其顯示在以純氬氣體獲得之一第二電漿蝕刻步驟16之後之一PS-b-PMMA層的一照片，其顯示累積於聚苯乙烯上之蝕刻殘留物30。儘管可僅由氬蝕刻獲得一高選擇比，但因邊緣與角之鮮明清晰度在例如高解析度半導體製造中可被視為有利的，此等殘留物係不合乎需要的。
為了簡明之故，進一步考慮PS-b-PMMA蝕刻之實例，產生於第二電漿蝕刻步驟16之在聚苯乙烯上的經濺鍍及再沈積的PMMA可具有一自遮罩效應，因此用作該聚苯乙烯之一蝕刻削減層。此蝕刻削減層後續在以16、14次序之第一電漿蝕刻步驟14期間被移除。因此，可藉由根據本發明之實施例之一方法10實現一更陡峭的圖案斜坡輪廓及精細標度結構之一更佳的保存。作為一實例，圖6顯示藉由使用一單一步驟Ar/O2蝕刻步驟之一先前技術蝕刻方法而獲得之PS-b-PMMA層的一照片。如所見，聚苯乙烯已被削減且圖案之斜坡輪廓已被降級。
作為比較，圖7顯示使用一先前技術方法，藉由曝露於Ar/O2電漿21s蝕刻之一PS-b-PMMA層，而圖8顯示根據本發明之一方法藉由連 續的14-16-14處理步驟：10s Ar/O2、10s Ar及10s Ar/O2電漿曝露所蝕刻之一類似層。如所見，在圖8中之層顯示相同輪廓高度之陡峭邊緣及鮮明特徵的一更佳清晰度，藉此在聚苯乙烯中沒有蝕刻(亦可見於圖10，其將稍後討論)。
此外，在根據本發明之實施例中，方法10可包括以下步驟：在自作為一微影光阻劑遮罩之嵌段共聚物層蝕刻除去該第一聚合物組份(例如PMMA材料)後，使用剩餘之聚合物組份或若干聚合物組份(例如，形成於聚苯乙烯中之圖案)蝕刻基板。
在一第二態樣中，本發明係關於一經至少部分製造之積體電路40，例如圖3所示，其包括提供於一基板23上之一聚合物圖案結構24。此聚合物圖案結構係藉由根據本發明之第一態樣之一方法蝕刻除去一嵌段共聚物層21之至少一種聚合物組份25而獲得。該一結構通常包括一嵌段共聚物層，其中至少一種聚合物組份(25)已被蝕刻除去，該聚合物圖案具有小於50nm、有利地小於20nm、更有利地小於16nm之一半節距。
以繪示方式(本發明之實施例不受其限制)，下文給出根據本發明之一實施例使用一軟氬濺鍍及氬/氧濺鍍之一組合蝕刻PMMA所獲得之結果的一討論。
本實例所使用之經導向自組裝的樣本(其中PMMA及中性層蝕刻經最優化)係使用化學磊晶流製備。在中性層之頂部上塗覆並退火一30nm厚嵌段共聚物(PS-b-PMMA)膜。該中性層(8nm)為聚苯乙烯與PMMA之一混合物。嵌段共聚物係與在一氮化矽基板之頂部上交聯之聚苯乙烯(PS)的導向條自對準。在退火後，嵌段共聚物形成14nm半節距之層狀PMMA/PS直線/空間結構。
在不同實例中，組合兩個步驟：使用一氬及氧之混合物之一蝕刻步驟，隨後施加一軟Ar濺鍍步驟。在Ar/O2電漿中之蝕刻步驟(14) 係使用850sccm Ar/60sccm O2、75mT至150mT之一電漿蝕刻氣壓及70W至300W之一電漿蝕刻濺鍍功率而執行。亦被稱為軟Ar濺鍍步驟的第二電漿蝕刻步驟(16)係使用在70mT至150mT之一電漿蝕刻氣壓及在約70W至300W之一電漿蝕刻濺鍍功率之約850sccm的一Ar氣流而執行。施加氬/氧蝕刻步驟的時間為10秒至20秒，施加氬軟濺鍍步驟的時間為10秒至20秒。該等步驟被交替重複執行。已發現藉由施加一軟氬濺鍍，聚苯乙烯高度保持未蝕刻且表面更平滑。有利地，可在70W之一電漿蝕刻濺鍍功率及約70mT之一電漿蝕刻氣壓下實現一軟Ar濺鍍。與一持續氬/氧蝕刻相比，相比於持續氬/氧蝕刻之36nm，聚苯乙烯僅被削減4nm。圖9顯示上文所討論之蝕刻處理之結果的一掃描電子顯微鏡影像。
進一步藉由實例(本發明之實施例不受其限制)，顯示使用如上文所描述之一濺鍍蝕刻處理所獲得之結果的一實例。在本實例中，首先施加一氬/氧蝕刻步驟且之後施加一氬濺鍍步驟。在圖10之左手側以俯視圖及橫截面圖顯示第一蝕刻步驟之結果，而在圖10之右手側以俯視圖及橫截面圖顯示一額外第二蝕刻步驟之後的結果。第一蝕刻步驟之條件為：在75mT及100W下在氬及氧(850 Ar/60 O2)之一混合物中的一10s蝕刻用於該蝕刻步驟，及第二蝕刻步驟之條件為：在氬中以70mT及75W之一功率之一20s濺鍍。此等步驟(藉此最後步驟為一軟氬濺鍍步驟之一典型實例)及其次序導致一良好蝕刻處理，藉此無蝕刻發生於聚苯乙烯中。
10‧‧‧嵌段共聚物微影之方法
12‧‧‧在基板上提供BCP層
14‧‧‧使用一灰化氣體執行一第一電漿蝕刻
16‧‧‧使用一惰性氣體或其混合物執行一第二電漿蝕刻
18‧‧‧在基板上提供預遮罩

Claims (20)

  1. 一種用於嵌段共聚物微影的方法(10)，該方法包括：在一基板上獲得(12)一自組織嵌段共聚物層，該自組織嵌段共聚物層包括具有互不相同之抗蝕刻性的至少兩個聚合物組份，該自組織嵌段共聚物層進一步包括藉由該至少兩個聚合物組份之微相分離形成的一共聚物圖案結構，施加至少一次以下各者：使用自包括一灰化氣體之一氣體形成之電漿的該自組織嵌段共聚物層的第一電漿蝕刻(14)，使用自一實質上純惰性氣體或惰性氣體之混合物形成之一電漿的該自組織嵌段共聚物層的第二電漿蝕刻(16)以選擇性移除一第一聚合物相。
  2. 如請求項1之方法(10)，其中該施加第二電漿蝕刻(16)係在低於或等於該第一電漿蝕刻(14)之電漿蝕刻濺鍍功率的一電漿蝕刻濺鍍功率執行及/或其中該施加第二電漿蝕刻(16)係在低於或等於該第一電漿蝕刻(14)之電漿蝕刻氣壓的一電漿蝕刻氣壓執行。
  3. 如請求項1之方法(10)，其中該灰化氣體為氧。
  4. 如請求項1之方法，其中該第一電漿蝕刻步驟(14)在該第二電漿蝕刻步驟(16)之施加之前被施加至少一次。
  5. 如請求項1之方法，其中該第二電漿蝕刻步驟(16)在該第一電漿蝕刻步驟(14)之施加之前被施加至少一次。
  6. 如請求項1之方法，其中執行該第一電漿蝕刻(14)及該第二電漿蝕刻(16)包括交替重複該第一電漿蝕刻(14)及該第二電漿蝕刻(16)至少一次。
  7. 如請求項1之方法，其中該實質上純惰性氣體為氬。
  8. 如請求項1之方法，其中該執行(16)該層之一第一電漿蝕刻包括使用自一氬-氧氣體混合物形成之一電漿。
  9. 如請求項1之方法，其進一步包括在該基板上提供(18)一預遮罩圖案，該預遮罩圖案包括用於對準該共聚物圖案結構的複數個引導。
  10. 如請求項1之方法，其中該共聚物圖案結構係藉由退火該嵌段共聚物層而形成。
  11. 如請求項1之方法，其中該嵌段共聚物包括一雙嵌段共聚物，其包括互相共價鍵結之兩個類型的聚合物鏈。
  12. 如請求項11之方法，其中該雙嵌段共聚物包括聚苯乙烯-聚異丁烯、聚苯乙烯-異戊二烯、聚二甲基矽氧烷-聚異丁烯、聚苯乙烯-聚環氧乙烷、聚苯乙烯-聚環氧丙烷、聚環氧乙烷-聚(氰基聯苯氧)甲基丙烯酸己酯、聚苯乙烯-聚甲基丙烯酸甲酯、聚苯乙烯-聚甲基丙烯酸、聚環氧乙烷-聚乙烯基吡啶、聚苯乙烯-聚乙烯基吡啶、或聚異戊二烯-聚羥基苯乙烯。
  13. 如請求項1之方法，其中該嵌段共聚物包括一三嵌段共聚物，其中兩個類型之聚合物鏈A、B係以一A-B-A形式鍵結或其中三個類型之聚合物鏈A、B、C係以一A-B-C形式鍵結。
  14. 如請求項1之方法，其進一步包括以下步驟：在自作為一光阻遮罩的該嵌段共聚物層蝕刻除去該第一聚合物組份後，使用剩餘之聚合物組份或若干聚合物組份蝕刻該基板。
  15. 如請求項1之方法，其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻濺鍍功率的一電漿蝕刻濺鍍功率執行及/或其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻氣壓的一電漿蝕刻氣壓執行；以及 該灰化氣體為氧。
  16. 如請求項1之方法，其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻濺鍍功率的一電漿蝕刻濺鍍功率執行及/或其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻氣壓的一電漿蝕刻氣壓執行；以及該第一電漿蝕刻及該第二電漿蝕刻的執行包括交替重複該第一電漿蝕刻及該第二電漿蝕刻至少一次。
  17. 如請求項1之方法，其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻濺鍍功率的一電漿蝕刻濺鍍功率執行及/或其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻氣壓的一電漿蝕刻氣壓執行；以及更包括提供一預遮罩圖案，該預遮罩圖案包括用於對準該共聚物圖案結構的複數個引導。
  18. 如請求項1之方法，其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻濺鍍功率的一電漿蝕刻濺鍍功率執行及/或其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻氣壓的一電漿蝕刻氣壓執行；以及其中該雙嵌段共聚物包括聚苯乙烯-聚異丁烯、聚苯乙烯-異戊二烯、聚二甲基矽氧烷-聚異丁烯、聚苯乙烯-聚環氧乙烷、聚苯乙烯-聚環氧丙烷、聚環氧乙烷-聚(氰基聯苯氧)甲基丙烯酸己酯、聚苯乙烯-聚甲基丙烯酸甲酯、聚苯乙烯-聚甲基丙烯酸、聚環氧乙烷-聚乙烯基吡啶、聚苯乙烯-聚乙烯基吡啶、或聚異戊二烯-聚羥基苯乙烯。
  19. 如請求項1之方法，其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻濺鍍功率的一電漿蝕刻濺鍍功率執行及/或其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻氣壓的一電漿蝕刻氣壓執行；以及進一步包括以下步驟：在自作為一光阻遮罩的該嵌段共聚物層蝕刻除去該第一聚合物組份後，使用剩餘之聚合物組份或若干聚合物組份蝕刻該基板。
  20. 如請求項1之方法，其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻濺鍍功率的一電漿蝕刻濺鍍功率執行及/或其中該施加第二電漿蝕刻係在低於或等於該第一電漿蝕刻之電漿蝕刻氣壓的一電漿蝕刻氣壓執行；以及其中該第一電漿蝕刻及該第二電漿蝕刻的執行包括交替重複該第一電漿蝕刻及該第二電漿蝕刻至少一次；以及進一步包括以下步驟：在自作為一光阻遮罩的該嵌段共聚物層蝕刻除去該第一聚合物組份後，使用剩餘之聚合物組份或若干聚合物組份蝕刻該基板。
TW102134455A 2012-10-02 2013-09-25 嵌段共聚物之蝕刻方法 TWI588891B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP12187058.8A EP2717296B1 (en) 2012-10-02 2012-10-02 Etching of block-copolymers

Publications (2)

Publication Number Publication Date
TW201417176A TW201417176A (zh) 2014-05-01
TWI588891B true TWI588891B (zh) 2017-06-21

Family

ID=47296918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134455A TWI588891B (zh) 2012-10-02 2013-09-25 嵌段共聚物之蝕刻方法

Country Status (5)

Country Link
US (1) US9023733B2 (zh)
EP (1) EP2717296B1 (zh)
JP (1) JP6190212B2 (zh)
KR (1) KR102071725B1 (zh)
TW (1) TWI588891B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9050621B2 (en) * 2013-01-24 2015-06-09 Corning Incorporated Surface nanofabrication methods using self-assembled polymer nanomasks
US9666447B2 (en) * 2014-10-28 2017-05-30 Tokyo Electron Limited Method for selectivity enhancement during dry plasma etching
JP2016111115A (ja) * 2014-12-04 2016-06-20 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
EP3062334B1 (en) 2015-02-27 2020-08-05 IMEC vzw Method for patterning an underlying layer
US9646883B2 (en) 2015-06-12 2017-05-09 International Business Machines Corporation Chemoepitaxy etch trim using a self aligned hard mask for metal line to via
FR3041119B1 (fr) 2015-09-11 2017-09-29 Commissariat Energie Atomique Procede de gravure selective d’un copolymere a blocs
US9978563B2 (en) 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
US9768059B1 (en) 2016-04-07 2017-09-19 International Business Machines Corporation High-chi block copolymers for interconnect structures by directed self-assembly
CN108231984A (zh) * 2018-01-31 2018-06-29 华南理工大学 一种相分离手段实现的钙钛矿图案化膜片及其制作方法
KR20210046052A (ko) * 2018-08-23 2021-04-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템
US20210335625A1 (en) * 2019-02-08 2021-10-28 Hitachi High-Technologies Corporation Dry etching apparatus and dry etching method
KR20220125776A (ko) 2021-03-07 2022-09-14 오영운 돼지갈비 포의 가공 및 분류방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214514A (en) * 2010-07-28 2012-04-01 Toshiba Kk Pattern formation method and polymer alloy base material

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW576864B (en) * 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
JP4077312B2 (ja) * 2001-12-28 2008-04-16 株式会社東芝 発光素子の製造方法および発光素子
US7449414B2 (en) * 2006-08-07 2008-11-11 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process
WO2010096363A2 (en) 2009-02-19 2010-08-26 Arkema Inc. Nanofabrication method
FR2959349B1 (fr) * 2010-04-22 2012-09-21 Commissariat Energie Atomique Fabrication d'une memoire a deux grilles independantes auto-alignees
US8382997B2 (en) * 2010-08-16 2013-02-26 Tokyo Electron Limited Method for high aspect ratio patterning in a spin-on layer
WO2012031818A2 (en) 2010-09-09 2012-03-15 Asml Netherlands B.V. Lithography using self-assembled polymers
JP6035017B2 (ja) * 2010-10-04 2016-11-30 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 下層組成物および下層を像形成する方法
JP5292423B2 (ja) * 2011-02-25 2013-09-18 株式会社東芝 パターンデータ生成装置、パターンデータ生成方法、及びパターン形成方法
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214514A (en) * 2010-07-28 2012-04-01 Toshiba Kk Pattern formation method and polymer alloy base material

Also Published As

Publication number Publication date
KR102071725B1 (ko) 2020-03-02
KR20140043694A (ko) 2014-04-10
US9023733B2 (en) 2015-05-05
US20140091435A1 (en) 2014-04-03
TW201417176A (zh) 2014-05-01
JP2014075578A (ja) 2014-04-24
EP2717296B1 (en) 2016-08-31
EP2717296A1 (en) 2014-04-09
JP6190212B2 (ja) 2017-08-30

Similar Documents

Publication Publication Date Title
TWI588891B (zh) 嵌段共聚物之蝕刻方法
JP6219674B2 (ja) ブロック共重合体を使用したエッチング
JP6139011B2 (ja) 誘導自己組織化用途における中立層オーバーコートのトポグラフィの最小化
US9738765B2 (en) Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
US8349203B2 (en) Method of forming self-assembled patterns using block copolymers, and articles thereof
US9230820B2 (en) Method for directed self-assembly (DSA) of a block copolymer (BCP) using a blend of a BCP with functional homopolymers
US9810980B1 (en) Graphoepitaxy directed self assembly
JP2015520510A (ja) ブロックコポリマーを用いたパターンの形成および物品
KR101772038B1 (ko) 블록 공중합체의 자가-조립에 의해 기판에 리소그래피 피처들을 제공하는 방법들
Gowrishankar et al. Fabrication of densely packed, well-ordered, high-aspect-ratio silicon nanopillars over large areas using block copolymer lithography
US9029271B2 (en) Methods of patterning block copolymer layers
JP6045746B2 (ja) 誘導自己組織化ケモエピタキシ用途において有機フィルムを除去するためのトラック処理
US9991115B2 (en) Directed self-assembly using trench assisted chemoepitaxy
EP3062334B1 (en) Method for patterning an underlying layer
US9431219B1 (en) Method for making guiding lines with oxidized sidewalls for use in directed self-assembly (DSA) of block copolymers
US8232211B1 (en) Methods for self-aligned self-assembled patterning enhancement
Chen et al. Atomic layer deposition assisted pattern transfer technology for ultra-thin block copolymer films