JPWO2020161879A1 - ドライエッチング方法及びドライエッチング装置 - Google Patents

ドライエッチング方法及びドライエッチング装置 Download PDF

Info

Publication number
JPWO2020161879A1
JPWO2020161879A1 JP2019542638A JP2019542638A JPWO2020161879A1 JP WO2020161879 A1 JPWO2020161879 A1 JP WO2020161879A1 JP 2019542638 A JP2019542638 A JP 2019542638A JP 2019542638 A JP2019542638 A JP 2019542638A JP WO2020161879 A1 JPWO2020161879 A1 JP WO2020161879A1
Authority
JP
Japan
Prior art keywords
dry etching
etching method
sample
organic film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019542638A
Other languages
English (en)
Inventor
小藤　直行
直行 小藤
桑原　謙一
謙一 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of JPWO2020161879A1 publication Critical patent/JPWO2020161879A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

プラズマを用いたドライエッチング方法によれば、有機膜をエッチングする際に、Ａｒイオンを遮蔽して酸素ラジカルのみを試料の有機膜に照射する第１の工程と、希ガスのイオンを有機膜に照射する第２の工程とを交互に繰り返すことにより、有機膜のエッチングのばらつきを抑えて精度良いエッチング処理を行うことができる。これによりシリコン基板などに形成されるＬＳパターンの倒れを抑制することができる。

Description

本発明は、ドライエッチング方法及びドライエッチング装置に関する。
半導体デバイスの製造工程においては、半導体装置に含まれるコンポーネントの微細化や集積化に対応することが求められている。例えば、近年では、集積回路やナノ電気機械システムにおいてナノスケールのような小さい構造が求められている。
通常、半導体デバイスの製造工程においては、リソグラフィ技術が用いられている。この技術は、レジスト層の上にデバイス構造のパターンを適用し、レジスト層のパターンによって露出した基板を選択的にエッチング除去するものである。その後の処理工程において、エッチング領域内に他の材料を堆積させれば、集積回路を形成できる。
しかしながら、こうした技術を用いてもナノスケールの構造体をスループット良く製造することは難しく、様々な技術の改良がなされている。これらの先行技術には、例えば特許文献１に開示されるものがある。特許文献１には、図１に示すように、ポリスチレン(PS)1とポリメチルメタクリレート(PMMA)2の自己組織化ブロック共重合体（DSA）を形成した後、PMMA2のみをエッチング除去する技術が示されている。そして、この方法を用いることで、図２のように、PS1のラインアンドスペースパターン（以降、LSパターンという）が形成されることが、同特許文献１に記載されている。
また、その他の公知例としては、特許文献２に示す技術がある。特許文献２では、磁場とマイクロ波のECR共鳴でプラズマを形成するドライエッチング装置において、試料と誘電体窓の間に誘電体製の多孔板を配置した構造の装置が開示されている。
この装置においては、ECR面と呼ばれる磁場強度８７５ガウス（Gauss）の面の位置を多孔板より上にする。これにより、プラズマ中で生成されるイオンとラジカルのうち、電荷を帯びているイオンを遮蔽して、ラジカルなどの電気的に中性な粒子のみを試料に照射することができる。
一方、ECR面の位置を、多孔板より下にすることで、イオンとラジカルの両方を試料に照射することもできる。
特開２０１４−７５５７８号公報 国際特許公開第２０１６／１９００３６号
しかしながら、試料に有機膜を形成した後、プラズマを用いてエッチング処理を行ってLSパターンを形成した場合には、エッチングによって得られたLSパターンに倒れが発生する場合がある。
そこで、本発明は、有機膜をエッチングする際に、LSパターンの倒れを抑制して、精度良くエッチング処理を行えるドライエッチング方法及びドライエッチング装置を提供することを目的とする。
上記課題を解決するために、代表的な本発明のドライエッチング方法は、プラズマから希ガスもしくは窒素のイオンの濃度を減少させた第１の雰囲気で中性ラジカルを有機膜の表面に吸着させる第１工程と、前記第１の雰囲気よりもイオン濃度が高い第２の雰囲気で希ガスもしくは窒素のイオンを前記有機膜の表面に供給する第２の工程とを交互に繰り返すことにより達成される。
本発明によれば、特に、有機膜をエッチングする際に、LSパターンの倒れを抑制して、精度良くエッチング処理を行うことができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
図１は、PMMAのエッチング処理前におけるDSAの試料の拡大断面図である。 図２は、理想的なPMMAエッチング処理後におけるDSAの試料の拡大断面図である。 図３は、本実施形態のドライエッチング装置の概略構成図である。 図４は、比較例にかかるPMMAのエッチング処理後におけるDSAの試料の拡大断面図である。 図５は、比較例にかかるPMMAのエッチング処理後におけるDSAの試料の拡大上面図である。 図６は、比較例にかかるPMMAのエッチング処理によりLSパターンが倒れる原因を説明するための図である。 図７は、比較例にかかるPMMAのエッチング処理における第一の工程中の試料の表面状態を模式的に示す図である。 図８は、実施例にかかるPMMAエッチング処理中の試料の表面状態を模式的に示す図である。 図９は、実施例にかかるPMMAエッチング処理中の試料の表面状態を模式的に示す図である。 図１０は、実施例にかかるPMMAのエッチング処理後におけるDSAの試料の拡大断面図である。 図１１は、実施例にかかるPMMAのエッチング処理後におけるDSAの試料の拡大上面図である。 図１２は、実施例にかかる第１の工程におけるPMMAのエッチング量と試料温度との関係を示すグラフである。 図１３は、エッチング処理前の三層レジストの試料の拡大断面図である。 図１４は、比較例の有機膜エッチング処理後における三層レジストの試料の拡大断面図である。 図１５は、実施例の有機膜エッチング処理後における三層レジストの試料の拡大断面図である。 図１６は、別の実施形態にかかるエッチング処理装置の構成を示す図である。
以下、図面を参照して、本発明の実施形態について説明する。
［実施形態１］
図３は、本実施形態のドライエッチング方法を実行するダウンフロー型のドライエッチング装置の概略構成図である。図３のドライエッチング装置では、マグネトロン１３から導波管１１を通り誘電体窓１７を介して減圧処理室１２に供給される２．４５ＧＨｚのマイクロ波と、ソレノイドコイル１４の作る磁場によって形成されるECR共鳴によって、減圧処理室１２内にプラズマを生成できる。また、試料２１を保持する試料台２０に、整合器２２を介して高周波電源２３が接続されている。
ここで、マグネトロン１３とソレノイドコイル１４とで、プラズマ発生装置を構成する。また、減圧処理室１２におけるプラズマの発生状態を制御するプラズマ制御装置２６と、ソレノイドコイル１４と、これを制御する磁場制御装置１８が設けられている。
このドライエッチング装置では、高周波電源２３から供給する電力を調整すれば、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できる。また、試料２１を載置する試料台２０は温度調整されており、エッチング中も試料温度が２０℃に維持されている。さらに、Ａｒ（アルゴン）ガスとＯ２（酸素）ガスが、ガス導入口１５を介して減圧処理室１２内に導入される。減圧処理室１２内は負圧ポンプにより減圧されている。
また、このドライエッチング装置では、誘電体製の多孔板１６が減圧処理室１２の内部に設置されている。このドライエッチング装置では、ECR面と呼ばれる磁場強度８７５ガウス（Gauss）の面付近でプラズマが生成される。このため、ECR面が多孔板１６と誘電体窓１７の間になるよう、プラズマ制御装置２６である磁場制御装置１８及びソレノイドコイル１４が、多孔板１６の誘電体窓側（つまり、多孔板１６の上方で）プラズマ２５Ａを生成できる。これにより、Ａｒイオンを遮蔽して、酸素の中性ラジカルのみを試料２１に照射することができる。かかる状態では、試料２１の周囲はＡｒイオン濃度が比較的低い状態の第１の雰囲気となる。
一方で、ECR面が多孔板１６と試料２１の間になるよう、磁場制御装置１８がソレノイドコイル１４を制御して磁場を調整すれば、多孔板１６より試料側で（つまり、多孔板１６の下方で）プラズマ２５Ｂを生成できる。このため、Ａｒイオンと酸素の中性ラジカルの両方を試料に照射できる。かかる状態では、試料２１の周囲はＡｒイオン濃度が第１の雰囲気よりも高い第２の雰囲気となる。第１の雰囲気におけるＡｒのイオン濃度は、第２の雰囲気のイオン濃度に対し１０％未満であると好ましい。
なお、本発明のドライエッチング処理を行えるドライエッチング装置は、以上のダウンフロー型のドライエッチング装置に限られず、ＲＩＥ型のドライエッチング装置を用いてもよい。
（比較例１）
本発明者らは、図３のドライエッチング装置を用いて、図１に示すDSAの試料においてPMMA2のエッチング処理を行った。まず比較例のエッチング処理では、ECR面を多孔板１６より試料側に配置して、イオンとラジカルの両方が試料に照射される状態でエッチングを行った。その結果を図４に示す。エッチング処理後において複数の壁として形成されるPS1のLSパターンは、図４のように左右に倒れてしまった。
そのため、図５の上面図のように、パターンの歪みであるラインエッジラフネス（LERという）が増加した。また、PS1の倒れが強い箇所では、隣接するPS1同士が接してしまい、イオンの照射が遮られてその下方にあるPMMA2に到達せず、エッチングが進まなくなった。
本発明者らは、エッチング途中におけるパターン形状評価や応力解析などを用いて、LSパターンの倒れの原因を調べた。その結果、このPMMA2が本来的に収縮(Tensile)応力を持っているため、PMMA2の残膜にばらつきがあると、図６においてPMMA2の残膜の厚い部位の収縮力が高まることを見出した。それによりLSパターンが引っ張られて倒れることとなる。
次に、PMMA2の残膜のばらつき、すなわちPMMA2のエッチング量のばらつきが生じる原因を調べた。PMMA2に酸素ラジカル４とＡｒイオン５の両方が照射されることによりエッチングが進むが、LSパターンにおけるPS1とPS1の間のスペース間隔のばらつきによって、図７に示すようにPMMA2の表面に到達する酸素ラジカル４の量に違いが生じる。PMMA2のエッチング量は、PMMA2の表面に到達する酸素ラジカル４の量に比例するため、上記スペース間隔が広いとエッチング量が増大し、狭いとエッチング量が減少することがわかった。
そこで、本発明者らは、エッチング量のばらつきを抑制するため、次のような二つの工程を繰り返すエッチング手法を導出した。まず、第１の工程では、ECR面を多孔板１６の誘電体窓１７側に配置して酸素のプラズマ２５Ａを生成させる（図３）。これにより、Ａｒイオンを遮蔽して、第１の雰囲気中で酸素ラジカルを試料に照射する。
このとき、Ａｒイオンが遮蔽されているため、酸素ラジカルが試料に照射されてもエッチングは進まない。第１の工程時間が長いと、図８に示すようにPMMA2のいずれの表面にも酸素ラジカル４が飽和吸着した状態になる。「飽和吸着」とは、それ以上中性ラジカルが実質的に吸着しない状態をいう。
次に、第２の工程では、ECR面を多孔板１６の試料２１側に配置して、Ａｒのプラズマ２５Ｂを生成させる（図３）。これにより、第２の雰囲気中でPMMA2にＡｒイオン５が照射される。このイオン照射によって、図９のようにPMMA2の表面に吸着した酸素ラジカル４が活性化され、PMMA2のエッチングが進む。
この際のエッチング量は、PMMA2の表面に吸着した酸素ラジカル４の量で決まるため、酸素ラジカル４がPMMA2の表面に飽和吸着していれば、一定量のPMMA2がエッチングされることとなる。したがって、第１の工程と第２の工程とを交互に繰り返すことにより、パターンのばらつきに関わらず、PMMA2のエッチング量を均一に維持しつつエッチング処理が進行するため、LSパターンの倒れが抑制される。第１の工程は、第２の工程よりも処理時間が長いと飽和吸着が有効になるので好ましい。
（実施例１）
以上のエッチング方法でエッチングされた試料の断面形状を図１０に示す。PS1の倒れは見られない。また、加工後のサンプルの上面図を図１１に示す。形成されたPS1のLSパターンには倒れに起因したLERは見られず、真っ直ぐなパターンが形成されていることがわかった。
ここでは、第１の工程で酸素ガスを用いたが、例えば、酸素を希ガスで希釈したガスのように酸素を含む混合ガスであれば、いずれも用いることができる。さらに、酸素を含まないガスであっても有機材料を化学反応でエッチングできるガス、例えば、水素や水、メタノールを含む混合ガスを用いても良い。また、第２の工程ではＡｒガスを使用したが、有機膜を化学反応でエッチングしないガスのみで構成されていれば、他の希ガスや窒素ガスを用いてもよい。エッチングできる有機膜はPMMAに限られない。
（実施例２）
実施例１では試料の温度を２０℃に維持してPMMAのエッチングを行った。本発明者らは、この試料の温度の影響について調べた。第１の工程で酸素ラジカルを照射した際のPMMAのエッチング量と試料温度の関係を図１２に示す。１００℃以下ではPMMAは全くエッチングされないことがわかった。一方、試料温度が１００℃を超えるとPMMAのエッチング量が加速的に増加するため、エッチング量のばらつきを招くことがわかった。
また、１００℃以下ではLSパターンの倒れやそれに起因したLERの増加は見られなかったが、１００℃を超えるとLSパターンの倒れやそれに起因したLERが急激に増加することがわかった。ここで１００℃を特異点とする。以上より、実施例１で述べたPMMAエッチング処理の効果を実現するには、第１の工程中の試料温度を１００℃以下に維持することが好ましいことがわかる。
また、第１の工程のプラズマに水素ラジカルを含む場合には、この温度の特異点が５０℃に低下することがわかっている。その場合、試料温度を５０℃以下に維持することが望ましい。
（比較例２）
次に、本実施形態のエッチング方法を三層レジストの加工に応用した例を示す。この加工では、図１３のように、シリコン基板３上に有機膜６と無機膜７を積層させた上に、３０ｎｍピッチのLSパターンのレジストマスク８を形成した試料を用いた。各層の膜厚は有機膜６の膜厚が２００ｎｍ、無機膜７の膜厚が２０ｎｍ、レジストマスク８の膜厚が２０ｎｍである。
比較例１と同様なドライエッチング処理によって、この試料の無機膜７をエッチングして、無機膜のマスクを形成し、更にこの無機膜のマスクを用いて、有機膜６をエッチングした。しかし、比較例１と同様な処理では、酸素などで有機膜６をエッチングした場合に、形成された有機膜６のLSパターンがエッチング中に倒れてしまうという現象が生じた。
実際、イオンと中性ラジカルの両方が試料に照射される状態において、図１４のように隣同士の有機膜６のLSパターンが接してエッチングが停止してしまうという現象が見られた。解析の結果、この場合も、有機膜６の残膜にばらつきがあり、有機膜６の残膜の収縮応力によって、残膜の厚い側に有機膜６のLSパターンが引っ張られて倒れることが判明した。
（実施例３）
そこで、実施例１と同様に、Ａｒイオンを遮蔽した状態で酸素プラズマを試料に照射する第１の工程と、Ａｒイオンを遮蔽しない状態でＡｒプラズマを試料に照射する第２の工程を繰り返したところ、有機膜６の残膜の厚さが均一なままエッチングが進行した。このため、図１５に示すように、パターン倒れやパターン同士が接するという現象は発生しなかった。
［実施形態２］
図１６は、ダウンフロー型エッチャ１０１と反応性イオンエッチング（RIE）型エッチャ１０２を、真空搬送ユニット１０３で連結したドライエッチング装置を示す図である。本実施形態では、第１の工程において、試料をダウンフロー型エッチャ（第１の装置）１０１に搬送して、酸素のプラズマを照射する。
ダウンフロー型エッチャ１０１では、プラズマ中のイオンを遮蔽して中性ラジカルのみを照射できる構造になっているため、第１の雰囲気中で酸素ラジカルのみが照射される。酸素ラジカルのみでは、PMMAはエッチングされないため、図８に示すようにPMMA表面に酸素ラジカルが飽和吸着した状態になる。
続いて、第２の工程では、真空搬送ユニット（搬送装置）１０３で試料をダウンフロー型エッチャ１０１からRIE型エッチャ（第２の装置）１０２に搬送して、その内部でＡｒのプラズマを生成させる。RIE型エッチャ１０２ではプラズマ中のイオンも中性ラジカルも照射されるため、第２の雰囲気中でPMMAにＡｒイオンが試料に照射される。このイオン照射によって、図９に示す例と同様にPMMA表面に吸着した酸素ラジカルが活性化されPMMAのエッチングが進む。
この際のエッチング量は、PMMA表面に飽和吸着した酸素ラジカルの量で決まるため、一定量のPMMAがエッチングされる。ダウンフロー型エッチャ１０１とRIE型エッチャ１０２との間で真空搬送ユニット１０３を介して試料を繰り返し搬送することで、第１の工程と第２の工程を交互に繰り返すことができる。これにより、PMMA残膜が均一なままエッチングが進むため、LSパターンの倒れが抑制される。
この方法でエッチングされた試料の断面形状は図１０に示すものと同様であり、LSパターンの倒れは見られない。また、加工後の試料の上面形状は、図１１に示すものと同様になる。形成されたPSのLSパターンには倒れに起因したLERは見られず。真っ直ぐなパターンが形成されていることがわかった。
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態における構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態における構成の一部について、他の構成の追加・削除・置換をすることも可能である。
１…ポリスチレン（PS)、２…ポリメチルメタクリレート（PMMA)、３…シリコン基板、４…酸素ラジカル、５…Arイオン、６…有機膜、７…無機膜、８…レジストマスク、１１…導波管、１２…減圧処理室、１３…マグネトロン、１４…ソレノイドコイル、１６…多孔板、１７…誘電体窓、２０…試料台、２１…試料、２２…整合器、２３…高周波電源、１０１…ダウンフロー型エッチャ、１０２…RIE型エッチャ、１０３…真空搬送ユニット、２００…シリコン、２０２…シリコン酸化膜

Claims (8)

  1. 有機膜のドライエッチング方法であって、
    プラズマから、希ガスもしくは窒素のイオンの濃度を減少させた第１の雰囲気で中性ラジカルを有機膜の表面に吸着させる第１の工程と、前記第１の雰囲気よりもイオン濃度が高い第２の雰囲気で希ガスもしくは窒素のイオンを前記有機膜の表面に供給する第２の工程とを交互に繰り返す、
    ことを特徴とするドライエッチング方法。
  2. 請求項１のドライエッチング方法において、
    前記中性ラジカルが酸素もしくは水素である、
    ことを特徴とするドライエッチング方法。
  3. 請求項１のドライエッチング方法において、
    前記希ガスがアルゴンガスである、
    ことを特徴とするドライエッチング方法。
  4. 請求項１のドライエッチング方法において、
    前記有機膜がＰＭＭＡ製である、
    ことを特徴とするドライエッチング方法。
  5. 請求項１のドライエッチング方法において、
    前記第１の工程において、前記中性ラジカルが前記有機膜に飽和吸着する、
    ことを特徴とするドライエッチング方法。
  6. 請求項１のドライエッチング方法において、
    前記第１の工程は、前記第２の工程よりも処理時間が長い、
    ことを特徴とするドライエッチング方法。
  7. 請求項１〜６のいずれか１項に記載のドライエッチング方法を実行するドライエッチング装置であって、
    減圧処理室内にプラズマを発生させるプラズマ発生装置と、
    前記減圧処理室内に配置された多孔板と、
    前記プラズマの発生位置を、前記多孔板の上方もしくは下方に変更可能とするプラズマ制御装置と、を有する、
    ことを特徴とするドライエッチング装置。
  8. 請求項１〜６のいずれか１項に記載のドライエッチング方法を実行するドライエッチング装置であって、
    試料の有機膜に前記第１の雰囲気で中性ラジカルを照射する第１の装置と、
    試料の有機膜に前記第２の雰囲気で希ガスもしくは窒素のイオンを照射する第２の装置と、
    前記第１の装置から前記第２の装置へ、また前記第２の装置から前記第１の装置へと、前記試料を搬送する搬送装置と、を有する、
    ことを特徴とするドライエッチング装置。
JP2019542638A 2019-02-08 2019-02-08 ドライエッチング方法及びドライエッチング装置 Pending JPWO2020161879A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/004577 WO2020161879A1 (ja) 2019-02-08 2019-02-08 ドライエッチング方法及びドライエッチング装置

Publications (1)

Publication Number Publication Date
JPWO2020161879A1 true JPWO2020161879A1 (ja) 2021-02-18

Family

ID=71947787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542638A Pending JPWO2020161879A1 (ja) 2019-02-08 2019-02-08 ドライエッチング方法及びドライエッチング装置

Country Status (6)

Country Link
US (1) US20210335625A1 (ja)
JP (1) JPWO2020161879A1 (ja)
KR (1) KR20200098386A (ja)
CN (1) CN111801773A (ja)
TW (1) TW202030792A (ja)
WO (1) WO2020161879A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395773B2 (ja) * 2020-05-12 2023-12-11 ラム リサーチ コーポレーション 刺激応答性ポリマー膜の制御された分解
US20240194450A1 (en) * 2021-06-28 2024-06-13 Hitachi High-Tech Corporation Plasma processing device and plasma processing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677184A (ja) * 1992-08-27 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体原子層のエッチング方法
JP2014075578A (ja) * 2012-10-02 2014-04-24 Imec ブロック共重合体のエッチング
JP2015188025A (ja) * 2014-03-27 2015-10-29 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2016051846A (ja) * 2014-09-01 2016-04-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
WO2016190036A1 (ja) * 2015-05-22 2016-12-01 株式会社 日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法
JP2016207771A (ja) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US20170229314A1 (en) * 2016-02-04 2017-08-10 Lam Research Corporation Atomic layer etching 3d structures: si and sige and ge smoothness on horizontal and vertical surfaces

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269785A (en) * 1992-08-14 1994-02-23 Sharp Kk Etching a surface of a semiconductor
JP3234812B2 (ja) * 1999-03-26 2001-12-04 株式会社日立製作所 半導体装置の製造方法
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US9123541B2 (en) * 2013-04-03 2015-09-01 Brewer Science Inc. Highly etch-resistant polymer block for use in block copolymers for directed self-assembly
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
US10504742B2 (en) * 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677184A (ja) * 1992-08-27 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体原子層のエッチング方法
JP2014075578A (ja) * 2012-10-02 2014-04-24 Imec ブロック共重合体のエッチング
JP2015188025A (ja) * 2014-03-27 2015-10-29 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2016051846A (ja) * 2014-09-01 2016-04-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2016207771A (ja) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 被エッチング層をエッチングする方法
WO2016190036A1 (ja) * 2015-05-22 2016-12-01 株式会社 日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法
US20170229314A1 (en) * 2016-02-04 2017-08-10 Lam Research Corporation Atomic layer etching 3d structures: si and sige and ge smoothness on horizontal and vertical surfaces

Also Published As

Publication number Publication date
WO2020161879A1 (ja) 2020-08-13
CN111801773A (zh) 2020-10-20
US20210335625A1 (en) 2021-10-28
TW202030792A (zh) 2020-08-16
KR20200098386A (ko) 2020-08-20

Similar Documents

Publication Publication Date Title
KR102262750B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
TWI657499B (zh) 蝕刻方法
KR101427505B1 (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
TW201820391A (zh) 準原子層蝕刻方法
US10763123B2 (en) Method for processing workpiece
US9735027B2 (en) Method for etching organic film
JPH04206719A (ja) 基板処理装置および基板処理方法
US20220051904A1 (en) Etching method
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI738647B (zh) 被蝕刻層之蝕刻方法
KR970005035B1 (ko) 플라즈마발생방법 및 그 장치
KR20160041764A (ko) 피처리체를 처리하는 방법
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
KR20160041778A (ko) 피처리체를 처리하는 방법
US20170345666A1 (en) Plasma processing method
KR102174452B1 (ko) 에칭 방법
KR102418243B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
JPWO2020161879A1 (ja) ドライエッチング方法及びドライエッチング装置
KR102412439B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
US10529589B2 (en) Method of plasma etching of silicon-containing organic film using sulfur-based chemistry
TWI806871B (zh) 多孔低介電常數介電蝕刻
WO2013044814A1 (zh) 产生中性粒子束的装置及方法
JP6763750B2 (ja) 被処理体を処理する方法
KR102638422B1 (ko) 유황 및/또는 탄소계 화학물을 사용하는 유기막의 주기적 플라즈마 에칭 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201027