CN111801773A - 干蚀刻方法及干蚀刻装置 - Google Patents

干蚀刻方法及干蚀刻装置 Download PDF

Info

Publication number
CN111801773A
CN111801773A CN201980001243.8A CN201980001243A CN111801773A CN 111801773 A CN111801773 A CN 111801773A CN 201980001243 A CN201980001243 A CN 201980001243A CN 111801773 A CN111801773 A CN 111801773A
Authority
CN
China
Prior art keywords
dry etching
sample
organic film
etching
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980001243.8A
Other languages
English (en)
Inventor
小藤直行
桑原谦一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN111801773A publication Critical patent/CN111801773A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

根据使用了等离子体的干蚀刻方法，在对有机膜进行蚀刻时，交替地重复进行将Ar离子遮挡而向试料的有机膜仅照射氧自由基的第一工序、以及向有机膜照射稀有气体的离子的第二工序，由此能够抑制有机膜的蚀刻的偏差从而进行精度良好的蚀刻处理。由此，能够抑制形成于硅基板等的LS图案的倒塌。

Description

干蚀刻方法及干蚀刻装置
技术领域
本发明涉及干蚀刻方法及干蚀刻装置。
背景技术
在半导体设备的制造工序中，谋求应对半导体装置所含的组件的微细化、集成化。例如，近年来，在集成电路、纳米机电系统中谋求纳米级这样的小构造。
通常，在半导体设备的制造工序中使用光刻技术。该技术为，在抗蚀剂层上应用设备构造的图案，选择性地对通过抗蚀剂层的图案而露出的基板进行蚀刻去除。在之后的处理工序中，若在蚀刻区域内堆积其他材料，则能够形成集成电路。
然而，即便使用这样的技术，也难以吞吐量良好地制造纳米级的构造体，正在进行各种技术的改良。在这些在先技术中具有例如专利文献1所公开的技术。在专利文献1中公开了如下的技术：如图1所示，在形成了聚苯乙烯(PS)1和聚甲基丙烯酸甲酯(PMMA)2的自组装嵌段共聚物(DSA)之后，仅对PMMA2进行蚀刻去除。而且，在该专利文献1中还记载了如下内容：通过使用该方法，如图2那样形成PS1的线和空间图案(以后称为LS图案)。
另外，作为其他公知例，存在专利文献2所示的技术。在专利文献2中，在通过磁场和微波的ECR共振而形成等离子体的干蚀刻装置中，公开了在试料与电介质窗之间配置了电介质制的多孔板这一构造的装置。
在该装置中，将被称为ECR面的磁场强度为875高斯(Gauss)的面的位置设为多孔板之上。由此，能够遮挡在等离子体中生成的离子和自由基中的带电荷的离子，向试料仅照射自由基等的电中性的粒子。
另一方面，通过将ECR面的位置设为多孔板之下，还能够向试料照射离子和自由基这两方。
在先技术文献
专利文献
专利文献1：日本特开2014-75578号公报
专利文献2：国际专利公开第2016/190036号
发明内容
发明要解决的课题
然而，在试料上形成了有机膜之后使用等离子体进行蚀刻处理而形成了LS图案的情况下，有时通过蚀刻而得到的LS图案发生倒塌。
对此，本发明的目的在于，提供一种在对有机膜进行蚀刻时能够抑制LS图案的倒塌并精度良好地进行蚀刻处理的干蚀刻方法及干蚀刻装置。
用于解决课题的手段
为了解决上述课题，代表性的本发明的干蚀刻方法通过交替地重复进行第一工序和第二工序来实现，在该第一工序中，在从等离子体减少了稀有气体或氮的离子浓度的第一气氛中，使中性自由基吸附于有机膜的表面，在该第二工序中，在离子浓度比所述第一气氛高的第二气氛中，向所述有机膜的表面供给稀有气体或氮的离子。
发明效果
根据本发明，尤其是在对有机膜进行蚀刻时，能够抑制LS图案的倒塌，精度良好地进行蚀刻处理。
上述以外的课题、结构及效果通过以下的实施方式的说明而变得清楚。
附图说明
图1是PMMA的蚀刻处理前的DSA的试料的放大剖视图。
图2是理想的PMMA蚀刻处理后的DSA的试料的放大剖视图。
图3是本实施方式的干蚀刻装置的概要结构图。
图4是比较例的PMMA的蚀刻处理后的DSA的试料的放大剖视图。
图5是比较例的PMMA的蚀刻处理后的DSA的试料的放大俯视图。
图6是用于说明通过比较例的PMMA的蚀刻处理而使LS图案倒塌的原因的图。
图7是示意性地示出比较例的PMMA的蚀刻处理中的第一工序中的试料的表面状态的图。
图8是示意性地示出实施例的PMMA蚀刻处理中的试料的表面状态的图。
图9是示意性地示出实施例的PMMA蚀刻处理中的试料的表面状态的图。
图10是实施例的PMMA的蚀刻处理后的DSA的试料的放大剖视图。
图11是实施例的PMMA的蚀刻处理后的DSA的试料的放大俯视图。
图12是示出实施例的第一工序中的PMMA的蚀刻量与试料温度之间的关系的图表。
图13是蚀刻处理前的三层抗蚀剂的试料的放大剖视图。
图14是比较例的有机膜蚀刻处理后的三层抗蚀剂的试料的放大剖视图。
图15是实施例的有机膜蚀刻处理后的三层抗蚀剂的试料的放大剖视图。
图16是示出另一实施方式的蚀刻处理装置的结构的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
[实施方式1]
图3是本实施方式的执行干蚀刻方法的下流(downflow)式的干蚀刻装置的概要构成图。在图3的干蚀刻装置中，通过由从磁控管13通过波导管11并经由电介质窗17而向减压处理室12供给的2.45GHz的微波、和螺线线圈14产生的磁场而形成的ECR共振，能够在减压处理室12内生成等离子体。另外，在保持试料21的试料台20上经由匹配器22而连接有高频电源23。
这里，由磁控管13和螺线线圈14构成等离子体产生装置。另外，设置有对减压处理室12中的等离子体的产生状态进行控制的等离子体控制装置26、螺线线圈14、以及对其进行控制的磁场控制装置18。
在该干蚀刻装置中，若对从高频电源23供给的电力进行调整，则能够对离子照射的能量从几10eV到几KeV进行控制。另外，载置试料21的试料台20被调整温度，在蚀刻中也将试料温度维持为20℃。此外，将Ar(氩)气体和O2(氧)气体经由气体导入口15向减压处理室12内导入。通过负压泵对减压处理室12内进行减压。
另外，在该干蚀刻装置中，电介质制的多孔板16设置在减压处理室12的内部。在该干蚀刻装置中，在被称为ECR面的磁场强度为875高斯(Gauss)的面附近生成等离子体。因此，使得ECR面处于多孔板16与电介质窗17之间，作为等离子体控制装置26的磁场控制装置18及螺线线圈14能够在多孔板16的电介质窗侧(即，多孔板16的上方)生成等离子体25A。由此，能够遮挡Ar离子，向试料21仅照射氧的中性自由基。在上述状态下，试料21的周围成为Ar离子浓度比较低的状态的第一气氛。
另一方面，若使得ECR面处于多孔板16与试料21之间，磁场控制装置18对螺线线圈14进行控制来调整磁场，则能够相较于多孔板16在试料侧(即，多孔板16的下方)生成等离子体25B。因此，能够向试料照射Ar离子和氧的中性自由基这两方。在上述状态下，试料21的周围成为Ar离子浓度比第一气氛高的第二气氛。第一气氛中的Ar的离子浓度优选相对于第二气氛的离子浓度小于10％。
需要说明的是，本发明的能够进行干蚀刻处理的干蚀刻装置不局限于以上的下流式的干蚀刻装置，也可以使用RIE式的干蚀刻装置。
(比较例1)
本发明人们使用图3的干蚀刻装置，在图1所示的DSA的试料中进行了PMMA2的蚀刻处理。首先，在比较例的蚀刻处理中，将ECR面相较于多孔板16配置在试料侧，在向试料照射离子和自由基这两方的状态下进行了蚀刻。图4中示出其结果。在蚀刻处理后作为多个壁而形成的PS1的LS图案如图4那样向左右倒塌。
因此，如图5的俯视图那样，作为图案的形变的线边缘粗糙度(称为LER)增加。另外，在PS1的倒塌较强的部位，相邻的PS1彼此会相接，离子的照射被遮挡而未到达处于其下方的PMMA2，蚀刻无法进行。
本发明人们利用蚀刻中途的图案形状评价、应力解析等，调查了LS图案的倒塌的原因。其结果是，发现该PMMA2原本具有收缩(Tensile)应力，因此，当PMMA2的残膜存在偏差时，在图6中，PMMA2的残膜较厚的部位的收缩力变高。由此，LS图案被拉伸而倒塌。
接下来，调查了产生PMMA2的残膜的偏差、即PMMA2的蚀刻量的偏差的原因。通过向PMMA2照射氧自由基4和Ar离子5这两方而进行蚀刻，但由于LS图案中的PS1与PS1之间的空间间隔的偏差，而如图7所示那样到达PMMA2的表面的氧自由基4的量产生不同。PMMA2的蚀刻量与到达PMMA2的表面的氧自由基4的量成比例，因此，可知当上述空间间隔较宽时蚀刻量增大，当上述空间间隔较窄时蚀刻量减少。
对此，本发明人们为了抑制蚀刻量的偏差，导出了重复进行以下的两个工序的蚀刻方法。首先，在第一工序中，将ECR面配置在多孔板16的电介质窗17侧而生成氧的等离子体25A(图3)。由此，将Ar离子遮挡，在第一气氛中向试料照射氧自由基。
此时，由于Ar离子被遮挡，因此，即便向试料照射氧自由基，蚀刻也不进行。当第一工序时间较长时，如图8所示，PMMA2的任一表面上都成为饱和吸附了氧自由基4的状态。“饱和吸附”是指中性自由基实质上无法进一步吸附的状态。
接下来，在第二工序中，将ECR面配置在多孔板16的试料21侧而生成Ar的等离子体25B(图3)。由此，在第二气氛中向PMMA2照射Ar离子5。通过该离子照射，如图9那样使吸附于PMMA2的表面的氧自由基4活性化，PMMA2的蚀刻得以进行。
此时的蚀刻量由吸附于PMMA2的表面的氧自由基4的量决定，因此，若氧自由基4饱和吸附于PMMA2的表面，则一定量的PMMA2被蚀刻。因此，通过交替地重复进行第一工序与第二工序，与图案的偏差无关地，在均匀地维持PMMA2的蚀刻量的同时进行蚀刻处理，因此，LS图案的倒塌得以抑制。当第一工序的处理时间比第二工序的处理时间长时，饱和吸附变得有效，故是优选的。
(实施例1)
图10示出通过以上的蚀刻方法进行了蚀刻的试料的剖面形状。未发现PS1的倒塌。另外，图11示出加工后的样本的俯视图。可知在所形成的PS1的LS图案中未发现由倒塌引起的LER，形成了笔直的图案。
这里，在第一工序中使用了氧气，但例如若是如利用稀有气体将氧稀释后的气体那样的包含氧的混合气体，则均能够使用。此外，即便是不含氧的气体，也可以使用能够利用化学反应对有机材料进行蚀刻的气体，例如包含氢、水、甲醇的混合气体。另外，在第二工序中使用了Ar气体，但若仅由在化学反应中不对有机膜进行蚀刻的气体构成，则也可以使用其他稀有气体、氮气。能够蚀刻的有机膜不局限于PMMA。
(实施例2)
在实施例1中将试料的温度维持为20℃而进行了PMMA的蚀刻。本发明人们针对该试料的温度的影响进行了调查。图12示出在第一工序中照射了氧自由基时的PMMA的蚀刻量与试料温度的关系。可知在100℃以下时，PMMA完全未被蚀刻。另一方面，可知当试料温度超过100℃时，PMMA的蚀刻量加速地增加，因此，导致蚀刻量的偏差。
另外，可知虽然在100℃以下时未发现LS图案的倒塌和由该倒塌引起的LER的增加，但当超过100℃时，LS图案的倒塌和由该倒塌引起的LER急剧地增加。这里，将100℃设为奇点。根据以上，可知为了实现实施例1所述的PMMA蚀刻处理的效果，优选将第一工序中的试料温度维持为100℃以下。
另外，在第一工序的等离子体包含氢自由基的情况下，可知该温度的奇点下降到50℃。在该情况下，期望将试料温度维持为50℃以下。
(比较例2)
接下来，示出将本实施方式的蚀刻方法应用于三层抗蚀剂的加工的例子。在该加工中，如图13那样，使用了在硅基板3上层叠有机膜6和无机膜7、在此基础上形成了30nm间距的LS图案的抗蚀剂掩模8的试料。各层的膜厚中，有机膜6的膜厚为200nm，无机膜7的膜厚为20nm，抗蚀剂掩模8的膜厚为20nm。
通过与比较例1同样的干蚀刻处理，对该试料的无机膜7进行蚀刻而形成无机膜的掩模，进而使用该无机膜的掩模，对有机膜6进行了蚀刻。但是，在与比较例1同样的处理中，在利用氧等对有机膜6进行了蚀刻的情况下，产生了所形成的有机膜6的LS图案在蚀刻中发生倒塌这样的现象。
实际上，在向试料照射离子和中性自由基这两方的状态下，如图14那样，发现了彼此相邻的有机膜6的LS图案相接而导致蚀刻停止这样的现象。解析的结果，判断出在该情况下，有机膜6的残膜也存在偏差，通过有机膜6的残膜的收缩应力，使有机膜6的LS图案向残膜较厚的一侧拉伸而倒塌。
(实施例3)
对此，与实施例1同样地，在重复进行了在遮挡Ar离子的状态下向试料照射氧等离子体的第一工序、以及在不遮挡Ar离子的状态下向试料照射Ar等离子体的第二工序时，在有机膜6的残膜的厚度均匀的状态下进行了蚀刻。因此，如图15所示，没有产生图案倒塌、图案彼此相接这样的现象。
[实施方式2]
图16是示出利用真空搬运单元103将下流式蚀刻机101与反应性离子蚀刻(RIE)式蚀刻机102连结而得到的干蚀刻装置的图。在本实施方式中，在第一工序中，将试料向下流式蚀刻机(第一装置)101搬运并照射氧的等离子体。
在下流式蚀刻机101中，成为能够将等离子体中的离子遮挡而仅照射中性自由基的构造，因此，在第一气氛中仅照射氧自由基。仅在氧自由基的环境下无法对PMMA进行蚀刻，因此，如图8所示，成为在PMMA表面上饱和吸附了氧自由基的状态。
接下来，在第二工序中，利用真空搬运单元(搬运装置)103从下流式蚀刻机101向RIE式蚀刻机(第二装置)102搬运试料，在其内部生成Ar的等离子体。在RIE式蚀刻机102中既照射等离子体中的离子也照射中性自由基，因此，在第二气氛中针对PMMA向试料照射Ar离子。通过该离子照射，与图9所示的例子同样地，使吸附于PMMA表面的氧自由基活性化，PMMA的蚀刻得以进行。
此时的蚀刻量由饱和吸附于PMMA表面的氧自由基的量决定，因此，一定量的PMMA被蚀刻。通过在下流式蚀刻机101与RIE式蚀刻机102之间经由真空搬运单元103重复搬运试料，从而能够交替地重复进行第一工序与第二工序。由此，能够在PMMA残膜均匀的状态下进行蚀刻，因此，抑制了LS图案的倒塌。
通过该方法进行了蚀刻的试料的剖面形状与图10所示的形状是同样的，未发现LS图案的倒塌。另外，加工后的试料的上表面形状与图11所示的形状是同样的。可知在所形成的PS的LS图案中未发现由倒塌引起的LER，形成了笔直的图案。
需要说明的是，本发明不局限于上述的实施方式，包括各种变形例。例如，上述的实施方式是为了容易理解地说明本发明而进行的详细说明，并不一定局限于具备所说明的所有结构。另外，能够将某一实施方式中的结构的一部分置换成其他实施方式的结构，另外，还能够向某一实施方式的结构增加其他实施方式的结构。另外，关于各实施方式中的结构的一部分，也能够进行其他结构的追加、删除、置换。
附图标记说明：
1…聚苯乙烯(PS)，2…聚甲基丙烯酸甲酯(PMMA)，3…硅基板，4…氧自由基，5…Ar离子，6…有机膜，7…无机膜，8…抗蚀剂掩模，11…波导管，12…减压处理室，13…磁控管，14…螺线线圈，16…多孔板，17…电介质窗，20…试料台，21…试料，22…匹配器，23…高频电源，101…下流式蚀刻机，102…RIE式蚀刻机，103…真空搬运单元，200…硅，202…硅氧化膜。

Claims (8)

1.一种有机膜的干蚀刻方法，其特征在于，
在所述干蚀刻方法中，交替地重复进行第一工序与第二工序，
在该第一工序中，在从等离子体减少了稀有气体或氮的离子浓度的第一气氛中，使中性自由基吸附于有机膜的表面，在该第二工序中，在离子浓度比所述第一气氛高的第二气氛中，向所述有机膜的表面供给稀有气体或氮的离子。
2.根据权利要求1所述的干蚀刻方法，其特征在于，
所述中性自由基是氧或氢。
3.根据权利要求1所述的干蚀刻方法，其特征在于，
所述稀有气体是氩气。
4.根据权利要求1所述的干蚀刻方法，其特征在于，
所述有机膜是PMMA制。
5.根据权利要求1所述的干蚀刻方法，其特征在于，
在所述第一工序中，所述中性自由基饱和吸附于所述有机膜。
6.根据权利要求1所述的干蚀刻方法，其特征在于，
所述第一工序的处理时间比所述第二工序的处理时间长。
7.一种干蚀刻装置，执行权利要求1至6中任一项所述的干蚀刻方法，其特征在于，
所述干蚀刻装置具有：
等离子体产生装置，其在减压处理室内产生等离子体；
多孔板，其配置在所述减压处理室内；以及
等离子体控制装置，其能够将所述等离子体的产生位置变更到所述多孔板的上方或下方。
8.一种干蚀刻装置，执行权利要求1至6中任一项所述的干蚀刻方法，其特征在于，
所述干蚀刻装置具有：
第一装置，其在所述第一气氛下向试料的有机膜照射中性自由基；
第二装置，其在所述第二气氛下向试料的有机膜照射稀有气体或氮的离子；以及
搬运装置，其从所述第一装置向所述第二装置搬运所述试料，并且从所述第二装置向所述第一装置搬运所述试料。
CN201980001243.8A 2019-02-08 2019-02-08 干蚀刻方法及干蚀刻装置 Pending CN111801773A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/004577 WO2020161879A1 (ja) 2019-02-08 2019-02-08 ドライエッチング方法及びドライエッチング装置

Publications (1)

Publication Number Publication Date
CN111801773A true CN111801773A (zh) 2020-10-20

Family

ID=71947787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001243.8A Pending CN111801773A (zh) 2019-02-08 2019-02-08 干蚀刻方法及干蚀刻装置

Country Status (6)

Country Link
US (1) US20210335625A1 (zh)
JP (1) JPWO2020161879A1 (zh)
KR (1) KR20200098386A (zh)
CN (1) CN111801773A (zh)
TW (1) TW202030792A (zh)
WO (1) WO2020161879A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022523709A (ja) 2019-01-29 2022-04-26 ラム リサーチ コーポレーション 基板の環境に敏感な表面のための犠牲保護層
US11862473B2 (en) * 2020-05-12 2024-01-02 Lam Research Corporation Controlled degradation of a stimuli-responsive polymer film
JP7330391B2 (ja) * 2021-06-28 2023-08-21 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269785A (en) * 1992-08-14 1994-02-23 Sharp Kk Etching a surface of a semiconductor
JPH0677184A (ja) * 1992-08-27 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体原子層のエッチング方法
JPH11340216A (ja) * 1999-03-26 1999-12-10 Hitachi Ltd 半導体装置の製造方法
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
CN101908480A (zh) * 2009-06-04 2010-12-08 株式会社日立制作所 半导体器件的制造方法
US20130023125A1 (en) * 2011-07-20 2013-01-24 Harmeet Singh Methods and apparatus for atomic layer etching
US20140091435A1 (en) * 2012-10-02 2014-04-03 Tokyo Electron Limited Etching of Block-Copolymers
US20140299969A1 (en) * 2013-04-03 2014-10-09 Brewer Science Inc. Highly etch-resistant polymer block for use in block copolymers for directed self-assembly
CN107068556A (zh) * 2016-02-04 2017-08-18 朗姆研究公司 原子层蚀刻3D结构：水平和竖直表面上Si和SiGe和Ge平滑度
CN107431012A (zh) * 2015-04-20 2017-12-01 东京毅力科创株式会社 蚀刻被蚀刻层的方法
US20180047595A1 (en) * 2015-05-22 2018-02-15 Hitachi High-Technologies Corporation Plasma processing device and plasma processing method using same
CN108987271A (zh) * 2017-05-31 2018-12-11 Asm Ip控股有限公司 使用氢等离子体进行原子层蚀刻的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6253477B2 (ja) * 2014-03-27 2017-12-27 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6329857B2 (ja) * 2014-09-01 2018-05-23 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269785A (en) * 1992-08-14 1994-02-23 Sharp Kk Etching a surface of a semiconductor
JPH0677184A (ja) * 1992-08-27 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体原子層のエッチング方法
JPH11340216A (ja) * 1999-03-26 1999-12-10 Hitachi Ltd 半導体装置の製造方法
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
CN101908480A (zh) * 2009-06-04 2010-12-08 株式会社日立制作所 半导体器件的制造方法
US20130023125A1 (en) * 2011-07-20 2013-01-24 Harmeet Singh Methods and apparatus for atomic layer etching
US20140091435A1 (en) * 2012-10-02 2014-04-03 Tokyo Electron Limited Etching of Block-Copolymers
US20140299969A1 (en) * 2013-04-03 2014-10-09 Brewer Science Inc. Highly etch-resistant polymer block for use in block copolymers for directed self-assembly
CN107431012A (zh) * 2015-04-20 2017-12-01 东京毅力科创株式会社 蚀刻被蚀刻层的方法
US20180047595A1 (en) * 2015-05-22 2018-02-15 Hitachi High-Technologies Corporation Plasma processing device and plasma processing method using same
CN107068556A (zh) * 2016-02-04 2017-08-18 朗姆研究公司 原子层蚀刻3D结构：水平和竖直表面上Si和SiGe和Ge平滑度
CN108987271A (zh) * 2017-05-31 2018-12-11 Asm Ip控股有限公司 使用氢等离子体进行原子层蚀刻的方法

Also Published As

Publication number Publication date
KR20200098386A (ko) 2020-08-20
US20210335625A1 (en) 2021-10-28
TW202030792A (zh) 2020-08-16
JPWO2020161879A1 (ja) 2021-02-18
WO2020161879A1 (ja) 2020-08-13

Similar Documents

Publication Publication Date Title
KR101990332B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
TWI798531B (zh) 電漿處理裝置及使用彼之電漿處理方法
US20220051904A1 (en) Etching method
US9911607B2 (en) Method of processing target object
KR20190040313A (ko) 유사 원자층 에칭 방법
US20120318773A1 (en) Methods and apparatus for controlling photoresist line width roughness with enhanced electron spin control
US10763123B2 (en) Method for processing workpiece
JPH04206719A (ja) 基板処理装置および基板処理方法
CN111801773A (zh) 干蚀刻方法及干蚀刻装置
US20220181162A1 (en) Etching apparatus
US11640909B2 (en) Techniques and apparatus for unidirectional hole elongation using angled ion beams
TW201705270A (zh) 被蝕刻層之蝕刻方法
US20200075313A1 (en) Oxide Removal From Titanium Nitride Surfaces
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
KR100759061B1 (ko) 드라이에칭방법
WO2006049076A1 (ja) プラズマ処理方法およびプラズマ処理装置
KR20200006092A (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
CN112771649A (zh) 用于使用氟自由基处理工件的方法
WO2013044814A1 (zh) 产生中性粒子束的装置及方法
CN113972126B (zh) 使用氧加工工件
JPS62229841A (ja) 真空処理装置
Zhao et al. (Digital Presentation) Extending the Application of Capacitively Coupled Plasma Etching Tools to the Front-End-of-Line Fin-Cut Etching Process for FinFET Mass Production
CN118762989A (zh) 等离子处理方法
JPS61222132A (ja) 半導体製造装置
JPS61159735A (ja) プラズマ処理方法及び装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201020

WD01 Invention patent application deemed withdrawn after publication