KR20200098386A - 드라이 에칭 방법 및 드라이 에칭 장치 - Google Patents

드라이 에칭 방법 및 드라이 에칭 장치 Download PDF

Info

Publication number
KR20200098386A
KR20200098386A KR1020197022984A KR20197022984A KR20200098386A KR 20200098386 A KR20200098386 A KR 20200098386A KR 1020197022984 A KR1020197022984 A KR 1020197022984A KR 20197022984 A KR20197022984 A KR 20197022984A KR 20200098386 A KR20200098386 A KR 20200098386A
Authority
KR
South Korea
Prior art keywords
dry etching
sample
organic film
etching
pmma
Prior art date
Application number
KR1020197022984A
Other languages
English (en)
Inventor
나오유키 고후지
겐이치 구와하라
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20200098386A publication Critical patent/KR20200098386A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

플라스마를 이용한 드라이 에칭 방법에 의하면, 유기막을 에칭할 때에, Ar 이온을 차폐하여 산소 라디칼만을 시료의 유기막에 조사(照射)하는 제1 공정과, 희(希)가스의 이온을 유기막에 조사하는 제2 공정을 번갈아 반복함으로써, 유기막의 에칭의 불균일을 억제하여 정밀도 좋은 에칭 처리를 행할 수 있다. 이에 따라 실리콘 기판 등에 형성되는 LS 패턴의 도괴(倒壞)를 억제할 수 있다.

Description

드라이 에칭 방법 및 드라이 에칭 장치
본 발명은 드라이 에칭 방법 및 드라이 에칭 장치에 관한 것이다.
반도체 디바이스의 제조 공정에 있어서는, 반도체 장치에 포함되는 컴포넌트의 미세화나 집적화에 대응하는 것이 요구되고 있다. 예를 들면, 최근에는, 집적 회로나 나노 전기 기계 시스템에 있어서 나노 스케일과 같은 작은 구조가 요구되고 있다.
통상, 반도체 디바이스의 제조 공정에 있어서는, 리소그래피 기술이 이용되고 있다. 이 기술은, 레지스트층 위에 디바이스 구조의 패턴을 적용하고, 레지스트층의 패턴에 의해 노출된 기판을 선택적으로 에칭 제거하는 것이다. 그 후의 처리 공정에 있어서, 에칭 영역 내에 다른 재료를 퇴적시키면, 집적 회로를 형성할 수 있다.
그러나, 이러한 기술을 이용해도 나노 스케일의 구조체를 스루풋 좋게 제조하는 것은 어려워, 다양한 기술의 개량이 이루어지고 있다. 이들 선행기술에는, 예를 들면 특허문헌 1에 개시되는 것이 있다. 특허문헌 1에는, 도 1에 나타내는 바와 같이, 폴리스티렌(PS)(1)과 폴리메틸메타크릴레이트(PMMA)(2)의 자기(自己) 조직화 블록 공중합체(DSA)를 형성한 후, PMMA(2)만을 에칭 제거하는 기술이 나타나 있다. 그리고, 이 방법을 이용함으로써, 도 2와 같이, PS(1)의 라인 앤드 스페이스 패턴(이후, LS 패턴이라고 함)이 형성되는 것이, 동(同)특허문헌 1에 기재되어 있다.
또한, 그 밖의 공지예로서는, 특허문헌 2에 나타내는 기술이 있다. 특허문헌 2에서는, 자장(磁場)과 마이크로파의 ECR 공명으로 플라스마를 형성하는 드라이 에칭 장치에 있어서, 시료와 유전체창 사이에 유전체제의 다공판(多孔板)을 배치한 구조의 장치가 개시되어 있다.
이 장치에 있어서는, ECR면이라고 하는 자장 강도 875 가우스(Gauss)의 면의 위치를 다공판보다 위로 한다. 이에 따라, 플라스마 중에서 생성되는 이온과 라디칼 중, 전하를 띠고 있는 이온을 차폐하여, 라디칼 등의 전기적으로 중성인 입자만을 시료에 조사(照射)할 수 있다.
한편, ECR면의 위치를, 다공판보다 아래로 함으로써, 이온과 라디칼 양쪽을 시료에 조사할 수도 있다.
일본국 특개2014-75578호 국제특허공개 제2016／190036호
그러나, 시료에 유기막을 형성한 후, 플라스마를 이용하여 에칭 처리를 행하여 LS 패턴을 형성했을 경우에는, 에칭에 의해 얻어진 LS 패턴에 도괴(倒壞)가 발생할 경우가 있다.
그래서, 본 발명은 유기막을 에칭할 때에, LS 패턴의 도괴를 억제하여, 정밀도 좋게 에칭 처리를 행할 수 있는 드라이 에칭 방법 및 드라이 에칭 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 대표적인 본 발명의 드라이 에칭 방법은, 플라스마로부터 희(希)가스 혹은 질소의 이온 농도를 감소시킨 제1 분위기에서 중성 라디칼을 유기막의 표면에 흡착시키는 제1 공정과, 상기 제1 분위기보다 이온 농도가 높은 제2 분위기에서 희가스 혹은 질소의 이온을 상기 유기막의 표면에 공급하는 제2 공정을 번갈아 반복함으로써 달성된다.
본 발명에 의하면, 특히, 유기막을 에칭할 때에, LS 패턴의 도괴를 억제하여, 정밀도 좋게 에칭 처리를 행할 수 있다.
상기한 것 이외의 과제, 구성 및 효과는, 이하의 실시형태의 설명에 의해 분명해진다.
도 1은, PMMA의 에칭 처리 전에 있어서의 DSA의 시료의 확대 단면도.
도 2는, 이상적인 PMMA 에칭 처리 후에 있어서의 DSA의 시료의 확대 단면도.
도 3은, 본 실시형태의 드라이 에칭 장치의 개략 구성도.
도 4는, 비교예에 따른 PMMA의 에칭 처리 후에 있어서의 DSA의 시료의 확대 단면도.
도 5는, 비교예에 따른 PMMA의 에칭 처리 후에 있어서의 DSA의 시료의 확대 상면도.
도 6은, 비교예에 따른 PMMA의 에칭 처리에 의해 LS 패턴이 도괴하는 원인을 설명하기 위한 도면.
도 7은, 비교예에 따른 PMMA의 에칭 처리에 있어서의 제1 공정 중의 시료의 표면 상태를 모식적으로 나타내는 도면.
도 8은, 실시예에 따른 PMMA 에칭 처리 중의 시료의 표면 상태를 모식적으로 나타내는 도면.
도 9는, 실시예에 따른 PMMA 에칭 처리 중의 시료의 표면 상태를 모식적으로 나타내는 도면.
도 10은, 실시예에 따른 PMMA의 에칭 처리 후에 있어서의 DSA의 시료의 확대 단면도.
도 11은, 실시예에 따른 PMMA의 에칭 처리 후에 있어서의 DSA의 시료의 확대 상면도.
도 12는, 실시예에 따른 제1 공정에 있어서의 PMMA의 에칭량과 시료 온도와의 관계를 나타내는 그래프.
도 13은, 에칭 처리 전의 삼층 레지스트의 시료의 확대 단면도.
도 14는, 비교예의 유기막 에칭 처리 후에 있어서의 삼층 레지스트의 시료의 확대 단면도.
도 15는, 실시예의 유기막 에칭 처리 후에 있어서의 삼층 레지스트의 시료의 확대 단면도.
도 16은, 다른 실시형태에 따른 에칭 처리 장치의 구성을 나타내는 도면.
이하, 도면을 참조하여, 본 발명의 실시형태에 대해서 설명한다.
[실시형태 1]
도 3은, 본 실시형태의 드라이 에칭 방법을 실행하는 다운플로우형 드라이 에칭 장치의 개략 구성도이다. 도 3의 드라이 에칭 장치에서는, 마그네트론(13)으로부터 도파관(11)을 지나 유전체창(17)을 통해 감압 처리실(12)에 공급되는 2.45㎓의 마이크로파와, 솔레노이드 코일(14)이 만드는 자장에 의해 형성되는 ECR 공명에 의해, 감압 처리실(12) 내에 플라스마를 생성할 수 있다. 또한, 시료(21)를 유지하는 시료대(20)에, 정합기(22)를 통해 고주파 전원(23)이 접속되어 있다.
여기에서, 마그네트론(13)과 솔레노이드 코일(14)로, 플라스마 발생 장치를 구성한다. 또한, 감압 처리실(12)에 있어서의 플라스마의 발생 상태를 제어하는 플라스마 제어 장치(26)와, 솔레노이드 코일(14)과, 이것을 제어하는 자장 제어 장치(18)가 마련되어 있다.
이 드라이 에칭 장치에서는, 고주파 전원(23)으로부터 공급하는 전력을 조정하면, 이온 조사의 에너지를 수 10eV부터 수 KeV까지 제어할 수 있다. 또한, 시료(21)를 재치(載置)하는 시료대(20)는 온도 조정되어 있으며, 에칭 중에도 시료 온도가 20℃로 유지되어 있다. 또한, Ar(아르곤) 가스와 O2(산소) 가스가, 가스 도입구(15)를 통해 감압 처리실(12) 내에 도입된다. 감압 처리실(12) 내는 부압 펌프에 의해 감압되어 있다.
또한, 이 드라이 에칭 장치에서는, 유전체제의 다공판(16)이 감압 처리실(12)의 내부에 설치되어 있다. 이 드라이 에칭 장치에서는, ECR면이라고 하는 자장 강도 875 가우스(Gauss)의 면 부근에서 플라스마가 생성된다. 이 때문에, ECR면이 다공판(16)과 유전체창(17) 사이가 되도록, 플라스마 제어 장치(26)인 자장 제어 장치(18) 및 솔레노이드 코일(14)이, 다공판(16)의 유전체창측(즉, 다공판(16)의 위쪽에서) 플라스마(25A)를 생성할 수 있다. 이에 따라, Ar 이온을 차폐하여, 산소의 중성 라디칼만을 시료(21)에 조사할 수 있다. 이러한 상태에서는, 시료(21)의 주위는 Ar 이온 농도가 비교적 낮은 상태인 제1 분위기가 된다.
한편, ECR면이 다공판(16)과 시료(21) 사이가 되도록, 자장 제어 장치(18)가 솔레노이드 코일(14)을 제어하여 자장을 조정하면, 다공판(16)으로부터 시료측에서(즉, 다공판(16)의 하방에서) 플라스마(25B)를 생성할 수 있다. 이 때문에, Ar 이온과 산소의 중성 라디칼 양쪽을 시료에 조사할 수 있다. 이러한 상태에서는, 시료(21)의 주위는 Ar 이온 농도가 제1 분위기보다 높은 제2 분위기가 된다. 제1 분위기에 있어서의 Ar의 이온 농도는, 제2 분위기의 이온 농도에 대하여 10％ 미만이면 바람직하다.
또한, 본 발명의 드라이 에칭 처리를 행할 수 있는 드라이 에칭 장치는, 이상의 다운플로우형 드라이 에칭 장치에 한정되지 않고, RIE형 드라이 에칭 장치를 이용해도 된다.
(비교예 1)
본 발명자들은, 도 3의 드라이 에칭 장치를 이용하여, 도 1에 나타내는 DSA의 시료에 있어서 PMMA(2)의 에칭 처리를 행했다. 우선 비교예의 에칭 처리에서는, ECR면을 다공판(16)으로부터 시료측에 배치하여, 이온과 라디칼 양쪽이 시료에 조사되는 상태에서 에칭을 행했다. 그 결과를 도 4에 나타낸다. 에칭 처리 후에 있어서 복수의 벽으로서 형성되는 PS(1)의 LS 패턴은, 도 4와 같이 좌우로 도괴해 버렸다.
그 때문에, 도 5의 상면도와 같이, 패턴의 변형인 라인 에지 러프니스(LER이라고 함)가 증가했다. 또한, PS(1)의 도괴가 강한 개소에서는, 인접하는 PS(1)끼리 접해 버려, 이온의 조사가 차단되어 그 하방에 있는 PMMA(2)에 도달하지 않아, 에칭이 진행되지 않게 되었다.
본 발명자들은, 에칭 도중에 있어서의 패턴 형상 평가나 응력 해석 등을 이용하여, LS 패턴의 도괴의 원인을 조사했다. 그 결과, 이 PMMA(2)가 본래적으로 수축(Tensile) 응력을 가지고 있기 때문에, PMMA(2)의 잔막에 불균일이 있으면, 도 6에 있어서 PMMA(2)의 잔막이 두꺼운 부위의 수축력이 높아지는 것을 발견했다. 그것에 의해 LS 패턴이 인장되어 도괴하게 된다.
다음으로, PMMA(2)의 잔막의 불균일, 즉 PMMA(2)의 에칭량의 불균일이 생기는 원인을 조사했다. PMMA(2)에 산소 라디칼(4)과 Ar 이온(5)의 양쪽이 조사됨으로써 에칭이 진행되지만, LS 패턴에 있어서의 PS(1)와 PS(1) 사이의 스페이스 간격의 불균일에 의해, 도 7에 나타내는 바와 같이 PMMA(2)의 표면에 도달하는 산소 라디칼(4)의 양에 차이가 생긴다. PMMA(2)의 에칭량은, PMMA(2)의 표면에 도달하는 산소 라디칼(4)의 양에 비례하기 때문에, 상기 스페이스 간격이 넓으면 에칭량이 증대하고, 좁으면 에칭량이 감소하는 것을 알 수 있었다.
그래서, 본 발명자들은, 에칭량의 불균일을 억제하기 위해, 다음과 같은 두 개의 공정을 반복하는 에칭 방법을 도출했다. 우선, 제1 공정에서는, ECR면을 다공판(16)의 유전체창(17)측에 배치하여 산소의 플라스마(25A)를 생성시킨다(도 3). 이에 따라, Ar 이온을 차폐하여, 제1 분위기 중에서 산소 라디칼을 시료에 조사한다.
이때, Ar 이온이 차폐되어 있기 때문에, 산소 라디칼이 시료에 조사되어도 에칭은 진행되지 않는다. 제1 공정 시간이 길면, 도 8에 나타내는 바와 같이 PMMA(2) 중 어느 것의 표면에나 산소 라디칼(4)이 포화 흡착한 상태가 된다. 「포화 흡착」이란, 그 이상 중성 라디칼이 실질적으로 흡착하지 않는 상태를 말한다.
다음으로, 제2 공정에서는, ECR면을 다공판(16)의 시료(21)측에 배치하여, Ar의 플라스마(25B)를 생성시킨다(도 3). 이에 따라, 제2 분위기 중에서 PMMA(2)에 Ar 이온(5)이 조사된다. 이 이온 조사에 의해, 도 9와 같이 PMMA(2)의 표면에 흡착한 산소 라디칼(4)이 활성화되어, PMMA(2)의 에칭이 진행된다.
이때의 에칭량은, PMMA(2)의 표면에 흡착한 산소 라디칼(4)의 양으로 결정되기 때문에, 산소 라디칼(4)이 PMMA(2)의 표면에 포화 흡착해 있으면, 일정량의 PMMA(2)가 에칭되게 된다. 따라서, 제1 공정과 제2 공정을 번갈아 반복함으로써, 패턴의 불균일에 상관없이, PMMA(2)의 에칭량을 균일하게 유지하면서 에칭 처리가 진행되기 때문에, LS 패턴의 도괴가 억제된다. 제1 공정은, 제2 공정보다 처리 시간이 길면 포화 흡착이 유효해지므로 바람직하다.
(실시예 1)
이상의 에칭 방법으로 에칭된 시료의 단면(斷面) 형상을 도 10에 나타낸다. PS(1)의 도괴는 보이지 않는다. 또한, 가공 후의 샘플의 상면도를 도 11에 나타낸다. 형성된 PS(1)의 LS 패턴에는 도괴에 기인한 LER은 보이지 않고, 곧은 패턴이 형성되어 있는 것을 알 수 있었다.
여기에서는, 제1 공정에서 산소 가스를 사용했지만, 예를 들면, 산소를 희가스로 희석한 가스와 같이 산소를 포함하는 혼합 가스이면, 어느 것이나 사용할 수 있다. 또한, 산소를 포함하지 않는 가스여도 유기 재료를 화학 반응으로 에칭할 수 있는 가스, 예를 들면, 수소나 물, 메탄올을 포함하는 혼합 가스를 사용해도 된다. 또한, 제2 공정에서는 Ar 가스를 사용했지만, 유기막을 화학 반응으로 에칭하지 않는 가스만으로 구성되어 있으면, 다른 희가스나 질소 가스를 사용해도 된다. 에칭할 수 있는 유기막은 PMMA에 한정되지 않는다.
(실시예 2)
실시예 1에서는 시료의 온도를 20℃로 유지하여 PMMA의 에칭을 행했다. 본 발명자들은, 이 시료의 온도의 영향에 대해서 조사했다. 제1 공정에서 산소 라디칼을 조사했을 때의 PMMA의 에칭량과 시료 온도의 관계를 도 12에 나타낸다. 100℃ 이하에서는 PMMA는 전혀 에칭되지 않는 것을 알 수 있었다. 한편, 시료 온도가 100℃를 초과하면 PMMA의 에칭량이 가속적으로 증가하기 때문에, 에칭량의 불균일을 초래하는 것을 알 수 있었다.
또한, 100℃ 이하에서는 LS 패턴의 도괴나 그것에 기인한 LER의 증가는 보이지 않았지만, 100℃를 초과하면 LS 패턴의 도괴나 그것에 기인한 LER이 급격하게 증가하는 것을 알 수 있었다. 여기에서 100℃를 특이점으로 한다. 이상으로부터, 실시예 1에서 기술한 PMMA 에칭 처리의 효과를 실현하려면, 제1 공정 중의 시료 온도를 100℃ 이하로 유지하는 것이 바람직한 것을 알 수 있다.
또한, 제1 공정의 플라스마에 수소 라디칼을 포함할 경우에는, 이 온도의 특이점이 50℃로 저하하는 것을 알고 있다. 그 경우, 시료 온도를 50℃ 이하로 유지하는 것이 바람직하다.
(비교예 2)
다음으로, 본 실시형태의 에칭 방법을 삼층 레지스트의 가공에 응용한 예를 나타낸다. 이 가공에서는, 도 13과 같이, 실리콘 기판(3) 위에 유기막(6)과 무기막(7)을 적층시킨 후, 30㎚ 피치의 LS 패턴의 레지스트 마스크(8)를 형성한 시료를 이용했다. 각 층의 막두께는 유기막(6)의 막두께가 200㎚, 무기막(7)의 막두께가 20㎚, 레지스트 마스크(8)의 막두께가 20㎚이다.
비교예 1과 마찬가지의 드라이 에칭 처리에 의해, 이 시료의 무기막(7)을 에칭하여, 무기막의 마스크를 형성하고, 또한 이 무기막의 마스크를 이용하여, 유기막(6)을 에칭했다. 그러나, 비교예 1과 마찬가지의 처리에서는, 산소 등으로 유기막(6)을 에칭했을 경우에, 형성된 유기막(6)의 LS 패턴이 에칭 중에 도괴해 버린다는 현상이 생겼다.
실제로, 이온과 중성 라디칼 양쪽이 시료에 조사되는 상태에 있어서, 도 14와 같이 나란한 유기막(6)의 LS 패턴이 접하여 에칭이 정지해 버린다는 현상이 보였다. 해석의 결과, 이 경우에도, 유기막(6)의 잔막에 불균일이 있으며, 유기막(6)의 잔막의 수축 응력에 의해, 잔막이 두꺼운 측에 유기막(6)의 LS 패턴이 인장되어 도괴하는 것이 판명됐다.
(실시예 3)
그래서, 실시예 1과 마찬가지로, Ar 이온을 차폐한 상태에서 산소 플라스마를 시료에 조사하는 제1 공정과, Ar 이온을 차폐하지 않는 상태에서 Ar 플라스마를 시료에 조사하는 제2 공정을 반복한 바, 유기막(6)의 잔막의 두께가 균일한 채로 에칭이 진행됐다. 이 때문에, 도 15에 나타내는 바와 같이, 패턴 도괴나 패턴끼리 접한다는 현상은 발생하지 않았다.
[실시형태 2]
도 16은, 다운플로우형 에처(101)와 반응성 이온 에칭(RIE)형 에처(102)를, 진공 반송 유닛(103)으로 연결한 드라이 에칭 장치를 나타내는 도면이다. 본 실시형태에서는, 제1 공정에 있어서, 시료를 다운플로우형 에처(제1 장치)(101)로 반송하여, 산소의 플라스마를 조사한다.
다운플로우형 에처(101)에서는, 플라스마 중의 이온을 차폐하여 중성 라디칼만을 조사할 수 있는 구조로 되어 있기 때문에, 제1 분위기 중에서 산소 라디칼만이 조사된다. 산소 라디칼만으로는, PMMA는 에칭되지 않기 때문에, 도 8에 나타내는 바와 같이 PMMA 표면에 산소 라디칼이 포화 흡착한 상태가 된다.
계속해서, 제2 공정에서는, 진공 반송 유닛(반송 장치)(103)에서 시료를 다운플로우형 에처(101)로부터 RIE형 에처(제2 장치)(102)로 반송하여, 그 내부에서 Ar의 플라스마를 생성시킨다. RIE형 에처(102)에서는 플라스마 중의 이온도 중성 라디칼도 조사되기 때문에, 제2 분위기 중에서 PMMA에 Ar 이온이 시료에 조사된다. 이 이온 조사에 의해, 도 9에 나타내는 예와 마찬가지로 PMMA 표면에 흡착한 산소 라디칼이 활성화되어 PMMA의 에칭이 진행된다.
이때의 에칭량은, PMMA 표면에 포화 흡착한 산소 라디칼의 양으로 결정되기 때문에, 일정량의 PMMA가 에칭된다. 다운플로우형 에처(101)와 RIE형 에처(102) 사이에서 진공 반송 유닛(103)을 통해 시료를 반복 반송함으로써, 제1 공정과 제2 공정을 번갈아 반복할 수 있다. 이에 따라, PMMA 잔막이 균일한 채로 에칭이 진행되기 때문에, LS 패턴의 도괴가 억제된다.
이 방법으로 에칭된 시료의 단면 형상은 도 10에 나타내는 것과 마찬가지이며, LS 패턴의 도괴는 보이지 않는다. 또한, 가공 후의 시료의 상면 형상은, 도 11에 나타내는 것과 마찬가지가 된다. 형성된 PS의 LS 패턴에는 도괴에 기인한 LER은 보이지 않고, 곧은 패턴이 형성되어 있는 것을 알 수 있었다.
또한, 본 발명은 상기한 실시형태에 한정되는 것이 아니라, 다양한 변형예가 포함된다. 예를 들면, 상기한 실시형태는 본 발명을 이해하기 쉽게 설명하기 위해 상세하게 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것이 아니다. 또한, 어떤 실시형태에 있어서의 구성의 일부를 다른 실시형태의 구성으로 치환하는 것이 가능하며, 또한, 어떤 실시형태의 구성에 다른 실시형태의 구성을 더하는 것도 가능하다. 또한, 각 실시형태에 있어서의 구성의 일부에 대해서, 다른 구성의 추가·삭제·치환을 하는 것도 가능하다.
1: 폴리스티렌(PS) 2: 폴리메틸메타크릴레이트(PMMA)
3: 실리콘 기판 4: 산소 라디칼
5: Ar 이온 6: 유기막
7: 무기막 8: 레지스트 마스크
11: 도파관 12: 감압 처리실
13: 마그네트론 14: 솔레노이드 코일
16: 다공판 17: 유전체창
20: 시료대 21: 시료
22: 정합기 23: 고주파 전원
101: 다운플로우형 에처 102: RIE형 에처
103: 진공 반송 유닛 200: 실리콘
202: 실리콘 산화막

Claims (8)

  1. 유기막의 드라이 에칭 방법으로서,
    플라스마로부터, 희(希)가스 혹은 질소의 이온 농도를 감소시킨 제1 분위기에서 중성 라디칼을 유기막의 표면에 흡착시키는 제1 공정과, 상기 제1 분위기보다 이온 농도가 높은 제2 분위기에서 희가스 혹은 질소의 이온을 상기 유기막의 표면에 공급하는 제2 공정을 번갈아 반복하는 것을 특징으로 하는 드라이 에칭 방법.
  2. 제1항에 있어서,
    상기 중성 라디칼이 산소 혹은 수소인 것을 특징으로 하는 드라이 에칭 방법.
  3. 제1항에 있어서,
    상기 희가스가 아르곤 가스인 것을 특징으로 하는 드라이 에칭 방법.
  4. 제1항에 있어서,
    상기 유기막이 PMMA제인 것을 특징으로 하는 드라이 에칭 방법.
  5. 제1항에 있어서,
    상기 제1 공정에 있어서, 상기 중성 라디칼이 상기 유기막에 포화 흡착하는 것을 특징으로 하는 드라이 에칭 방법.
  6. 제1항에 있어서,
    상기 제1 공정은, 상기 제2 공정보다 처리 시간이 긴 것을 특징으로 하는 드라이 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 드라이 에칭 방법을 실행하는 드라이 에칭 장치로서,
    감압 처리실 내에 플라스마를 발생시키는 플라스마 발생 장치와,
    상기 감압 처리실 내에 배치된 다공판(多孔板)과,
    상기 플라스마의 발생 위치를, 상기 다공판의 위쪽 혹은 아래쪽으로 변경 가능하게 하는 플라스마 제어 장치를 갖는 것을 특징으로 하는 드라이 에칭 장치.
  8. 제1항 내지 제6항 중 어느 한 항에 기재된 드라이 에칭 방법을 실행하는 드라이 에칭 장치로서,
    시료의 유기막에 상기 제1 분위기에서 중성 라디칼을 조사(照射)하는 제1 장치와,
    시료의 유기막에 상기 제2 분위기에서 희가스 혹은 질소의 이온을 조사하는 제2 장치와,
    상기 제1 장치로부터 상기 제2 장치로, 또한 상기 제2 장치로부터 상기 제1 장치로, 상기 시료를 반송하는 반송 장치를 갖는 것을 특징으로 하는 드라이 에칭 장치.
KR1020197022984A 2019-02-08 2019-02-08 드라이 에칭 방법 및 드라이 에칭 장치 KR20200098386A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/004577 WO2020161879A1 (ja) 2019-02-08 2019-02-08 ドライエッチング方法及びドライエッチング装置

Publications (1)

Publication Number Publication Date
KR20200098386A true KR20200098386A (ko) 2020-08-20

Family

ID=71947787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022984A KR20200098386A (ko) 2019-02-08 2019-02-08 드라이 에칭 방법 및 드라이 에칭 장치

Country Status (6)

Country Link
US (1) US20210335625A1 (ko)
JP (1) JPWO2020161879A1 (ko)
KR (1) KR20200098386A (ko)
CN (1) CN111801773A (ko)
TW (1) TW202030792A (ko)
WO (1) WO2020161879A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115552573A (zh) * 2020-05-12 2022-12-30 朗姆研究公司 刺激响应聚合物膜的受控降解
CN115735267A (zh) * 2021-06-28 2023-03-03 株式会社日立高新技术 等离子处理装置以及等离子处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075578A (ja) 2012-10-02 2014-04-24 Imec ブロック共重合体のエッチング
WO2016190036A1 (ja) 2015-05-22 2016-12-01 株式会社 日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269785A (en) * 1992-08-14 1994-02-23 Sharp Kk Etching a surface of a semiconductor
JPH0677184A (ja) * 1992-08-27 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体原子層のエッチング方法
JP3234812B2 (ja) * 1999-03-26 2001-12-04 株式会社日立製作所 半導体装置の製造方法
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
KR102245179B1 (ko) * 2013-04-03 2021-04-28 브레우어 사이언스, 인코포레이션 지향성 자가 조립용 블록 공중합체에 사용하기 위한 고도로 내에칭성인 중합체 블록
JP6253477B2 (ja) * 2014-03-27 2017-12-27 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6329857B2 (ja) * 2014-09-01 2018-05-23 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6516542B2 (ja) * 2015-04-20 2019-05-22 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US10727073B2 (en) * 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
US10504742B2 (en) * 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075578A (ja) 2012-10-02 2014-04-24 Imec ブロック共重合体のエッチング
WO2016190036A1 (ja) 2015-05-22 2016-12-01 株式会社 日立ハイテクノロジーズ プラズマ処理装置およびそれを用いたプラズマ処理方法

Also Published As

Publication number Publication date
US20210335625A1 (en) 2021-10-28
CN111801773A (zh) 2020-10-20
WO2020161879A1 (ja) 2020-08-13
TW202030792A (zh) 2020-08-16
JPWO2020161879A1 (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
TWI798531B (zh) 電漿處理裝置及使用彼之電漿處理方法
KR101808380B1 (ko) 레지스트 마스크의 처리 방법 및 반도체 디바이스의 제조 방법
US8337713B2 (en) Methods for RF pulsing of a narrow gap capacitively coupled reactor
US8497213B2 (en) Plasma processing method
US9859126B2 (en) Method for processing target object
KR20190040313A (ko) 유사 원자층 에칭 방법
US20200381263A1 (en) Method of processing target object
US9911607B2 (en) Method of processing target object
US20150325415A1 (en) Etching method
JPH04206719A (ja) 基板処理装置および基板処理方法
KR100555849B1 (ko) 중성입자빔 처리장치
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101328800B1 (ko) 다중 주파수의 ｒｆ 펄스 파워를 이용한 펄스 플라즈마의 특성 제어 방법
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
KR102174452B1 (ko) 에칭 방법
JP2015050358A (ja) 半導体装置の製造方法
KR20200098386A (ko) 드라이 에칭 방법 및 드라이 에칭 장치
KR100759061B1 (ko) 드라이에칭방법
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
JPS63308920A (ja) 有機物質表面の改質方法
KR102072269B1 (ko) 패터닝된 층의 주기적 에칭을 위한 방법
KR20200006092A (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
KR20200122984A (ko) 플라스마 처리 방법
KR102130229B1 (ko) 에칭 방법
KR20230127373A (ko) 피처리체를 처리하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application