JP2010283095A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010283095A
JP2010283095A JP2009134608A JP2009134608A JP2010283095A JP 2010283095 A JP2010283095 A JP 2010283095A JP 2009134608 A JP2009134608 A JP 2009134608A JP 2009134608 A JP2009134608 A JP 2009134608A JP 2010283095 A JP2010283095 A JP 2010283095A
Authority
JP
Japan
Prior art keywords
gas
manufacturing
semiconductor device
mask
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009134608A
Other languages
English (en)
Inventor
Naoyuki Koto
直行 小藤
Hideo Miura
英生 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009134608A priority Critical patent/JP2010283095A/ja
Priority to TW099115665A priority patent/TWI485767B/zh
Priority to CN2010101975142A priority patent/CN101908480B/zh
Priority to US12/794,606 priority patent/US8791027B2/en
Priority to KR1020100052818A priority patent/KR101204603B1/ko
Publication of JP2010283095A publication Critical patent/JP2010283095A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】プラズマ処理によるレジストマスクの倒れを防止した半導体装置の製造方法を提供する。
【解決手段】有機材料のマスクを有する試料をプラズマ処理する工程を有する半導体製造方法において、前記プラズマ処理が、フッ素、酸素、窒素のいずれか又は全てを含むガスによりプラズマ処理する第１の工程と、フッ素、酸素、窒素のいずれも含まずに希ガスを含むガスにより前記プラズマ処理する第２の工程を有し、前記第１の工程と前記第２の工程を繰り返すことを特徴とする半導体装置の製造方法。
【選択図】図１１

Description

半導体装置の製造方法に係わり、特に有機材料のマスクを用いて被エッチング膜をプラズマエッチングする場合のマスク倒れ防止方法に関する。
特許文献１には、エッチングによってレジストパターンを縮小化した後、ハードマスク、および、ゲート電極を加工する方法が開示されている。この方法の詳細を図2A〜図2Eにて説明する。この方法では、まず、第1のステップでは、シリコン基板上1に酸窒化シリコン2、多結晶シリコン3、シリコン酸化膜4、有機反射防止膜5、レジスト膜6を成膜する（図2A）。次に、第2のステップでは、露光・現像によってラインアンドスペース（L&S）のパターンのレジストマスク7を形成する（図2B）。次に、第3のステップでは、O2を含むガスのプラズマによって、レジストマスク7に沿って有機反射防止膜5をエッチングすることによりL&Sパターン48を形成する（図2C）。この際、Oラジカルによりレジストマスクが縮小化されるため、露光・現像により形成されるレジストマスクよりも微細な寸法のマスクを形成できる効果がある。次に、第4のステップでは、このパターン48をマスクとして、CF4ガスのプラズマによってシリコン酸化膜4をエッチングすることによって、ハードマスク44を形成する（図2D）。最後に、第5のステップで、ハードマスク44をマスクとして、多結晶シリコン3をエッチングすることによって、ゲート電極43を形成する（図2E）。また、特許文献１では、第3のステップに硫黄(S)を含むガスを添加して、レジストマスク7の側面に保護膜となるポリマーを作成して、レジストマスク7の変形、倒れを防止する方法が開示されている。
また、レジストの変形・倒れを防止するための方法としては、酸素やフロロカーボンなどの反応性ガスを希釈するガスとしてXeを使用する方法が特許文献2に開示されている。
また、レジストの変形・倒れとは直接関係ないが、レジストマスクによりハードマスクを用いてMRAMに使用される多層膜の電極材料をエッチングする際に、頂上電極層をフッ素含有ガスでエッチングした後、下層の電極材料を層毎に塩素含有ガスと希ガスを交互に繰り返すことによって、金属膜の側面の堆積物を除去する方法が特許文献3に開示されている。
特開2004-152784 特表2006-517743 特開2004-349687
本発明は、実デバイス構造に適したレジストマスクの変形・倒れの防止方法である。実際のデバイス構造では図3Aに示すように、隣り合うレジストマスク同士の間隔が左右で異なっている。そのため、例えば特許文献１のように硫黄を含むガスを用いてレジストマスク7の側面に保護膜49を形成する場合、間隔が広い側Aでは厚い保護膜が形成されるのに対して、間隔が狭い側Bには薄い保護膜しか形成されない（図3B）。保護膜の薄い側に比べて厚い側の方が強い引張り応力を発生させるため、間隔の広い側Bにレジストマスク7が変形する問題があった。
また、特許文献2に開示されている方法では、レジストマスク7の変形・倒れが生じないレベルまで反応性ガスを希釈すると、反応性ガスによる被エッチング材料のエッチング速度やマスクとの選択性が大幅に低下する問題やレジストマスクが十分に縮小化できない問題があった。
また、特許文献3では、レジストマスクのアスペクト比（縦横比）が小さいため問題とはなっていないが、アスペクト比の高い微細なレジストマスクを用いた場合、頂上電極エッチング中にレジストマスクの変形・倒れが生じてしまい、その後のエッチング形状が所望の形状にならない問題が顕在化してしまう。
本発明者らは、プラズマ処理中に、レジストマスクの変形・倒れが生じる原因を調べた。その結果、図４に示すようなメカニズムが明らかになった。Oなどの反応性ラジカルを用いてプラズマ処理する場合、図４Bに示すように、レジスト表面にグラファイトカーボンを主成分とする変質層50および51が形成されることがわかった。また、この変質層は強い引っ張り応力を有することもわかった。このため、例えば、図４Aのようにレジストマスク同士の間隔が左右で異なる場合は、間隔の広い側面Aには厚い変質層が、間隔の狭い側面Bには薄い変質層が形成され、変質層の厚い側面A側に生じる強い引っ張り応力によって、レジストマスクが倒れることがわかった。
また、図5Aのようにレジストマスクパターンの左右のスペースが広く開いているような場合に、図5Bのようにプラズマ中のOラジカル密度が不均一になっていると、Oラジカル密度の高い側には厚い変質層が、密度の低い側には薄い変質層が形成される。このため図5Cに示すように変質層の厚みの厚い側にレジストが倒れることがわかった。同様の変質層を発生させる反応性ラジカルとしてはFやNがあることもわかった。
上記メカニズムに基づき、発明者らは、レジスト倒れを抑制するための方法として、変質層の応力を緩和すること手法を検討した。その結果、He,Ar,Kr,Xeなどの希ガスから生成されるラジカルに変質層の応力を緩和する作用があることがわかった。また、応力緩和のタイミングについても検討し、応力がレジスト材料の機械強度よりも大きくなる前に、応力を緩和する必要があることを見出した。このタイミングは100nmのラインアンドスペースパターンで15sであり、今後、半導体デバイスの微細化によって、パターン寸法が100nm以下になると、15sよりさらに短くなる。また、反応性ガスと応力緩和用のガスの切換には、2s以上が必要であることもわかった。
以上の結果から、レジストマスク倒れを防止するためには、F,O,Nを含むガスのプラズマによる処理を複数のステップに分割して、各ステップの処理時間を2s以上15s以下にするとともに、各ステップの間に2s以上の希ガスプラズマによる応力緩和の処理を行えばよいことがわかった。
具体的には、以下の方法によって解決される。
まず、有機材料のマスクを有する試料をプラズマ処理する工程を有する半導体製造方法において、前記プラズマ処理が、フッ素、酸素、窒素のいずれか又は全てを含むガスによりプラズマ処理する第１の工程と、フッ素、酸素、窒素のいずれも含まずに希ガスを含むガスにより前記プラズマ処理する第２の工程を有し、前記第１の工程と前記第２の工程を繰り返すことを特徴とする半導体装置の製造方法である。
さらに、前記第１の工程の時間が２秒以上１５秒以下であることを特徴とする半導体装置の製造方法である。
さらに、前記プラズマ処理の最終工程が前記第2の工程であることを特徴とする半導体装置の製造方法である。
さらに、前記マスク材料がフォトレジストであることを特徴とする半導体装置の製造方法である。
さらに、前記マスクのアスペクト比（高さ／幅）が、2以上で、パターン寸法が100nm以下であることを特徴とする半導体装置の製造方法である。
また、有機材料のマスクを有する試料をプラズマにより処理する工程を有する半導体装置の製造方法において、前記プラズマ処理が、有機膜に応力を発生させる第１のステップと、前記応力を緩和する第２のステップを有し、前記第１のステップと前記第2のステップを交互に繰り返すことを特徴とする半導体装置の製造方法である。
さらに、前記第１のステップの時間が２秒以上１５秒以下であることを特徴とする半導体装置の製造方法である。
さらに、前記プラズマ処理の最終工程が前記第2のステップであることを特徴とする半導体装置の製造方法である。
さらに、前記マスク材料がフォトレジストであることを特徴とする半導体装置の製造方法である。
さらに、前記マスクのアスペクト比（高さ／幅）が、2以上で、パターン寸法が100nm以下であることを特徴とする半導体装置の製造方法である。
F,O,Nを含むガスのプラズマ処理によるレジストマスクの倒れを防止できる。
変質層除去後の倒れ角と1stepのレジスト縮小化処理の時間 通常のゲート電極加工の工程 硫黄系保護膜によるレジストマスク倒れ発生機構 レジストの変質層によるレジストマスク倒れの発生機構（最外周パターン） レジストの変質層によるレジストマスク倒れの発生機構（ラジカル不均一） 実施例１で使用したマイクロ波プラズマエッチング装置 マスク倒れに対するマスクアスペクト比の影響 マスク倒れ角とアスペクト比の関係 レジスト縮小化と変質層除去のタイムチャート 図９のタイムチャートの場合のレジストマスク形状の時間変化 本発明のレジスト縮小化と変質層除去のタイムチャート 図１１のタイムチャートの場合のレジストマスク形状の時間変化 レジスト応力と1stepのレジスト縮小化処理の時間 種々の処理条件（表１、表２、表３） 種々の処理条件（表４、表５）
本実施例では、ガスを高速に切換えるために図6に示す構造の装置を用いた。
図6の装置では、処理ガスがガス供給ユニット16から、処理ガスライン8および石英製の誘電体窓26の内部に作られたガス貯め10を経て、誘電体窓26の減圧処理室側に設けられた複数の穴11（シャワープレート構造）から、減圧処理室内に導入される。また、マグネトロン53で生成されたマイクロ波が導波管54、空洞共振部55、誘電体窓26を経て、減圧処理室内に供給される構造になっており、このマイクロ波と、コイル56の作る磁場の相互作用によってプラズマ17を生成する構造になっている。
このプラズマ17をウエーハステージ18に載置されたウエハ21に照射して、ウエハを処理する。ウエーハステージ18には、ＲＦ電源29が接続されており、例えば13.56MHzのRF電力を印加することによって、効率的にウエハ21を処理することができる。また、減圧処理室20の圧力はターボ分子ポンプ22および圧力制御用可変バルブ23によって調整することができる。圧力は可変バルブ23の上方に取り付けたキャパンシタンスマノメータ24によって測定され、この値を可変バルブ23の開度にフィードバック制御することによって圧力を所望の値に維持することができる。
処理室側面には石英窓30が設けられており、ここに光ファイバ27を介して分光システム28が接続されており、プラズマ発光を分析して、条件切換えのタイミングを判断することができる。分光システム28からの条件切替え指示に基づき、コンピュータ25が、ガス供給ユニット16を始めとする装置各ユニットに次の条件を指示する構造になっている。
ガス供給ユニット16内部では、O2ガス101およびArガス111がMFC102および112とバルブ103,113を介して、処理ガスライン8に接続されている。
さらに、MFC102および112とバルブ103および113の間には排気用のガスライン105および115が設けられており、それぞれにバルブ104,114を介して、排ガスライン9に接続されている。この排ガスライン9は、ターボ分子ポンプ（排気手段）22と、その背圧排気用のドライポンプ60の間をつなぐ配管６１に接続されている。
この装置で、処理ガスをO2ガス101とArガス111の混合ガスからArガス111単体に切換える場合の操作を説明する。O2ガス101とArガス111の混合ガスのステップでは、排ガスライン9に接続されたバルブ104および114が閉じ、処理ガスライン8に取り付けられたバルブ103および113が開いており、MFC102およびMFC112から所望の流量のガスが減圧処理室20に供給されている状態である。ガス111のみのステップに切替える際には、バルブ104を開き、バルブ103を閉じる。これによって、O2ガス101は処理室には流れず、Arガス111のみが処理室に供給される。次に、再びO2ガス101とArガス111の混合ガスのステップに切換える際には、バルブ103を開け、104を閉止する。このような処理を繰り返すことによって、O2ガスとArガスの混合ガスのステップとArガス単体のステップを高速に切換えることができる。
まず、この装置を用いてO2ガスとArガスの混合ガスのプラズマによって、表１の処理条件によって、様々な高さのレジストマスクを20s間処理してレジストマスクの縮小化を行った。このときの加工形状の例を図7に示す。図7Aに示すアスペクト比1.0のパターンではレジストマスクの倒れがほとんど発生しないのに対して、図7Bのアスペクト比2.0や図7Cのアスペクト比3.5のパターンではラインアンドスペースパターンの最外周のレジストマスクが右側に15°倒れていることがわかる。このマスクの倒れ角とアスペクト比の関係を図8に示す。アスペクト比1.0以下ではマスクの倒れは生じないが、1.0以上になると急激に倒れが増加していることがわかる。すなわち、マスク倒れは、アスペクト比1.0以上のマスクで発生する問題であることがわかる。
このマスク倒れの問題を解決するため、O2とArの混合ガスのプラズマ処理によってレジスト縮小化を行った後に、希ガスのプラズマによる応力緩和の処理を行いマスクの倒れを防止する方法を試みた。
試料としては、図10Aに示すアスペクト比5.5の100nmラインアンドスペースパターンのレジストマスクの試料を用いて、レジストマスクの縮小化処理を行った。まず、表2の条件に示すように、ステップ１においてO2とArの混合ガスのプラズマによる縮小化処理を連続30s間行った後、ステップ2においてArガス単体のプラズマによって応力緩和の処理を5sの間行った。処理中のマイクロ波電力およびガス流量の時間変化を図9に示す。まず、ステップ１を開始する5s前に所望の流量のO2ガスとArガスを流す。次にステップ１開始のタイミングAにおいて、マイクロ波電力を投入してプラズマを発生させ、縮小化処理を開始する。つづいて、ステップ２の開始のタイミングBでO2ガスを止めると同時にArの流量を増やし、Arガスのみの処理に切替えた。ただし、タイミングB以降も2s程度はO2ガスの流量が0にならないため、実際の応力緩和処理の開始はO２ガス流量が0sccmになるB’のタイミングである。最後に、ステップ2終了のタイミングCでマイクロ波電力を0Wにしてプラズマ放電をoffし、応力緩和処理を終了する。
この連続処理において、縮小化処理終了時のタイミングB’におけるレジスト形状は、図10Bに示ように、ラインアンドスペースの最外周のパターンが大きく右に傾いていることがわかる。また、応力緩和終了時のタイミングCにおけるレジスト形状は図10Cに示すように、倒れが軽減されるものの垂直には戻らず、倒れ角12°の傾きが残った。このように、ステップ１とステップ２を行うことで倒れ角を軽微なものとすることができる。
つぎに、表3の条件に示すように、15s間の縮小化処理と5s間の応力緩和の処理を交互に２回ずつ行った。処理中のマイクロ波電力およびガス流量の時間変化を図11に示す。まず、ステップ１を開始する5s前に所望の流量のO2ガスとArガスを流す。次にステップ１開始のタイミングAにおいて、マイクロ波電力を投入してプラズマを発生させ、O2とArの混合ガスのプラズマによる縮小化処理を開始する。つづいて、ステップ2の開始のタイミングBでO2ガスを止めると同時にArの流量を増やし、Arガスのみの処理に切替えて応力緩和処理を行う。この場合も、実際の応力緩和処理の開始はO2ガス流量が0sccmになるB’のタイミングである。次に、ステップ2終了のタイミングCで、再びO2ガスを流し始めると同時にAr流量を減らして、O2とArの混合ガスのプラズマによる縮小化処理を再開する。この場合、タイミングCからO2が流れはじめるため、縮小化処理自身は開始されるが、O2流量が所望の値に到達するのには約2s要するため、安定的な縮小化処理が行えるのはO2流量が定常値に達するタイミングC’以降である。つぎに、ステップ3開始のタイミングDで、でO2ガスを止めると同時にArの流量を増やし、Arガスのみの処理に切替えた。この場合も実際の応力緩和処理の開始はタイミングD’である。最後に、ステップ4終了のタイミングでマイクロ波電力を0Wにしてプラズマ放電をoffし、応力緩和処理を終了する。
この場合の1回目の縮小化処理直後、１回目の応力緩和処理直後、2回目の縮小化処理直後、2回目の応力緩和処理直後の各レジスト形状をそれぞれ図12B、図12C、図12D、図12Eに示す。レジストは縮小化処理のステップで倒れて、応力緩和のステップで垂直に戻ることを繰り返して、最終的にほぼ垂直形状を維持することがわかった。このO2処理の1stepの時間と応力緩和後のレジストマスクの倒れ角の関係を図1に示す。O2処理のstep時間が15sを超えるとマスクの倒れ角が急激に増えていくことがわかる。また、このときレジストマスクに働く応力の大きさと処理時間の関係を図13に示す。レジストマスクに働く応力は処理時間とともに徐々に増加して、15s付近でレジストの機械強度を越えていることがわかる。すなわち、レジストマスクに働く応力が材料の機械強度を越えて、マスクが塑性変形する前に応力緩和の処理を行うことでレジスト形状を垂直形状に戻すことができていることがわかる。
我々の研究によれば、このレジストマスクに働く応力の大きさに関しては、式１のような比例関係を有することがわかっている。したがって、今後の微細化が進みマスク幅wやマスク高さhが小さくなると、レジストマスクに働く応力が増大するため、より短い時間でのステップ切替えが必要になってくる。
σmax ∝ ｔ×（２／ｈ ＋１／ｗ ＋１／５） ・・・（１）
σmax：レジストマスクに働く最大応力
ｔ：処理時間
ｈ：マスク高さ
ｗ：マスク幅
以上の結果から、マスク倒れを起こさず、レジストマスクの縮小化するためには、縮小化処理と応力緩和の処理を交互に繰り返し、最終ステップを応力緩和処理で終えることに加えて、1回の縮小化処理のステップを短くする必要がある。
１回の縮小化処理の時間は100nmのラインアンドスペースの場合で15s以下であり、今後、レジストパターンの寸法が細くなった場合は、さらに短くする必要がある。また、レジスト寸法が時間とともに極端に微細になっていくような場合は、式１の応力が徐々に増大するため、縮小化処理のステップを時間と伴に短くするような処理も必要である。
一方、ガス切替の観点からすると、2ｓ以下では安定にガスを切り替えることができなくなるため、最低でも2s以上のステップ時間が必要である。また、検討の結果、縮小化処理の１ステップの時間を極端に短くするとレジストパターン側面のラフネスが増加することも分かっており、縮小化処理の１ステップの時間としてはある程度以上の時間が必要である。
本実施例ではレジストマスクの縮小化処理について説明したが、酸素、フッ素、窒素を含有するプラズマによって、レジストや他の有機材料のマスク有する試料を処理する場合であれば、例えばハードマスクやゲート電極のエッチングであっても同様の効果を有する。また、今回の処理ではレジストマスクに変質層を発生させるガスの例として、Ar希釈したO2ガスを用いたが、酸素、フッ素、窒素のいずれかの元素を含むガスであれば何でもよく、例えば、CO2、CO、SF6、CxHyFzのフロロカーボンガス、N2、NF3などが含まれていれば、同様の効果を有する。また、これらのガスに、希ガスや他の反応性ガスを混合したガスの場合、例えば、O2、Cl2、HBrとArの混合ガスや、C4F8、N2とArの混合ガス、O2とN2の混合ガスでも同様の効果を有する。
本実施例では、応力緩和処理のガスとしてArを用いたが、例えばHe,Ne,Kr,Xeなどの他の希ガスを用いた場合や、酸素、フッ素、窒素のいずれの元素も含まれない混合ガス、例えば、Cl2,HBrとArの混合ガスなどでも同様の効果がある。
本実施例では、マスク材料としてフォトレジストを用いたが、他の有機材料であれば、例えば、プラズマCVDや塗布で形成されるカーボン含有膜や、有機系の低誘電率材料などであっても同様の効果がある。
本実施例の処理を適用した場合、ラインアンドスペースパターンの最外周のように左右のスペース間隔の大きな場合でもレジスト倒れを生じず垂直な加工が可能である。したがって、従来はパターン疎密の影響を緩和するためにダミーパターンを形成する必要があったような場所でも、ダミーパターンなく加工できるため、効率的な回路パターンの設計が可能である。
実施例１の装置において、コンピュータ25に処理条件の入力画面において、表4に示すように、ステップ時間、ガス流量、圧力、マイクロ波電力などの通常の処理条件とは別に、マスクの幅と高さ、および、マスク材料もしくはマスク材料の機械強度を入力する項を設けた。これらの条件を元に、実施例１に示した関係から応力緩和処理の最適周期を自動的に算出して、表5のような応力緩和処理を周期的に行う実際のレシピを内部で発生させて実行するようにした。これによって、プラズマ処理装置のユーザは、複雑な多段ステップのレシピを作成しなくてもレジスト倒れの少ない処理が可能となる。
１…シリコン基板上、２…酸窒化シリコン、３…多結晶シリコン、４…シリコン酸化膜、５…有機反射防止膜、６…レジスト膜、７…レジストマスク、４８…縮小化されたパターン、４４…ハードマスク、４３…ゲート電極、４９…硫黄系の保護膜、５０…変質層、５１…変質層、８…処理ガスライン、９…排ガスライン、１０…ガス貯め、１１…ガス導入用穴、１６…ガス供給ユニット、１７…プラズマ、１８…試料台、２０…減圧処理室、２１…試料、２２…ターボ分子ポンプ、２３…可変コンダクタンスバルブ、２４…キャパシタンスマノメータ、２５…コンピュータ、２５…コンピュータ、２６…誘電体窓、２７…光ファイバ、２８…分光システム、２９…バイアス用RF電源、３０…石英のぞき窓、５３…マグネトロン、５４…導波管、５５…空洞共振部、５６…コイル、５７…ガス貯めへのガス導入口、６０…背圧排気用のドライポンプ、６１…配管、１００…可変コンダクタンスバルブ（ピエゾバルブ）、１１５…ガス配管、１０１…ガスボンベ、１０２…MFC、１０３…バルブ、１０４…バルブ、１１１…ガスボンベ、１１２…MFC、１１３…バルブ、１１４…バルブ

Claims (10)

  1. 有機材料のマスクを有する試料をプラズマ処理する工程を有する半導体製造方法において、
    前記プラズマ処理が、フッ素、酸素、窒素のいずれか又は全てを含むガスによりプラズマ処理する第１の工程と、
    フッ素、酸素、窒素のいずれも含まずに希ガスを含むガスにより前記プラズマ処理する第２の工程を有し、
    前記第１の工程と前記第２の工程を繰り返すことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記第１の工程の時間が２秒以上１５秒以下であることを特徴とする半導体装置の製造方法。
  3. 請求項1に記載の半導体装置の製造方法において、
    前記プラズマ処理の最終工程が前記第2の工程であることを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記マスク材料がフォトレジストであることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記マスクのアスペクト比（高さ／幅）が、2以上で、パターン寸法が100nm以下であることを特徴とする半導体装置の製造方法。
  6. 有機材料のマスクを有する試料をプラズマにより処理する工程を有する半導体装置の製造方法において、
    前記プラズマ処理が、有機膜に応力を発生させる第１のステップと、
    前記応力を緩和する第２のステップを有し、
    前記第１のステップと前記第2のステップを交互に繰り返すことを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記第１のステップの時間が２秒以上１５秒以下であることを特徴とする半導体装置の製造方法。
  8. 請求項６に記載の半導体装置の製造方法において、
    前記プラズマ処理の最終工程が前記第2のステップであることを特徴とする半導体装置の製造方法。
  9. 請求項６に記載の半導体装置の製造方法において、
    前記マスク材料がフォトレジストであることを特徴とする半導体装置の製造方法。
  10. 請求項６に記載の半導体装置の製造方法において、
    前記マスクのアスペクト比（高さ／幅）が、2以上で、パターン寸法が100nm以下であることを特徴とする半導体装置の製造方法。
JP2009134608A 2009-06-04 2009-06-04 半導体装置の製造方法 Pending JP2010283095A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009134608A JP2010283095A (ja) 2009-06-04 2009-06-04 半導体装置の製造方法
TW099115665A TWI485767B (zh) 2009-06-04 2010-05-17 Manufacturing method of semiconductor device
CN2010101975142A CN101908480B (zh) 2009-06-04 2010-06-03 半导体器件的制造方法
US12/794,606 US8791027B2 (en) 2009-06-04 2010-06-04 Method of manufacturing semiconductor device
KR1020100052818A KR101204603B1 (ko) 2009-06-04 2010-06-04 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009134608A JP2010283095A (ja) 2009-06-04 2009-06-04 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013083477A Division JP2013138269A (ja) 2013-04-12 2013-04-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010283095A true JP2010283095A (ja) 2010-12-16

Family

ID=43263901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134608A Pending JP2010283095A (ja) 2009-06-04 2009-06-04 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8791027B2 (ja)
JP (1) JP2010283095A (ja)
KR (1) KR101204603B1 (ja)
CN (1) CN101908480B (ja)
TW (1) TWI485767B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012664A (ja) * 2014-06-30 2016-01-21 豊田合成株式会社 サファイア基板の製造方法およびｉｉｉ族窒化物半導体発光素子の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
KR102471161B1 (ko) 2015-12-23 2022-11-25 삼성전자주식회사 선택적 증착 층을 이용한 반도체 소자 형성 방법 및 관련된 소자
JP6869765B2 (ja) * 2017-03-23 2021-05-12 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
US11048848B2 (en) 2018-07-16 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including region having both continuous regions, and method and system for generating layout diagram of same
JPWO2020161879A1 (ja) * 2019-02-08 2021-02-18 株式会社日立ハイテク ドライエッチング方法及びドライエッチング装置
CN113889405A (zh) * 2020-07-02 2022-01-04 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
KR20220122723A (ko) 2020-07-02 2022-09-02 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조의 처리 방법 및 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103925A (ja) * 2002-09-11 2004-04-02 Matsushita Electric Ind Co Ltd パターン形成方法
WO2006003962A1 (ja) * 2004-07-02 2006-01-12 Ulvac, Inc. エッチング方法及び装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327959A (ja) * 1994-06-30 1996-12-13 Seiko Epson Corp ウエハ及び基板の処理装置及び処理方法、ウエハ及び基板の移載装置
TW376553B (en) * 1998-06-18 1999-12-11 Taiwan Semiconductor Mfg Co Ltd Method for reducing profile micro-loading during etching of nitride
DE60041341D1 (de) * 1999-08-17 2009-02-26 Tokyo Electron Ltd Gepulstes plasmabehandlungsverfahren und vorrichtung
JP2001196355A (ja) * 2000-01-12 2001-07-19 Kawasaki Steel Corp 半導体装置の製造方法
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
JP4034164B2 (ja) * 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
US6942816B2 (en) * 2003-02-12 2005-09-13 Lam Research Corporation Methods of reducing photoresist distortion while etching in a plasma processing system
KR100485388B1 (ko) * 2003-02-28 2005-04-27 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR100540475B1 (ko) * 2003-04-04 2006-01-10 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
US6841484B2 (en) * 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
KR100630677B1 (ko) * 2003-07-02 2006-10-02 삼성전자주식회사 포토레지스트 패턴에의 불소를 포함하지 않는 탄소 함유폴리머 생성을 위한 플라즈마 전처리를 포함하는 식각 방법
KR100641952B1 (ko) * 2004-02-06 2006-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP4734111B2 (ja) * 2005-12-15 2011-07-27 ルネサスエレクトロニクス株式会社 多層レジスト膜のパターニング方法および半導体装置の製造方法
US7550390B2 (en) * 2006-01-04 2009-06-23 Macronix International Co., Ltd Method and apparatus for dielectric etching during integrated circuit fabrication
JP4782585B2 (ja) * 2006-02-28 2011-09-28 株式会社日立ハイテクノロジーズ プラズマエッチング装置及び方法
JP4908045B2 (ja) 2006-04-17 2012-04-04 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US7642193B2 (en) * 2006-08-07 2010-01-05 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process
JP4928893B2 (ja) * 2006-10-03 2012-05-09 株式会社日立ハイテクノロジーズ プラズマエッチング方法。
JP5004614B2 (ja) 2007-02-20 2012-08-22 株式会社日立ハイテクノロジーズ 真空処理装置
US7807064B2 (en) * 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103925A (ja) * 2002-09-11 2004-04-02 Matsushita Electric Ind Co Ltd パターン形成方法
WO2006003962A1 (ja) * 2004-07-02 2006-01-12 Ulvac, Inc. エッチング方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012664A (ja) * 2014-06-30 2016-01-21 豊田合成株式会社 サファイア基板の製造方法およびｉｉｉ族窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
TW201115645A (en) 2011-05-01
US20100311246A1 (en) 2010-12-09
US8791027B2 (en) 2014-07-29
KR20100130971A (ko) 2010-12-14
KR101204603B1 (ko) 2012-11-23
TWI485767B (zh) 2015-05-21
CN101908480B (zh) 2013-10-02
CN101908480A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
KR101204603B1 (ko) 반도체 장치의 제조 방법
US9865472B2 (en) Fabrication of a silicon structure and deep silicon etch with profile control
JP5705495B2 (ja) プラズマの処理方法及びプラズマ処理装置
JP2018536981A (ja) 原子レベル分解能及びプラズマ処理制御のための方法
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
KR20160044545A (ko) 하드마스크를 측면으로 트리밍하기 위한 방법
KR20100106347A (ko) 산화물 스페이서를 이용한 피치 감소
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US7135410B2 (en) Etch with ramping
KR101605005B1 (ko) Ａｒｃ 층 오프닝을 이용한 ｃｄ 바이어스 로딩 제어
JP2008192906A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2007287924A (ja) プラズマ処理方法およびプラズマ処理装置
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TWI446439B (zh) 電漿處理方法
KR20190031101A (ko) 플라즈마 처리 방법
EP3624171A1 (en) Etching method
TW201618156A (zh) 電漿處理裝置及電漿處理方法
JP2013138269A (ja) 半導体装置の製造方法
KR20140040037A (ko) 제어된 위글링에 의한 에칭을 위한 방법
KR102662180B1 (ko) 에칭 방법
JP2011155044A (ja) 真空処理装置
JP4865361B2 (ja) ドライエッチング方法
US20090311871A1 (en) Organic arc etch selective for immersion photoresist
TWI590325B (zh) 電漿處理裝置及電漿處理方法
WO2023100476A1 (ja) デポジション膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625