JP2004103925A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2004103925A
JP2004103925A JP2002265391A JP2002265391A JP2004103925A JP 2004103925 A JP2004103925 A JP 2004103925A JP 2002265391 A JP2002265391 A JP 2002265391A JP 2002265391 A JP2002265391 A JP 2002265391A JP 2004103925 A JP2004103925 A JP 2004103925A
Authority
JP
Japan
Prior art keywords
etching
film
etched
pattern
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002265391A
Other languages
English (en)
Other versions
JP3672900B2 (ja
Inventor
Koichi Kawashima
川嶋 光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002265391A priority Critical patent/JP3672900B2/ja
Priority to TW092123177A priority patent/TWI276166B/zh
Priority to US10/653,200 priority patent/US20040217086A1/en
Priority to CNA031581153A priority patent/CN1495854A/zh
Publication of JP2004103925A publication Critical patent/JP2004103925A/ja
Application granted granted Critical
Publication of JP3672900B2 publication Critical patent/JP3672900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ArFエキシマレーザ感光用のレジスト材からなるレジストパターンを用いるエッチング工程において、レジスト倒れを防止して被エッチング膜に異方性形状を確実に得ると共に、パターン寸法を制御できるようにする。
【解決手段】レジストパターン16が形成されたウエハ11をドライエッチング装置に投入し、レジストパターン16をエッチングマスクとして、反射防止膜15及びシリコン窒化膜14に対してドライエッチングを行なう。これにより、ウエハ11の中心に対して、レジストパターン16の内側に堆積する第1の堆積物107Aとその外側に堆積する第2の堆積物17Bとのいずれもが相対的に厚く付着する。このときのエッチングガスには、SF、CHF及びArの混合ガスを用いる。
【選択図】    図7

Description

【0001】
【発明に属する技術分野】
本発明は、レジストパターンをマスクとして被エッチング膜をパターニングするパターン形成方法に関し、特に、ArFエキシマレーザ光が持つ波長以下の露光光に感光するレジスト材からなるレジストパターンをマスクとしてドライエッチングを行なうパターン形成方法に関する。
【0002】
【従来の技術】
半導体集積回路素子における微細加工方法として、レジスト材によりマスクパターンを形成し、それをマスクとしてエッチングを行なうことにより、被エッチング膜に所望の回路素子パターンを形成する方法が一般に用いられている。
【0003】
このとき形成される回路素子パターンは、そのパターン寸法がマスクパターンの寸法に対してほぼ同一の寸法となるように、被エッチング膜の主面に対してほぼ垂直にエッチングされる(異方性エッチング)。
【0004】
以下、従来の絶縁膜をエッチング対象としたパターン形成方法について図11
(a)〜図11(e)を参照しながら説明する(例えば、
【非特許文献1】を参照)。
【0005】
まず、図11(a)に示すように、シリコンからなるウエハ101の上に、例えば熱酸化法又は気相成長法により、厚さが約20nmのシリコン酸化膜102を形成し、続いて、シリコン酸化膜102の上に、例えば化学的気相成長(CVD)法により、厚さが約20nmのポリシリコン膜103と、厚さが約120nmのシリコン窒化膜104とを順次成膜する。
【0006】
次に、図11(b)に示すように、シリコン窒化膜104の上に、露光による反射を防止する反射防止膜105を形成する。反射防止膜105は、例えばプラズマCVD法によるシリコン酸窒化膜からなり、その膜厚は約40nmが適当である。また、反射防止膜105には、有機膜を用いることもでき、その場合の膜厚は約80nmが適当であり、塗布法によって成膜できる。
【0007】
続いて、反射防止膜105の上に、KrFエキシマレーザ感光用のレジスト膜106Aを約550nmの厚さで塗布し、レジスト膜106Aの上方に、半導体装置の回路パターンが形成されたフォトマスク(図示せず)を整列させた後、該フォトマスクを通過した露光光によってレジスト膜106Aを露光する。
【0008】
次に、図11(c)に示すように、露光されたレジスト膜106Aを現像してレジストパターン106を形成する。
【0009】
次に、図11(d)に示すように、形成されたレジストパターン106をエッチングマスクとして、反射防止膜105及びシリコン窒化膜104に対して、所定のエッチングガスを用いたドライエッチングを行なう。エッチングガスには、主として、エッチング作用を持つガスと、エッチング時の反応生成物からなる堆積物を生じるガスとを含む混合ガスを用いることにより、エッチング中に被エッチング膜(反射防止膜105及びシリコン窒化膜104)におけるパターン化されつつある各側面上に堆積物107が付着する。このとき、堆積物107の堆積量とエッチングガスによるエッチング速度とが釣り合うと、図11(e)に示すような、基板面に対してほぼ垂直なパターン形状を持つシリコン窒化膜104を得ることができる。
【0010】
【非特許文献1】
徳山巍編著「半導体ドライエッチング技術」産業図書株式会社、1992年10月、p.81−89
【0011】
【発明が解決しようとする課題】
近年、半導体集積回路における半導体素子の微細化がますます進み、それに伴って、レジストパターンを露光する露光光の波長が短波長化してきている。従来は、回路パターンに要求される寸法に合わせて、例えば、水銀ランプの輝線であるg線(波長436nm)からi線(波長365nm)、さらには水銀ランプの輝線に代えてKrFエキシマレーザ光(波長248nm)が用いられるようになってきている。
【0012】
しかしながら、線幅が130nmよりも小さい回路パターンを露光するには、波長が248nmのKrFエキシマレーザ光を用いることができない。そこで、さらに微細な回路パターンを露光する光源として、194nmの波長を持つArFエキシマレーザ光等が用いられようとしている。
【0013】
g線又はi線に感光するレジストには、エッチング耐性を持つ材料としてノボラック等のベンゼン環系樹脂材を用いており、該樹脂材をArFエキシマレーザ光に用いると、該樹脂材はこの波長帯において強い吸収を持つ。このため、ArFエキシマレーザ感光用レジスト材には、アクリル系樹脂材が用いられることが多い。
【0014】
しかしながら、アクリル系樹脂材はベンゼン環系樹脂材のようには強度が高くないことから、現像直後には良好なパターン形状を得られても、エッチング中にレジストパターンが倒れてしまう、いわゆるレジスト倒れが生じるという問題がある。
【0015】
さらに、レジストパターンにおけるアスペクト比に関しても、KrFエキシマレーザ感光用レジスト材では、アスペクト比が3程度であり、これに対し、ArFエキシマレーザ感光用レジスト材では、アスペクト比が4程度で使用されることが多く、この点でもKrFエキシマレーザ感光用レジスト材よりもレジスト倒れが生じやすくなる。
【0016】
本発明は、前記従来の問題に鑑み、ArFエキシマレーザ感光用のレジスト材からなるレジストパターンを用いるエッチング工程において、レジスト倒れを防止して被エッチング膜に異方性形状を確実に得ると共に、パターン寸法を制御できるようにすることを目的とする。
【0017】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、ArFエキシマレーザ光が持つ波長以下の露光光に感光するレジスト材からなるレジストパターンを用いたパターン形成方法を、レジストパターンにおける少なくともウエハの径方向に対して垂直な側面を有する部分の両側面上に、相対的に厚い堆積物を堆積しながらエッチングするか、又は該両側面上に堆積物が堆積しないようにエッチングする構成とする。
【0018】
本願発明者は、ArFエキシマレーザ光が持つ波長以下の露光光に感光するレジスト材からなるレジストパターンが、エッチング中にレジスト倒れについて種々検討した結果、以下のように原因を突き止めると共に知見をも得ている。
【0019】
図1はArFエキシマレーザ感光用のレジストパターンを用いた場合であって、5通りのエッチング条件(A〜E)ごとにレジストパターン寸法の初期値を変えながらそれぞれの寸法変換差をプロットした結果を示している。ここで、レジストパターン寸法とは、線形状を有するパターンの線幅をいい、また、同一のエッチング条件に係る寸法変換差の値はそれぞれ直線でつないでいる。
【0020】
図1に示すように、寸法変換差が4nm〜10nm程度のエッチング条件A、Cの場合には、レジストパターンの初期値が130nmよりも小さくなると、すべてのパターンにレジスト倒れが発生することが分かる。これに対し、寸法変換差が20nm以上となるエッチング条件D又は−15nm程度となるエッチング条件Eの場合には、いずれもレジスト倒れが発生しないことが分かる。
【0021】
ここで、比較のためにKrFエキシマレーザ感光用のレジストパターンを用いた場合を説明する。
【0022】
図2はKrFエキシマレーザ感光用のレジストパターンを用いた場合であって、5通りのエッチング条件(1〜5)ごとにレジストパターン寸法の初期値を変えながらそれぞれの寸法変換差をプロットした結果を示している。ここでも、同一のエッチング条件に係る寸法変換差の値をそれぞれ直線でつないでいる。
【0023】
図2に示すように、KrFエキシマレーザ感光用のレジストパターンを用いた場合には、すべてのレジストパターンにレジスト倒れが発生せず、レジストパターン寸法に対して±10nm以内の寸法変換差となるように、レジストパターンの寸法を仕上げることが可能である。
【0024】
寸法変換差の値は、エッチング時に側壁に付着する堆積物の量に比例する。従って、寸法変換差が大きい条件とは、レジストパターンの側壁に堆積する堆積物(側壁堆積物)の堆積量が比較的に多いエッチング条件に等しい。すなわち、図1から分かるように、ArFエキシマレーザ感光用レジストの場合は、エッチング時に生じる側壁堆積物の堆積量をエッチング量よりも多くするか、又は側壁堆積物の堆積量をエッチング量よりも少なくすれば、レジスト倒れは発生しない。
【0025】
そもそも、レジスト倒れが発生するのは、レジストパターンの両側部における応力の大きさが異なり、且つレジストが持つ強度以上に応力がかかった場合である。レジストパターンにかかる応力の発生源は、主にレジストパターンの熱による自己収縮によると考えられる。なお、レジストパターンがエッチング中にイオンにさらされることにより過熱されて収縮する現象は良く知られている。
【0026】
図3(a)に示すように、一般に、線状パターン(ラインパターン)には、ウエハ101の径方向に対して垂直に配置された第1のラインパターン104Aと、径方向に対して平行に配置された第2のラインパターン104Bとがあり、径方向に対して垂直に配置された第1のラインパターン104Aの場合に、ウエハ101の内側を向いた側面上には堆積物の付着量が多く、外側を向いた側面上には堆積物の付着量が少ない。その上、付着量の差は、ウエハ101の周縁部において特に顕著となる。すなわち、図3(a)に示すように、例えば、ウエハ101の結晶方向の判別に用いるノッチ101aを含む中心線をX軸とすると、X軸と直交するY軸と交差する両側面を持つ第1のラインパターン104Aのうち、ウエハ101の周縁部に形成されたパターンの内側の側面上により多くの堆積物が付着する。同様に、図3(b)に示す場合には、第1のラインパターン104A及び第2のラインパターン104Bのうち、X軸と交差する側面を持つ第1のラインパターン104Aのうち、ウエハ101の周縁部に形成されたパターンの内側の側面上により多くの堆積物が付着する。
【0027】
以下、レジストが収縮する現象と併せて、レジスト倒れが発生する様子を図4(a)〜図4(d)の断面図を用いて詳細に説明する。
【0028】
まず、図4(a)に示すように、ウエハ101上のシリコン窒化膜104の上に、反射防止膜105を介在させたArFエキシマレーザ感光用のレジストパターン108を形成する。
【0029】
図4(b)において図面の左方向がウエハ101の中心方向(内側)であるとし、レジストパターン108をマスクとして、反射防止膜105及びシリコン窒化膜105に対してドライエッチングを始めると、レジストパターン108の内側に堆積する第1の堆積物107Aは、その外側に堆積する第2の堆積物107Bと比べて厚く付着する。なお、互いに隣接するライン同士の間隔(スペース)が不均衡に配置されているパターンの場合は、堆積物の付着量は必然的に不均衡となる。
【0030】
次に、図4(c)に示すように、互いに厚さが異なる第1及び第2の堆積物107A、107Bが付着したレジストパターン108が温度上昇により収縮すると、堆積量が少ない第2の堆積物107Bによるレジストに対する耐応力強度とレジスト自体の耐応力強度とが収縮による応力よりも小さい場合にレジスト倒れが発生し、この状態でエッチングを続けると、図4(d)に示す状態となる。
【0031】
この現象に基づいて、図5(a)〜図5(d)を参照しながらレジスト倒れを防止する第1の知見を説明する。
【0032】
まず、図5(a)に示すように、ウエハ101上のシリコン窒化膜104の上に、反射防止膜105を介在させたArFエキシマレーザ感光用のレジストパターン108を形成する。
【0033】
次に、図5(b)に示すように、例えば図1に示したエッチング条件Dのように、反射防止膜105及びシリコン窒化膜105に対して側壁堆積物が著しく多くなるようなドライエッチング行なう。このようにすると、レジストパターン108の外側に堆積する第2の堆積物107Bの堆積量も多くなる。
【0034】
これにより、図5(c)のように、レジストパターン108に収縮が起こった場合でも、第2の堆積物107Bには耐応力強度が十分に増しているため、レジストパターン108の収縮応力に耐え得る。その結果、倒れずに収縮したレジストパターン108をマスクとして、さらにエッチングを進行すると、図5(d)に示すように、レジスト倒れを生じることなく回路パターンを形成できる。但し、この場合には、その応力に耐え得る強度分の厚さを持つ堆積物107A、107Bの堆積量に相当する寸法変換差が生じることになる。
【0035】
次に、図6(a)〜図6(d)を参照しながらレジスト倒れを防止する第2の知見を説明する。
【0036】
まず、図6(a)に示すように、ウエハ101上のシリコン窒化膜104の上に、反射防止膜105を介在させたArFエキシマレーザ感光用のレジストパターン108を形成する。
【0037】
次に、図6(b)に示すように、例えば図1に示したエッチング条件B、Eのように、反射防止膜105及びシリコン窒化膜105に対して側壁堆積物がほとんど付着しないようなドライエッチング行なう。従って、この場合は、レジストパターン108の両側壁に堆積物が不均衡に付着することはない。
【0038】
次に、図6(c)に示すように、エッチング中にレジストパターン108が収縮したとしても、側壁堆積物の堆積量の差による耐応力強度に差が生じないため、レジストパターン108にはレジスト倒れを起こす応力が掛からない。但し、レジストパターン108の断面形状が逆テーパのような倒れやすい形状になっていないことが前提である。
【0039】
次に、図6(d)に示すように、倒れずに収縮したレジストパターン108をマスクとして、さらにエッチングを進行すると、レジスト倒れを生じることなく回路パターンを形成できる。
【0040】
なお、レジストパターン101におけるウエハ101の径方向に対して平行な側面を有する部分の両側面上に堆積する側壁堆積物は、もともと不均衡とはならないため、問題とならない。
【0041】
本発明に係るパターン形成方法は、これらの知見に基づいてなされ、ドライエッチング中にレジストパターンの側壁堆積物を応力に耐えられる程度にまで厚くするか、又は側壁堆積物をほとんど堆積させないエッチング条件でドライエッチングを行なう。
【0042】
具体的に、本発明に係る第1のパターン形成方法は、ウエハ上に被エッチング膜を形成する第1の工程と、被エッチング膜の上に、ArFエキシマレーザ光又はそれよりも短い波長を持つ露光光に感光するレジスト材からなるレジストパターンを形成する第2の工程と、レジストパターンをマスクとして、被エッチング膜に対してエッチングを行なう第3の工程とを備え、第3の工程は、被エッチング膜に対して、レジストパターンにおける少なくともウエハの径方向に対して垂直な側面を有する部分の両側面上に、相対的に厚い堆積物を堆積しながらエッチングする。
【0043】
第1のパターン形成方法によると、被エッチング膜に対して、レジストパターンにおける少なくともウエハの径方向に対して垂直な側面を有する部分の両側面上に、相対的に厚い堆積物を堆積しながらエッチングする。このため、レジストパターンが熱収縮を起こしたとしても、レジストパターンの両側面上には相対的に厚い堆積物の耐応力強度が増すと共にほぼ均衡が取れて、レジスト倒れを防止することができるので、被エッチング膜に異方性形状を得ることができるようになる。
【0044】
第1のパターン形成方法において、第3の工程は、被エッチング膜におけるエッチング後のパターン寸法が所定の寸法よりも大きくなるようにエッチングすることが好ましい。
【0045】
第1のパターン形成方法において、被エッチング膜におけるパターン寸法の寸法変換差は、+20%〜+80%であることが好ましい。
【0046】
本発明に係る第2のパターン形成方法は、ウエハ上に被エッチング膜を形成する第1の工程と、被エッチング膜の上に、ArFエキシマレーザ光又はそれよりも短い波長を持つ露光光に感光するレジスト材からなるレジストパターンを形成する第2の工程と、レジストパターンをマスクとして、被エッチング膜に対してエッチングを行なう第3の工程とを備え、第3の工程は、被エッチング膜に対して、レジストパターンにおける少なくともウエハの径方向に対して垂直な側面を有する部分の両側面上に、堆積物が堆積しないようにエッチングする。
【0047】
第2のパターン形成方法によると、被エッチング膜に対して、レジストパターンにおける少なくともウエハの径方向に対して垂直な側面を有する部分の両側面上に、堆積物が堆積しないようにエッチングする。このため、レジストパターンが熱収縮を起こしたとしても、レジストパターンの両側面上には堆積物が堆積せず、レジストパターンに掛かる応力が不均衡とならないので、レジスト倒れを防止することができ、その結果、被エッチング膜に異方性形状を得ることができるようになる。
【0048】
第2のパターン形成方法において、第3の工程は、被エッチング膜におけるエッチング後のパターン寸法が所定の寸法よりも小さくなるようにエッチングすることが好ましい。
【0049】
この場合に、被エッチング膜におけるパターン寸法の寸法変換差は、±0%〜−30%であることが好ましい。
【0050】
本発明に係る第3のパターン形成方法は、被エッチング膜を形成する第1の工程と、被エッチング膜の上に、ArFエキシマレーザ光又はそれよりも短い波長を持つ露光光に感光するレジスト材からなるレジストパターンを形成する第2の工程と、レジストパターンをマスクとして、被エッチング膜に対してエッチングを行なう第3の工程とを備え、第3の工程は、被エッチング膜に対して、レジストパターンの両側面上に、相対的に厚い堆積物を堆積しながらエッチングを行なう工程(a)と、被エッチング膜に対して、レジストパターンの両側面上に堆積物が堆積しないようにエッチングを行なう工程(b)とを含む。
【0051】
第3のパターン形成方法によると、被エッチング膜に対して、レジストパターンの両側面上に、相対的に厚い堆積物を堆積しながらエッチングを行なう工程(a)と、被エッチング膜に対して、レジストパターンの両側面上に堆積物が堆積しないようにエッチングを行なう工程(b)とを含む。このため、工程(a)において、相対的に厚い堆積物により寸法変換差の値が大きくなったとしても、次の工程(b)において寸法変換差の値が負となるので、所望の加工寸法を得ることができる。
【0052】
第3のパターン形成方法において、被エッチング膜はウエハ上に形成されており、レジストパターンの両側面は、該レジストパターンにおける少なくともウエハの径方向に対して垂直な側面を有する部分の両側面であることが好ましい。
【0053】
この場合の第3の工程における工程(a)は、被エッチング膜におけるエッチング後のパターン寸法が所定の寸法よりも大きくなるようにエッチングし、第3の工程における工程(b)は、被エッチング膜に対するエッチング条件を堆積物がエッチングされるように設定して、被エッチング膜におけるエッチング後のパターン寸法が所定の寸法よりも小さくなるようにエッチングすることが好ましい。
【0054】
この場合に、被エッチング膜におけるパターン寸法の寸法変換差は、±0%〜+20%であることが好ましい。
【0055】
第1又は第3のパターン形成方法において、被エッチング膜は、シリコン若しくはシリコン化合物又はカーボン若しくはカーボン化合物からなり、第3の工程における相対的に厚い堆積物を堆積しながら行なうエッチングは、エッチングを進行させる第1のエッチングガスにはSF を用い、レジストパターンの側面上に堆積物を生じさせる第2のエッチングガスには、CF 、CHF 、CH F 及びCH のうちの少なくとも1つを用い、第1のエッチングガス及び第2のエッチングガスを希釈する希釈ガスには、Ar、He、Ne又はXeを用いることが好ましい。
【0056】
第2又は第3のパターン形成方法において、被エッチング膜は、シリコン若しくはシリコン化合物又はカーボン若しくはカーボン化合物からなり、第3の工程における堆積物が堆積しないように行なうエッチングは、エッチングを進行させる第1のエッチングガスであるSF と、エッチングを進行させると共に堆積物をも生じさせる第2のエッチングガスであるCF 又はCHF と、堆積物を生じさせる第3のエッチングガスであるCH F 及びCH のうちの少なくとも1つと、堆積物をエッチングする第4のエッチングガスであるSF 、O 、O 、CO及びCO のうちの少なくとも1つとのうち、第1のエッチングガス若しくは第2のエッチングガスと、第3のエッチングガスと、第4のエッチングガスとを組み合わせた第1の混合ガスを用いるか、又は第1のエッチングガス若しくは第2のエッチングガスと、第4のエッチングガスとを組み合わせた第2の混合ガスを用い、第1の混合ガス及び第2の混合ガスを希釈する希釈ガスには、Ar、He、Ne又はXeを用いることが好ましい。
【0057】
【発明の実施の形態】
(第1の実施形態)
まず、本発明の第1の実施形態に係るパターン形成方法に用いるドライエッチング装置の概略を説明する。
【0058】
図7に示すドライエッチング装置は、UHF(Ultra High Frequency)−ECR(Electron Cyclotron Resonance)プラズマ方式を採るドライエッチング装置であって、図7に示すように、反応室51には、上部電極保持部材52に保持され、表裏方向に貫通する複数の孔部53aが形成された上部電極53と、保持台54の上に保持されており、その上面にウエハ11を載置して保持する下部電極55とが互いに間隔をおき且つ対向して設けられている。
【0059】
上部電極53は第1の高周波電源56と電気的に接続され、下部電極55は第2の高周波電源57と電気的に接続されている。
【0060】
反応室51の上部には、上部電極保持部材52及び上部電極53を覆う蓋部材58が気密に設けられている。蓋部材58の内部には、ガス導入孔58aが設けられており、その出口は上部電極53の上方に開口している。
【0061】
蓋部材58の上で且つ上部電極53の中央部の上方には、電磁波を伝播する導波管59が設けられ、該導波管59における蓋部材58の反対側の端部には、UHF波を発振する電磁波発振機60が接続されている。
【0062】
反応室51の側面の下部には、該反応室51内のガスを排気する排気口61が設けられており、該排気口61に設けられた排気ポンプ62により、反応室51が所定の真空状態に保たれる。
【0063】
下部電極55を保持する保持台54は、その下部を支持部材63により支持されており、該支持部材63は、ウエハ11の位置が反応室51内に生成されるプラズマ密度に対して最適な位置となるように、保持台54を上下に移動させる機構を有している。
【0064】
以下、前述した構成を持つドライエッチング装置を用いて、被エッチング膜から、ライン幅が100nmのレジストパターンにより寸法変換差の値が30nm程度の回路パターンを得る例について図面を参照しながら詳細に説明する。
【0065】
図8(a)〜図8(d)は本発明の第1の実施形態に係るパターン形成方法におけるウエハの工程順の部分的な断面構成を示している。
【0066】
まず、図8(a)に示すように、シリコンからなるウエハ11の上に、例えば熱酸化法又は気相成長法により、厚さが約20nmのシリコン酸化膜12を形成し、続いて、シリコン酸化膜12の上に、例えば化学的気相成長(CVD)法により、厚さが約20nmのポリシリコン膜13と、厚さが約120nmのシリコン窒化膜14とを順次成膜する。その後、シリコン窒化膜14の上に、露光光の反射を防止する反射防止膜15を形成する。反射防止膜15は、例えばプラズマCVD法によるシリコン酸窒化膜からなり、その膜厚は約40nmが適当である。また、反射防止膜15には、塗布法による有機膜を用いることもでき、その場合の膜厚は約80nmが適当である。続いて、反射防止膜15の上に、ArFエキシマレーザ感光用のレジスト膜16Aを約400nmの厚さで塗布し、レジスト膜16Aの上方に、半導体装置の回路パターンが形成されたフォトマスク(図示せず)を整列させた後、該フォトマスクを通過した露光光によってレジスト膜16Aを露光する。
【0067】
次に、図8(b)に示すように、露光されたレジスト膜16Aを現像してレジストパターン16を形成する。ここで、レジストパターン16Aは、ウエハ11の径方向に対して垂直な方向に延びる部分の断面を示している。
【0068】
次に、図8(c)に示すように、レジストパターン16が形成されたウエハ11をドライエッチング装置に投入し、レジストパターン16をエッチングマスクとして、反射防止膜15及びシリコン窒化膜14に対してドライエッチングを行なう。このときのエッチングガスには、例えば、六フッ化イオウ(SF )、トリフルオロメタン(CHF )、及びアルゴン(Ar)の混合ガスを使用する。
【0069】
反応性ガスとこれを希釈する非反応性ガスとの比、すなわち(SF +CHF )/Arの値は0.04〜0.1の範囲で制御し、六フッ化イオウとトリフルオロメタンとの比(SF /CHF )の値は1〜2.5の範囲で制御する。
【0070】
反応室51の圧力は0.5Pa〜4Paの範囲で制御し、電磁波発振機60が発振するUHF波の電力は200W〜1000Wの範囲で制御し、上部電極53に印加するRF電力は100W〜800Wの範囲で制御し、下部電極55に印加するRF電力は50W〜800Wの範囲で制御する。
【0071】
下部電極55の温度は−20℃〜40℃の範囲で制御し、反応室51の壁面の温度は0℃〜60℃の範囲で制御し、上部電極53と下電極55との間隔は10mm〜120mmの範囲で制御する。
【0072】
第1の実施形態においては、寸法変換差が30nm程度となるようにエッチング条件を設定する。
【0073】
以下に、その詳細例を列挙する。
・反応性ガス(SF )の流量 :40ml/min
・反応性ガス(CHF )の流量:20ml/min
・希釈ガス(Ar)の流量   :1000ml/min
・反応室の圧力        :2Pa
・UHF波の電力       :600W
・上部電極に対するRF電力  :400W
・下部電極に対するRF電力  :150W
・下部電極の温度       :20℃
・反応室の壁面温度      :30℃
・電極間距離         :30mm
このエッチング条件によって、図8(c)に示すように、レジストパターン16の内側に堆積する第1の堆積物17Aとその外側に堆積する第2の堆積物17Bとのいずれもが相対的に厚く付着する。
【0074】
その結果、図8(d)に示すように、レジストパターン16がエッチング中にイオンにさらされることにより収縮したとしても、該レジストパターン16の両側面上に対向して堆積する第1の堆積物17A及び第2の堆積物17Bの厚さがほぼ均衡しているため、両堆積物17A、17Bの耐応力強度も均衡が取れるので、レジスト倒れが生じることがない。
【0075】
また、寸法変換差の値を30nmよりも大きくする場合であっても、上記のエッチング条件におけるパラメータ値を所定の制御範囲で変更することにより、同様にレジスト倒れを防止することができるため、所望の加工寸法を実現できる。
【0076】
(第2の実施形態)
以下、本発明の第2の実施形態であって、図7に示したドライエッチング装置を用いて、被エッチング膜からライン幅が100nmのレジストパターンにより寸法変換差の値が−10nm程度の回路パターンを得るパターン形成方法について図面を参照しながら説明する。
【0077】
図9(a)〜図9(d)は本発明の第2の実施形態に係るパターン形成方法におけるウエハの工程順の部分的な断面構成を示している。
【0078】
まず、図9(a)に示すように、シリコンからなるウエハ11の上に、例えば熱酸化法又は気相成長法により、厚さが約20nmのシリコン酸化膜12を形成し、続いて、シリコン酸化膜12の上に、例えばCVD法により、厚さが約20nmのポリシリコン膜13と、厚さが約120nmのシリコン窒化膜14とを順次成膜する。その後、シリコン窒化膜14の上に、露光光の反射を防止する反射防止膜15を形成する。反射防止膜15は、例えばプラズマCVD法によるシリコン酸窒化膜からなり、その膜厚は約40nmが適当である。また、反射防止膜15には、塗布法による有機膜を用いることもでき、その場合の膜厚は約80nmが適当である。続いて、反射防止膜15の上に、ArFエキシマレーザ感光用のレジスト膜16Aを約400nmの厚さで塗布し、レジスト膜16Aの上方に、半導体装置の回路パターンが形成されたフォトマスク(図示せず)を整列させた後、該フォトマスクを通過した露光光によってレジスト膜16Aを露光する。
【0079】
次に、図9(b)に示すように、露光されたレジスト膜16Aを現像してレジストパターン16を形成する。ここでも、レジストパターン16Aは、ウエハ11の径方向に対して垂直な方向に延びる部分の断面を示している。
【0080】
次に、図9(c)に示すように、レジストパターン16が形成されたウエハ11をドライエッチング装置に投入し、レジストパターン16をエッチングマスクとして、反射防止膜15及びシリコン窒化膜14に対してドライエッチングを行なう。このときのエッチングガスには、例えば、酸素(O )、トリフルオロメタン(CHF )及びアルゴン(Ar)の混合ガスを使用する。
【0081】
反応性ガスとこれを希釈する非反応性ガスとの比、すなわち(O +CHF )/Arの値は0.02〜0.1の範囲で制御し、酸素とトリフルオロメタンとの比(O /CHF )の値は0.1〜1の範囲で制御する。
【0082】
反応室51の圧力は0.5Pa〜4Paの範囲で制御し、電磁波発振機60が発振するUHF波の電力は200W〜1000Wの範囲で制御し、上部電極53に印加するRF電力は100W〜800Wの範囲で制御し、下部電極55に印加するRF電力は50W〜800Wの範囲で制御する。
【0083】
下部電極55の温度は−20℃〜40℃の範囲で制御し、反応室51の壁面の温度は0℃〜60℃の範囲で制御し、上部電極53と下電極55との間隔は10mm〜120mmの範囲で制御する。
【0084】
第2の実施形態においては、寸法変換差が−10nm程度となるようにエッチング条件を設定する。
【0085】
以下に、その詳細例を列挙する。
・反応性ガス(CHF )の流量:60ml/min
・反応性ガス(O )の流量  :20ml/min
・希釈ガス(Ar)の流量   :1000ml/min
・反応室の圧力        :2Pa
・UHF波の電力       :600W
・上部電極に対するRF電力  :400W
・下部電極に対するRF電力  :200W
・下部電極の温度       :20℃
・反応室の壁面温度      :30℃
・電極間距離         :90mm
このエッチング条件を用いることによって、図9(c)に示すように、レジストパターン16の両側壁にはほとんど堆積物が付着しない。
【0086】
その結果、図9(d)に示すように、レジストパターン16がエッチング中にイオンにさらされることにより収縮したとしても、該レジストパターン16にかかる収縮応力は両側面で均衡しているため、レジスト倒れが生じることがない。
【0087】
また、寸法変換差の値を−10nmよりも絶対値で大きくする場合であっても、上記のエッチング条件におけるパラメータ値を所定の制御範囲で変更することにより、レジスト倒れを防止することができ、従って、所望の加工寸法を実現できる。
【0088】
(第3の実施形態)
以下、本発明の第3の実施形態であって、図7に示したドライエッチング装置を用いて、被エッチング膜から、ライン幅が100nmのレジストパターンにより寸法変換差の値がほぼ0nmの回路パターンを得るパターン形成方法について図面を参照しながら説明する。
【0089】
図10(a)〜図10(d)は本発明の第3の実施形態に係るパターン形成方法におけるウエハの工程順の部分的な断面構成を示している。
【0090】
まず、図10(a)に示すように、シリコンからなるウエハ11の上に、例えば熱酸化法又は気相成長法により、厚さが約20nmのシリコン酸化膜12を形成し、続いて、シリコン酸化膜12の上に、例えばCVD法により、厚さが約20nmのポリシリコン膜13と、厚さが約100nmのシリコン窒化膜14とを順次成膜する。その後、シリコン窒化膜14の上に、露光光の反射を防止する反射防止膜15を形成する。反射防止膜15は、例えばプラズマCVD法によるシリコン酸窒化膜からなり、その膜厚は約35nmが適当である。また、反射防止膜15には、塗布法による有機膜を用いることもでき、その場合の膜厚は約80nmが適当である。続いて、反射防止膜15の上に、ArFエキシマレーザ感光用のレジスト膜16Aを約400nmの厚さで塗布し、レジスト膜16Aの上方に、半導体装置の回路パターンが形成されたフォトマスク(図示せず)を整列させた後、該フォトマスクを通過した露光光によってレジスト膜16Aを露光する。
【0091】
次に、図10(b)に示すように、露光されたレジスト膜16Aを現像してレジストパターン16を形成する。ここでも、レジストパターン16Aは、ウエハ11の径方向に対して垂直な方向に延びる部分の断面を示している。
【0092】
次に、図10(c)に示すように、レジストパターン16が形成されたウエハ11をドライエッチング装置に投入し、レジストパターン16をエッチングマスクとして、反射防止膜15及びシリコン窒化膜14に対してドライエッチングを行なう。第3の実施形態においては、シリコン窒化膜14に対するエッチングが70nm程度進行した時点で、該シリコン窒化膜14に対するエッチングを一旦停止する。このときのエッチングガスには、第1の実施形態と同様に、例えば、六フッ化イオウ(SF )、トリフルオロメタン(CHF )、及びアルゴン(Ar)の混合ガスを使用する。
【0093】
反応性ガスとこれを希釈する非反応性ガスとの比、すなわち(SF +CHF )/Arの値は0.04〜0.1の範囲で制御し、六フッ化イオウとトリフルオロメタンとの比(SF /CHF )の値は1〜2.5の範囲で制御する。
【0094】
反応室51の圧力は0.5Pa〜4Paの範囲で制御し、電磁波発振機60が発振するUHF波の電力は200W〜1000Wの範囲で制御し、上部電極53に印加するRF電力は100W〜800Wの範囲で制御し、下部電極55に印加するRF電力は50W〜800Wの範囲で制御する。
【0095】
下部電極55の温度は−20℃〜40℃の範囲で制御し、反応室51の壁面の温度は0℃〜60℃の範囲で制御し、上部電極53と下電極55との間隔は10mm〜120mmの範囲で制御する。
【0096】
シリコン窒化膜14の下部を残す第1段階のエッチング工程においては、第1の実施形態と同様に、寸法変換差が30nm以上となるようなエッチング条件を用いる。
【0097】
例えば、寸法変換差が30nmの場合には、
・反応性ガス(SF )の流量 :40ml/min
・反応性ガス(CHF )の流量:20ml/min
・希釈ガス(Ar)の流量   :1000ml/min
・反応室の圧力        :2Pa
・UHF波の電力       :600W
・上部電極に対するRF電力  :400W
・下部電極に対するRF電力  :150W
・下部電極の温度       :20℃
・反応室の壁面温度      :30℃
・電極間距離         :30mm
このエッチング条件によって、図10(c)に示すように、レジストパターン16の内側に堆積する第1の堆積物107Aとその外側に堆積する第2の堆積物17Bとのいずれもが相対的に厚く付着する。
【0098】
次に、図10(d)に示すように、第1の堆積物17A及び第2の堆積物17Bが付着しない条件、すなわちこれらの堆積物17A、17Bがエッチングされる条件、さらに言い換えれば、寸法変換差が負となるエッチング条件で残りのシリコン窒化膜14に対するエッチングを再開して、シリコン窒化膜14から所望の回路パターンを形成する。このときのエッチングガスには、第2の実施形態と同様に、例えば、酸素(O )、トリフルオロメタン(CHF )及びアルゴン(Ar)の混合ガスを使用する。
【0099】
反応性ガスとこれを希釈する非反応性ガスとの比、すなわち(O +CHF )/Arの値は0.02〜0.1の範囲で制御し、酸素とトリフルオロメタンとの比(O /CHF )の値は0.1〜1の範囲で制御する。
【0100】
第3の実施形態においては、最終的な寸法変換差の値であるほぼ0nmを得られるように各エッチングパラメータ値を変更する。例えば、この第2段階のエッチング工程においては寸法変換差が−30nm以上となるように各エッチングパラメータ値を設定する。
【0101】
以下に、その詳細例を列挙する。
・反応性ガス(O )の流量  :30ml/min
・反応性ガス(CHF )の流量:60ml/min
・希釈ガス(Ar)の流量   :1000ml/min
・反応室の圧力        :2Pa
・UHF波の電力       :400W
・上部電極に対するRF電力  :400W
・下部電極に対するRF電力  :300W
・下部電極の温度       :20℃
・反応室の壁面温度      :30℃
・電極間距離         :30mm
このように、寸法変換差の値をほぼ0nmとする第3の実施形態においては、図10(c)に示すように、シリコン窒化膜14に対して、一旦寸法変換差を正の値に大きくする第1段階のエッチングを行ない、その後、寸法変換差を負とする第2段階のエッチングを行なうことにより、レジスト倒れを防止することができるため、寸法変換差がほぼ0となる回路パターンを得ることができる。
【0102】
同様に、所望の寸法変換差の値が0nm〜30nmの場合には、第1段階における正の寸法変換差の値と、第2段階における負の寸法変換差との和が所望の寸法変換差の値となるように、各エッチング工程のパラメータ値を変更すると良い。
【0103】
なお、第3の実施形態とは逆に、第1段階のエッチング工程において、一旦寸法変換差が負の値となるエッチング、すなわちレジストパターン16の両側面上に堆積物が堆積しないようなエッチングを行ない、その後、第2段階のエッチング工程において寸法変換差が正の値となる、すなわちレジストパターン16の両側面上に比較的に厚い堆積物17A、17Bを堆積するようなエッチングを行ない、且つ第1段階の寸法変換差と第2段階の寸法変換差との和が所望の値となるようなエッチング条件を選ぶことにより、レジスト倒れを防止することができる。その結果、所望の寸法を持つ回路パターンを確実形成することができる。
【0104】
また、第1及び第3の各実施形態においては、レジストパターン16の幅寸法を堆積物によって大きくする、すなわち太らせるエッチングガスとして、六フッ化イオウ(SF )、トリフルオロメタン(CHF )及びアルゴン(Ar)を含む混合ガスを用いたが、トリフルオロメタン(CHF )に限らず、メタン(CH )やテトラフルオロカーボン(CF )、さらには、C、C、C、C等のフルオロカーボン(C)や、ジフルオロメタン(CH F )等のヒドロフルオロカーボン(CH、但し、0≦x,y≦4、x+y=4)を用いても同様の効果を得られる。なお、CH F は水素の組成xが小さいほどシリコン窒化膜14に対するエッチング作用が強くなり、また組成xが大きいほど堆積物の堆積量が増大する。ここで、SF は窒化シリコン及び側壁堆積物をエッチングするエッチャントである。また、希釈ガスには、アルゴン(Ar)に代えて、ヘリウム(He)、ネオン(Ne)又はキセノン(Xe)等の不活性ガスを用いてもよい。
【0105】
また、第2及び第3の各実施形態においては、レジストパターン16の側面上に堆積物を堆積しないエッチングガスとして、酸素(O )、トリフルオロメタン(CHF )及びアルゴン(Ar)の混合ガスを用いたが、酸素に代えて、オゾン(O )、一酸化炭素(CO)又は二酸化炭素(CO )等のガスを用いても同様の効果を得られる。酸素原子は側壁堆積物をエッチングするエッチャントである。また、トリフルオロメタン(CHF )には、フルオロカーボン類(CH、C)を用いてもよい。
【0106】
さらには、酸素(O )、トリフルオロメタン(CHF )及びアルゴン(Ar)の組み合わせ以外にも、六フッ化イオウ(SF )とアルゴン(Ar)との組み合わせ、又はテトラフルオロカーボン(CF )とアルゴン(Ar)との組み合わせでもよい。また、六フッ化イオウ(SF )は被エッチング膜と堆積物との双方をエッチングするため、酸素と同時に添加してもよい。
【0107】
また、被エッチング膜に窒化シリコンを用いたが、酸化シリコンであっても同等の効果を得ることができる。さらには、シリコン化合物に限らず、エッチングガスを適当に選べば、半導体製造プロセスに適合する、種々の半導体材料、導電性材料及び絶縁材料に適用できる。
【0108】
また、各実施形態においては、図7に示すUHF−ECRプラズマ方式のドライエッチング装置を用いてエッチングを行なったが、これに代えて、例えば、RIE(Reactive Ion Etching)、ICP(Inductively Coupled Plasma)、TCP(Transformer Coupled Plasma)、又はDPS(Decoupled Plasma Source)方式等のプラズマ源を有するドライエッチング装置を用いても同様の効果を得られることはいうまでもない。
【0109】
また、各実施形態においては、レジスト膜16Aの材料に、ArFエキシマレーザ感光用レジストを用いたが、これに限られない。すなわち、ArFエキシマレーザ光か又はそれよりも短い波長を持つ露光光に感光するレジスト材料であれば、同等の効果を得ることができる。具体的には、ノボラック等のベンゼン環系樹脂を含まないレジスト材料や、線幅が130nmよりも小さいパターンを形成するためのレジスト材料であって、ArFエキシマレーザ感光用のレジスト材料と同程度の強度を持つレジスト材であれば、同等の効果を奏する。
【0110】
【発明の効果】
本発明に係る第1のパターン形成方法によると、レジストパターンが熱収縮を起こしたとしても、レジストパターンの両側面上には相対的に厚い堆積物の耐応力強度が増すと共にほぼ均衡が取れて、レジスト倒れを防止することができるため、被エッチング膜に異方性形状を得ることができるようになる。
【0111】
本発明に係る第2のパターン形成方法によると、レジストパターンが熱収縮を起こしたとしても、レジストパターンの両側面上には堆積物が堆積せず、レジストパターンに掛かる応力が不均衡とならないため、レジスト倒れを防止することができるので、被エッチング膜に異方性形状を得ることができるようになる。
【0112】
本発明に係る第3のパターン形成方法によると、工程(a)において、相対的に厚い堆積物により寸法変換差の値が大きくなったとしても、次の工程(b)において寸法変換差の値が負となるため、所望の加工寸法を得ることができる。
【図面の簡単な説明】
【図1】ArFエキシマレーザ感光用レジストを用いた場合のエッチング条件ごとのレジストパターン寸法の初期値と寸法変換差との関係、及び寸法変換差とレジスト倒れとの関係を示すグラフである。
【図2】比較用であって、KrFエキシマレーザ感光用レジストを用いた場合のエッチング条件ごとのレジストパターン寸法の初期値と寸法変換差との関係を示すグラフである。
【図3】(a)及び(b)はウエハの主面上におけるラインパターンの配置方向を示す模式的な平面図である。
【図4】ArFエキシマレーザ感光用レジストを用いた場合のパターン形成工程におけるレジスト倒れの発生の様子を示す工程順の構成断面図である。
【図5】本発明に係るArFエキシマレーザ感光用レジストを用いた場合のパターン形成工程におけるレジスト倒れを防止する第1の方法を示す工程順の構成断面図である。
【図6】本発明に係るArFエキシマレーザ感光用レジストを用いた場合のパターン形成工程におけるレジスト倒れを防止する第2の方法を示す工程順の構成断面図である。
【図7】本発明のパターン形成方法に用いるドライエッチング装置を示す構成断面図である。
【図8】本発明の第1の実施形態に係るパターン形成方法を示すウエハの工程順の部分的な構成断面図である。
【図9】本発明の第2の実施形態に係るパターン形成方法を示すウエハの工程順の部分的な構成断面図である。
【図10】本発明の第3の実施形態に係るパターン形成方法を示すウエハの工程順の部分的な構成断面図である。
【図11】従来のパターン形成方法を示す工程順の構成断面図である。
【符号の説明】
11   ウエハ
12   シリコン酸化膜
13   ポリシリコン膜
14   シリコン窒化膜(被エッチング膜)
15   反射防止膜
16A  レジスト膜
16   レジストパターン
17A  第1の堆積物
17B  第2の堆積物
51   反応室
52   上部電極保持部材
53   上部電極
53a  孔部
54   保持台
55   下部電極
56   第1の高周波電源
57   第2の高周波電源
58   蓋部材
59   導波管
60   電磁波発振機
61   排気口
62   排気ポンプ
63   支持部材

Claims (12)

  1. ウエハ上に被エッチング膜を形成する第1の工程と、
    前記被エッチング膜の上に、ArFエキシマレーザ光又はそれよりも短い波長を持つ露光光に感光するレジスト材からなるレジストパターンを形成する第2の工程と、
    前記レジストパターンをマスクとして、前記被エッチング膜に対してエッチングを行なう第3の工程とを備え、
    前記第3の工程は、前記被エッチング膜に対して、前記レジストパターンにおける少なくとも前記ウエハの径方向に対して垂直な側面を有する部分の両側面上に、相対的に厚い堆積物を堆積しながらエッチングすることを特徴とするパターン形成方法。
  2. 前記第3の工程は、前記被エッチング膜におけるエッチング後のパターン寸法が所定の寸法よりも大きくなるようにエッチングすることを特徴とする請求項1に記載のパターン形成方法。
  3. 前記被エッチング膜におけるパターン寸法の寸法変換差は、+20%〜+80%であることを特徴とする請求項2に記載のパターン形成方法。
  4. ウエハ上に被エッチング膜を形成する第1の工程と、
    前記被エッチング膜の上に、ArFエキシマレーザ光又はそれよりも短い波長を持つ露光光に感光するレジスト材からなるレジストパターンを形成する第2の工程と、
    前記レジストパターンをマスクとして、前記被エッチング膜に対してエッチングを行なう第3の工程とを備え、
    前記第3の工程は、前記被エッチング膜に対して、前記レジストパターンにおける少なくとも前記ウエハの径方向に対して垂直な側面を有する部分の両側面上に、堆積物が堆積しないようにエッチングすることを特徴とするパターン形成方法。
  5. 前記第3の工程は、前記被エッチング膜におけるエッチング後のパターン寸法が所定の寸法よりも小さくなるようにエッチングすることを特徴とする請求項4に記載のパターン形成方法。
  6. 前記被エッチング膜におけるパターン寸法の寸法変換差は、±0%〜−30%であることを特徴とする請求項5に記載のパターン形成方法。
  7. 被エッチング膜を形成する第1の工程と、
    前記被エッチング膜の上に、ArFエキシマレーザ光又はそれよりも短い波長を持つ露光光に感光するレジスト材からなるレジストパターンを形成する第2の工程と、
    前記レジストパターンをマスクとして、前記被エッチング膜に対してエッチングを行なう第3の工程とを備え、
    前記第3の工程は、前記被エッチング膜に対して、前記レジストパターンの両側面上に、相対的に厚い堆積物を堆積しながらエッチングを行なう工程(a)と、
    前記被エッチング膜に対して、前記レジストパターンの両側面上に堆積物が堆積しないようにエッチングを行なう工程(b)とを含むことを特徴とするパターン形成方法。
  8. 前記被エッチング膜はウエハ上に形成されており、
    前記レジストパターンの両側面は、該レジストパターンにおける少なくとも前記ウエハの径方向に対して垂直な側面を有する部分の両側面であることを特徴とする請求項7に記載のパターン形成方法。
  9. 前記第3の工程における工程(a)は、前記被エッチング膜におけるエッチング後のパターン寸法が所定の寸法よりも大きくなるようにエッチングし、
    前記第3の工程における工程(b)は、前記被エッチング膜に対するエッチング条件を前記堆積物がエッチングされるように設定して、前記被エッチング膜におけるエッチング後のパターン寸法が所定の寸法よりも小さくなるようにエッチングすることを特徴とする請求項8に記載のパターン形成方法。
  10. 前記被エッチング膜におけるパターン寸法の寸法変換差は、±0%〜+20%であることを特徴とする請求項9に記載のパターン形成方法。
  11. 前記被エッチング膜は、シリコン若しくはシリコン化合物又はカーボン若しくはカーボン化合物からなり、
    前記第3の工程における相対的に厚い堆積物を堆積しながら行なうエッチングは、
    エッチングを進行させる第1のエッチングガスにはSF を用い、
    前記レジストパターンの側面上に前記堆積物を生じさせる第2のエッチングガスには、CF 、CHF 、CH F 及びCH のうちの少なくとも1つを用い、
    前記第1のエッチングガス及び第2のエッチングガスを希釈する希釈ガスには、Ar、He、Ne又はXeを用いることを特徴とする請求項1又は7に記載のパターン形成方法。
  12. 前記被エッチング膜は、シリコン若しくはシリコン化合物又はカーボン若しくはカーボン化合物からなり、
    前記第3の工程における堆積物が堆積しないように行なうエッチングは、
    エッチングを進行させる第1のエッチングガスであるSF と、エッチングを進行させると共に堆積物をも生じさせる第2のエッチングガスであるCF 又はCHF と、堆積物を生じさせる第3のエッチングガスであるCH F 及びCH のうちの少なくとも1つと、堆積物をエッチングする第4のエッチングガスであるSF 、O 、O 、CO及びCO のうちの少なくとも1つとのうち、前記第1のエッチングガス若しくは第2のエッチングガスと、前記第3のエッチングガスと、前記第4のエッチングガスとを組み合わせた第1の混合ガスを用いるか、
    又は、前記第1のエッチングガス若しくは第2のエッチングガスと、前記第4のエッチングガスとを組み合わせた第2の混合ガスを用い、
    前記第1の混合ガス及び第2の混合ガスを希釈する希釈ガスには、Ar、He、Ne、又はXeを用いることを特徴とする請求項4又は7に記載のパターン形成方法。
JP2002265391A 2002-09-11 2002-09-11 パターン形成方法 Expired - Fee Related JP3672900B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002265391A JP3672900B2 (ja) 2002-09-11 2002-09-11 パターン形成方法
TW092123177A TWI276166B (en) 2002-09-11 2003-08-22 Pattern forming method
US10/653,200 US20040217086A1 (en) 2002-09-11 2003-09-03 Pattern formation method
CNA031581153A CN1495854A (zh) 2002-09-11 2003-09-11 图形形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002265391A JP3672900B2 (ja) 2002-09-11 2002-09-11 パターン形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005036298A Division JP2005210134A (ja) 2005-02-14 2005-02-14 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2004103925A true JP2004103925A (ja) 2004-04-02
JP3672900B2 JP3672900B2 (ja) 2005-07-20

Family

ID=32264547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002265391A Expired - Fee Related JP3672900B2 (ja) 2002-09-11 2002-09-11 パターン形成方法

Country Status (4)

Country Link
US (1) US20040217086A1 (ja)
JP (1) JP3672900B2 (ja)
CN (1) CN1495854A (ja)
TW (1) TWI276166B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273866A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd エッチング方法、プラズマ処理装置、記憶媒体
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US8177990B2 (en) 2006-03-31 2012-05-15 Tokyo Electron Limited Etching method, plasma processing system and storage medium
US8449785B2 (en) 2009-03-05 2013-05-28 Tokyo Electron Limited Substrate processing method
JP2014216331A (ja) * 2013-04-22 2014-11-17 株式会社日立ハイテクノロジーズ プラズマエッチング方法
KR20160054558A (ko) * 2013-09-09 2016-05-16 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 기체로 반도체 구조를 에칭하는 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865352B2 (ja) * 2006-02-17 2012-02-01 三菱重工業株式会社 プラズマ処理装置及びプラズマ処理方法
US8125069B2 (en) * 2006-04-07 2012-02-28 Philtech Inc. Semiconductor device and etching apparatus
US20090102025A1 (en) * 2006-04-07 2009-04-23 Toshio Hayashi Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
US7833427B2 (en) * 2006-08-14 2010-11-16 Micron Technology, Inc. Electron beam etching device and method
JP2009200080A (ja) * 2008-02-19 2009-09-03 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5102720B2 (ja) * 2008-08-25 2012-12-19 東京エレクトロン株式会社 基板処理方法
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8889455B2 (en) 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US8890271B2 (en) * 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US8269985B2 (en) 2009-05-26 2012-09-18 Zena Technologies, Inc. Determination of optimal diameters for nanowires
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8507840B2 (en) 2010-12-21 2013-08-13 Zena Technologies, Inc. Vertically structured passive pixel arrays and methods for fabricating the same
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8236700B2 (en) * 2009-08-17 2012-08-07 Tokyo Electron Limited Method for patterning an ARC layer using SF6 and a hydrocarbon gas
CN102054685B (zh) * 2009-10-29 2012-05-30 中芯国际集成电路制造(上海)有限公司 钝化层干法刻蚀方法
CN103091747B (zh) * 2011-10-28 2015-11-25 清华大学 一种光栅的制备方法
KR102148875B1 (ko) * 2015-12-31 2020-08-28 에이에스엠엘 네델란즈 비.브이. 에칭-어시스트 피처

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5549784A (en) * 1992-09-04 1996-08-27 Intel Corporation Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
US6069087A (en) * 1998-08-25 2000-05-30 Micron Technology, Inc. Highly selective dry etching process
US6337277B1 (en) * 2000-06-28 2002-01-08 Lam Research Corporation Clean chemistry low-k organic polymer etch
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US7125496B2 (en) * 2001-06-28 2006-10-24 Hynix Semiconductor Inc. Etching method using photoresist etch barrier

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273866A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd エッチング方法、プラズマ処理装置、記憶媒体
US8177990B2 (en) 2006-03-31 2012-05-15 Tokyo Electron Limited Etching method, plasma processing system and storage medium
US8449785B2 (en) 2009-03-05 2013-05-28 Tokyo Electron Limited Substrate processing method
KR101449081B1 (ko) 2009-03-05 2014-10-08 도쿄엘렉트론가부시키가이샤 기판 처리 방법
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US8791027B2 (en) 2009-06-04 2014-07-29 Hitachi, Ltd. Method of manufacturing semiconductor device
JP2014216331A (ja) * 2013-04-22 2014-11-17 株式会社日立ハイテクノロジーズ プラズマエッチング方法
KR20160054558A (ko) * 2013-09-09 2016-05-16 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 기체로 반도체 구조를 에칭하는 방법
JP2016529740A (ja) * 2013-09-09 2016-09-23 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード エッチングガスを用いて半導体構造をエッチングする方法
KR102305297B1 (ko) 2013-09-09 2021-09-24 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 기체로 반도체 구조를 에칭하는 방법
KR20210116713A (ko) * 2013-09-09 2021-09-27 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 기체로 반도체 구조를 에칭하는 방법
KR102400414B1 (ko) 2013-09-09 2022-05-19 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 기체로 반도체 구조를 에칭하는 방법

Also Published As

Publication number Publication date
JP3672900B2 (ja) 2005-07-20
CN1495854A (zh) 2004-05-12
US20040217086A1 (en) 2004-11-04
TW200409224A (en) 2004-06-01
TWI276166B (en) 2007-03-11

Similar Documents

Publication Publication Date Title
JP3672900B2 (ja) パターン形成方法
JP4579611B2 (ja) ドライエッチング方法
US6869542B2 (en) Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
TWI338332B (en) Method for etching a molybdenum layer suitable for photomask fabrication
CN105190840A (zh) 用于多图案化应用的光调谐硬掩模
JP2006215552A (ja) フォトマスク製作に適したクロム層をプラズマエッチングするための方法
JP2009076661A (ja) 半導体装置の製造方法
JP2006215552A5 (ja)
JPH0336723A (ja) 半導体装置の製造方法及び電子サイクロトロン共鳴エッチング装置
WO1995002076A1 (fr) Procede de formation d'une couche mince
US6303477B1 (en) Removal of organic anti-reflection coatings in integrated circuits
TW201439668A (zh) 蝕刻用於形成光罩的極紫外光材料層的方法
CN101046626B (zh) 适于制造光掩模的蚀刻钼层方法
TW201421581A (zh) 電漿蝕刻方法
US20030003374A1 (en) Etch process for photolithographic reticle manufacturing with improved etch bias
KR20080056652A (ko) 균일성 제어를 위해 염소로 다단계 포토마스크를 에칭하는방법
JP2005210134A (ja) パターン形成方法
KR100562399B1 (ko) 유기 반사 방지막 식각 방법
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
JP2003332304A (ja) ドライエッチング装置のクリーニング方法
JP3645658B2 (ja) 半導体装置の製造方法
JPH11186230A (ja) 半導体装置の製造方法
JP2000077386A (ja) パターン形成方法
JP2002141330A (ja) 基板の構造化方法
TW511151B (en) Dry development having bilayer resist

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees