CN1495854A - 图形形成方法 - Google Patents

图形形成方法 Download PDF

Info

Publication number
CN1495854A
CN1495854A CNA031581153A CN03158115A CN1495854A CN 1495854 A CN1495854 A CN 1495854A CN A031581153 A CNA031581153 A CN A031581153A CN 03158115 A CN03158115 A CN 03158115A CN 1495854 A CN1495854 A CN 1495854A
Authority
CN
China
Prior art keywords
etching
resist
etched
film
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031581153A
Other languages
English (en)
Inventor
����һ
川嶋光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1495854A publication Critical patent/CN1495854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种图形形成方法，是在使用由ArF准分子激光感光用的抗蚀剂材料构成的抗蚀剂图形进行刻蚀的工序中，能够防止抗蚀剂坍塌，在被刻蚀膜中可靠地得到各向异性形状，同时能够控制图形的尺寸。在将形成了抗蚀剂图形(16)的晶片(11)投入到干法刻蚀装置中，以抗蚀剂图形(16)作为刻蚀掩模，对反射防止膜(15)及氮化硅膜(14)进行干法刻蚀。据此，对晶片(11)的中心，相对厚地附着堆积在抗蚀剂图形(16)的内侧的第1堆积物(17A)和堆积在它的外侧的第2堆积物(17B)的任何一个。这时的刻蚀气体使用SF6、CHF3及Ar的混合气体。

Description

图形形成方法
技术领域
本发明涉及以抗蚀剂图形作为掩模对被刻蚀膜进行图形化的图形形成方法，特别是涉及由对具有ArF准分子激光波长以下的曝光的光感光的抗蚀剂材料构成的抗蚀剂图形作为掩模，进行干法刻蚀的图形形成方法。
背景技术
半导体集成电路中的微细加工方法，一般使用由抗蚀剂材料形成掩模图形，以掩模图形作为掩模进行刻蚀，在被刻蚀膜上形成所要求的电路元件图形的方法。
这时形成的电路元件图形被刻蚀得几乎垂直于被刻蚀膜的主面(各向异性刻蚀)，以便使它的图形尺寸与掩模图形的尺寸几乎是同一的尺寸。
以下，参照图11(a)～图11(e)说明以历来的绝缘膜作为刻蚀对象的图形形成方法(例如，参照德山巍编著「半导体干法刻蚀技术」产业图书株式会社、1992年10月、P.81-89)。
首先，如图11(a)所示，在由硅构成的晶片101上，例如用热氧化法或者气相生长法形成厚度约20nm的氧化硅膜102，接着，在氧化硅膜102上，例如用化学气相生长(CVD)法顺序形成厚度约20nm的多晶硅膜103和厚度约120nm的氮化硅膜104。
其次，如图11(b)所示，在氮化硅膜104上形成反射防止膜105，防止因曝光引起的反射。反射防止膜105例如由等离子体CVD法形成的氮化硅膜构成，它的膜厚约为40nm合适。另外，也能够在反射防止膜105中使用有机膜，这种情况下膜厚约80nm合适，由涂敷法成膜。
接着，在反射防止膜105上，涂敷厚度约550nm的KrF准分子激光感光用的抗蚀剂膜106A，在将形成了半导体装置电路图形的光刻掩模(图中未示出)整齐排列在抗蚀剂膜106A的上方上后，由通过该光刻掩模的曝光光使抗蚀剂膜106A曝光。
再次，如图11(c)所示，将曝光了的抗蚀剂膜106A显影，形成抗蚀剂图形106。
再次，如图11(d)所示，将已形成了的抗蚀剂图形106作为刻蚀掩模，使用规定的刻蚀气体对反射防止膜105及氮化硅膜104进行干法刻蚀。刻蚀气体使用混合气体，混合气体以具有刻蚀作用的气体为主、包含产生由刻蚀时的反应生成物构成的堆积物的气体，刻蚀中，在被刻蚀膜(反射防止膜105及氮化硅膜104)中的正被图形化的各侧面上附着堆积物107。这时，当堆积物107的堆积量与刻蚀气体的刻蚀速度平衡时，能够得到如图11(e)所示的、具有对衬底面几乎垂直的图形形状的氮化硅膜104。
发明内容
(发明要解决的课题)
近年，半导体集成电路中的半导体元件的微细化进展更加迅速，随着微细化的进展，曝光抗蚀剂图形中使用的光源的波长一直在短波长化。以往，根据电路图形所要求的尺寸使用不同的光源，例如，从水银灯的辉线g线(波长436nm)到i线(波长365nm)，进而又用KrF准分子激光(波长248nm)代替水银灯的辉线。
但是，为了曝光比线宽130nm更小的电路图形，就不能使用波长248nm的KrF准分子激光。于是，就使用具有194nm波长的ArF准分子激光等，作为曝光更微细电路图形的光源。
在对g线或i线感光的抗蚀剂中，使用具有耐刻蚀性的酚醛清漆等苯环系树脂材料，但是，当将该树脂材料使用于ArF准分子激光时，该树脂在该波长带具有很强的吸收。因此，在ArF准分子激光感光用抗蚀剂材料中，大多使用丙烯基系树脂材料。
但是，由于丙烯基系树脂材料没有苯环系树脂材料那样高的强度，即使在刚刚显影后得到良好的图形形状，在刻蚀中抗蚀剂图形也坍塌，存在产生所谓的抗蚀剂坍塌的问题。
进而，就抗蚀剂图形中的高宽比来说，在KrF准分子激光感光用抗蚀剂材料中高宽比是3左右，而在ArF准分子激光感光用抗蚀剂材料中大多使用4左右的高宽比，就这一点说，也比KrF准分子激光感光用材料更容易产生抗蚀剂坍塌。
鉴于上述以往的问题，本发明的目的在于：在使用由ArF准分子激光感光用抗蚀剂材料构成的抗蚀剂图形进行刻蚀的工序中，防止抗蚀剂坍塌、在被刻蚀膜中可靠地得到各向异性形状，同时能够控制图形尺寸。
(解决课题的手段)
为达到上述目的，本发明将一种新型的图形形成方法作为刻蚀的结构，该图形形成方法使用对ArF准分子激光所具有的波长以下的曝光光感光的抗蚀剂材料构成的抗蚀剂图形进行刻蚀，以便在具有对抗蚀剂图形中至少晶片的直径方向垂直的侧面的部分的两侧面上，一边堆积相对厚的堆积物一边刻蚀，或者在该两侧面上不堆积堆积物。
本申请的发明人对由ArF准分子激光具有的波长以下的曝光光感光的抗蚀剂材料构成的抗蚀剂图形在刻蚀中抗蚀剂坍塌进行了种种探讨，在查明了原因的同时，得到了下述认识。
图1是使用ArF准分子激光感光用抗蚀剂图形的情况，示出了5组刻蚀条件(A～E)下，每组都是一边改变抗蚀剂图形的初始值一边测量各自的尺寸转换差，并以此作图的结果。这里所说的抗蚀剂图形尺寸是指具有线形状图形的线宽，另外，同一刻蚀条件的尺寸转换差的值分别用直线连接起来。
如图1所示，在尺寸转换差是4nm～10nm程度的刻蚀条件A、C的情况下，当抗蚀剂图形的初始值小于130nm时，在所有的图形上都发生抗蚀剂坍塌。与此相反，在尺寸转换差为20nm以上的刻蚀条件D或者-15nm的刻蚀条件E的情况下，都没有发生抗蚀剂坍塌。
这里，为了比较，说明使用KrF准分子激光感光用抗蚀剂的情况。
图2是使用KrF准分子激光感光用抗蚀剂图形的情况，示出了5组刻蚀条件(1～5)下，每组都是一边改变抗蚀剂图形的初始值一边测量各自的尺寸转换差，并以此作图的结果。这里也同样，同一刻蚀条件的尺寸转换差的值分别用直线连接起来。
如图2所示，在使用KrF准分子激光感光用抗蚀剂图形的情况下，所有的抗蚀剂图形都不发生抗蚀剂坍塌，有可能提高抗蚀剂图形的尺寸，使之达到对抗蚀剂图形尺寸为±10nm以内的尺寸转换差。
尺寸转换差的值比例于刻蚀时附着在侧壁上的堆积物的量。因此，尺寸转换差大的条件与堆积在抗蚀剂图形的侧壁上的堆积物(侧壁堆积物)的堆积量比较多的刻蚀条件相等。即，如由图1所知道的那样，ArF准分子激光感光用抗蚀剂的情况下，如果使刻蚀时产生的侧壁堆积物的堆积量比刻蚀量多，或者使侧壁堆积物的堆积量比刻蚀量少时，则不发生抗蚀剂坍塌。
说起来，发生抗蚀剂坍塌是抗蚀剂图形的两侧部中的应力大小不同，而且是施加了抗蚀剂具有的强度以上的应力的情况。施加在抗蚀剂图形上的应力的发生源主要是因为抗蚀剂图形的热产生的自收缩。此外，因抗蚀剂图形在刻蚀中暴露于离子中而产生的过热收缩现象也是大家熟知的现象。
如图3(a)所示，一般说，在线状图形(线图形)中，有对晶片101的径向垂直配置的第1线图形104A和对径向平行配置的第2线图形104B，在对径向垂直配置的第1线图形104A的情况下，在向着晶片101的内侧的侧面上堆积物的附着量多，而向着外侧的侧面上堆积物的附着量少。而且，附着量的差在晶片101的外缘部特别显著。即，如图3(a)所示，例如，设包含用于判别晶片101的结晶方向的凹槽101a的中心线为X轴，在具有与X轴正交的Y轴交叉的两侧面的第1线图形104A中，在形成在晶片101的边缘部的图形的内侧的侧面上附着更多的堆积物。同样，在图3(b)所示的情况下，第1线图形104A及第2线图形104B中，具有与X轴交叉的侧面的第1线图形104A中，在形成在晶片101的周缘部的图形的内侧的侧面上附着更多的堆积物。
以下，使用图4(a)～图4(d)的剖面图，与抗蚀剂收缩现象一并详细说明发生抗蚀剂坍塌的样子。
首先，如图4(a)所示，在晶片101上的氮化硅膜104上，通过反射防止膜105形成ArF准分子激光感光用的抗蚀剂图形108。
在图4(b)中，设图面的左方向是晶片101的中心方向(内侧)，用抗蚀剂图形108作为掩模，开始对反射防止膜105及氮化硅膜104进行干法刻蚀时，堆积在抗蚀剂图形108的内侧的第1堆积物107A比堆积在它的外侧的第2堆积物107B更厚。此外，在相互邻接的线条彼此的间隔(空间)是不均衡配置的图形的情况下，堆积物的附着量也必然的不均衡。
其次，如图4(c)所示，当相互附着厚度不同的第1及第2堆积物107A、107B的抗蚀剂图形108因温度上升而收缩时，在因堆积量少的第2堆积物107B引起的对抗蚀剂的耐应力强度和抗蚀剂自身的耐应力强度小于因收缩引起的应力的情况下，产生抗蚀剂坍塌，在这种状态下继续刻蚀时，就成为图4(d)所示的状态。
根据这种现象，参照图5(a)～图5(d)说明防止抗蚀剂坍塌的第一个见解。
首先，如图5(a)所示，在晶片101上的氮化硅膜104上，通过反射防止膜105形成ArF准分子激光感光用的抗蚀剂图形108。
其次，如图5(b)所示，例如用图1所示刻蚀条件D，对反射防止膜105及氮化硅膜104进行干法刻蚀，使侧壁堆积物显著增多。这样做时，堆积在抗蚀剂图形108的外侧的第2堆积物107B的堆积量也增多。
因此，如图5(c)所示，即使在抗蚀剂图形108上产生收缩的情况下，由于在第2堆积物107B上耐应力强度充分地增大，能够耐抗蚀剂图形108的收缩应力。其结果是，用不坍塌、收缩了的抗蚀剂图形108作为掩模，进一步进行刻蚀时，如图5(d)所示，能够形成电路图形而不产生抗蚀剂坍塌。但是，在这种情况下，将会产生相应的尺寸转换差，该尺寸转换差与具有能够耐它的应力的强度量的厚度的堆积物107A、107B的堆积量相当。
其次，参照图6(a)～图6(d)说明防止抗蚀剂坍塌的第二个见解。
首先，如图6(a)所示，在晶片101上的氮化硅膜104上，通过反射防止膜105形成ArF准分子激光感光用的抗蚀剂图形108。
其次，如图6(b)所示，例如用图1所示的刻蚀条件B、E，对反射防止膜105及氮化硅膜104进行干法刻蚀，使之几乎不附着侧壁堆积物。因此，这种情况下，在抗蚀剂图形108的两侧壁上没有不均衡附着堆积物。
还有，如图6(c)所示，即使在刻蚀中抗蚀剂图形108收缩，由于不产生因侧壁堆积物的堆积量的差引起的耐应力强度差，在抗蚀剂图形108上不施加引起抗蚀剂坍塌的应力。但是，其前提是抗蚀剂图形108的剖面形状不是象倒锥形那样的容易坍塌的形状。
再有，如图6(d)所示，将不坍塌、收缩了的抗蚀剂图形108作为掩模，进一步进行刻蚀时，能够形成电路图形而不产生抗蚀剂坍塌。
此外，由于堆积在具有对抗蚀剂图形101中的晶片101的径向平行的侧面部分的两侧面上的侧壁堆积物，根本没有不均衡，所以不成问题。
本发明的图形形成方法根据这些见解进行，在干法刻蚀中，在使抗蚀剂图形的侧壁堆积物厚度达到能够耐应力的程度下进行干法刻蚀，或者在几乎不堆积侧壁堆积物的刻蚀条件下进行干法刻蚀。
具体的说，本发明的第一种图形形成方法具备：在晶片上形成被刻蚀膜的第1工序；在被刻蚀膜上形成抗蚀剂图形的第2工序，该抗蚀剂图形由对ArF准分子激光或者具有比它的波长更短波长的曝光光感光的抗蚀剂材料构成；以及以抗蚀剂图形作为掩模，对被刻蚀膜进行刻蚀的第3工序。第3工序是一边在具有对抗蚀剂图形中的至少晶片的径向垂直的侧面的部分的两侧面上堆积相对厚的堆积物，一边对被刻蚀膜进行刻蚀。
根据第1图形形成方法，一边在具有对抗蚀剂图形中的至少晶片的径向垂直的侧面的部分上的两侧面上堆积相对厚的堆积物，一边对被刻蚀膜进行刻蚀。因此，即使抗蚀剂图形产生热收缩，由于在抗蚀剂图形的两侧面上与相对厚的堆积物的耐应力强度增加的同时大体取得均衡，能够防止抗蚀剂坍塌，因而能够在被刻蚀膜上得到各向异性形状。
在第1图形形成方法中，第3工序的刻蚀，最好使得被刻蚀膜中的刻蚀后的图形尺寸比规定的尺寸更大。
在第1图形形成方法中，被刻蚀膜中的图形尺寸的尺寸转换差最好是+20％～+80％。
本发明的第2图形形成方法具备：在晶片上形成被刻蚀膜的第1工序；在被刻蚀膜上形成抗蚀剂图形的第2工序，抗蚀剂图形由对ArF准分子激光或者具有比它的波长更短的曝光光感光的抗蚀剂材料构成；以及将抗蚀剂图形作为掩模，对被刻蚀膜进行刻蚀的第3工序。第3工序对被刻蚀膜进行刻蚀，使得在具有对抗蚀剂图形中至少晶片径向垂直的侧面的部分的两侧面上，没有堆积物。
根据第2图形形成方法，对被刻蚀膜进行刻蚀，使得在具有对抗蚀剂图形中至少晶片径向垂直的侧面的部分的两侧面上，没有堆积物。因此，即使抗蚀剂图形引起热收缩，由于在抗蚀剂图形的两侧面上没有堆积堆积物，施加在抗蚀剂图形上的应力没有不均衡，能够够防止抗蚀剂坍塌，其结果是，能够在被刻蚀膜上得到各向异性形状。
在第2图形形成方法中，第3工序进行的刻蚀，最好使得被刻蚀膜中的刻蚀后的图形尺寸比规定的尺寸小。
这种情况下，被刻蚀膜中图形尺寸的尺寸转换差最好是±0％～-30％。
本发明的第3图形形成方法具备：形成被刻蚀膜的第1工序；在被刻蚀膜上，形成抗蚀剂图形的第2工序，抗蚀剂图形由对ArF准分子激光或者具有比它波长更短的曝光光感光的抗蚀剂材料构成；以及用抗蚀剂图形作为掩模，对被刻蚀膜进行刻蚀的第3工序。第3工序包含工序(a)和工序(b)，在工序(a)中，一边对被刻蚀膜进行刻蚀，一边在抗蚀剂图形的两侧面上堆积相对厚的堆积物。在工序(b)中，对被刻蚀膜进行刻蚀，但在抗蚀剂图形的两侧面上不堆积堆积物。
根据第3图形形成方法，包含工序(a)和工序(b)，在工序(a)中，一边对被刻蚀膜进行刻蚀，一边在抗蚀剂图形的两侧面上堆积相对厚的堆积物。在工序(b)中，对被刻蚀膜进行刻蚀，但不在抗蚀剂图形的两侧面上堆积堆积物。因此，在工序(a)中，即使因相对厚的堆积物使尺寸转换差的值增大，因为在其后的工序(b)中尺寸转换差的值成为负值，能够得到希望的加工尺寸。
在第3图形形成方法中，被刻蚀膜形成在晶片上，抗蚀剂图形的两侧面最好是具有对该抗蚀剂图形中至少晶片的径向垂直的部分的两侧面。
这种情况下的第3工序中的工序(a)，进行刻蚀使得被刻蚀膜中的刻蚀后的图形尺寸比规定的尺寸大，在第3工序中的工序(b)中，设定对被刻蚀膜的刻蚀条件，使之能够刻蚀堆积物，进行被刻蚀膜的刻蚀，最好使得被刻蚀膜中的刻蚀后的图形尺寸比规定的尺寸小。
这种情况下，被刻蚀膜中的图形尺寸的尺寸转换差最好是±0％～+20％。
在第1或者第3图形形成方法中，被刻蚀膜由硅或硅化合物，或者由碳或碳化合物构成，第3工序中的一边堆积相对厚的堆积物一边进行的刻蚀中使用的进行刻蚀的第1刻蚀气体是SF6，使在抗蚀剂图形的两侧面上产生堆积物的第2刻蚀气体使用CF4、CHF3、CH2F2及CH4中的至少一种，稀释第1刻蚀气体及第2刻蚀气体的稀释气体最好使用Ar、He、Ne或者Xe。
在第2或者第3图形形成方法中，被刻蚀膜由硅或硅化合物，或者碳或碳化合物构成，第3工序中不堆积堆积物那样进行的刻蚀中，进行刻蚀的第1刻蚀气体是SF6，与进行刻蚀的同时也产生堆积物的第2刻蚀气体是CF4或者CHF3，产生堆积物的第3刻蚀气体是CH2F2及CH4中的至少一种，刻蚀堆积物的第4刻蚀气体是SF6、O2、O3、CO及CO2中的至少一种，在上述气体中，使用将第1刻蚀气体或者第2刻蚀气体和第3刻蚀气体和第4刻蚀气体组合的第1混合气体，或者使用第1刻蚀气体或第2刻蚀气体和第4刻蚀气体组合的第2混合气体，稀释第1混合气体及第2混合气体的稀释气体最好使用Ar、He、Ne或者Xe。
附图说明
图1是示出使用ArF准分子激光感光用抗蚀剂情况的每个刻蚀条件的抗蚀剂图形尺寸的初始值与尺寸转换差的关系，以及尺寸转换差与抗蚀剂坍塌的关系图表。
图2是示出比较用的、使用KrF准分子激光感光用抗蚀剂情况的每个刻蚀条件的抗蚀剂图形尺寸的初始值与尺寸转换差的关系图表。
图3(a)及(b)是示出晶片主面上的线图形的配置方向的原理性的平面图。
图4是示出使用ArF准分子激光感光用抗蚀剂的情况的图形形成工序中的抗蚀剂坍塌的发生样子的工序顺序的结构剖面图。
图5是示出本发明的使用ArF准分子激光感光用抗蚀剂情况的图形形成工序中防止抗蚀剂坍塌的第1方法的工序顺序的结构剖面图。
图6是示出本发明的使用ArF准分子激光感光用抗蚀剂情况的图形形成工序中防止抗蚀剂坍塌的第2方法的工序顺序的结构剖面图。
图7是示出在本发明的图形形成方法中使用的干法刻蚀装置的结构剖面图。
图8是示出本发明的实施方式1的图形形成方法的晶片的工序顺序的部分的结构剖面图。
图9是示出本发明的实施方式2的图形形成方法的晶片的工序顺序的部分的结构剖面图。
图10是示出本发明的实施方式3的图形形成方法的晶片的工序顺序的部分的结构剖面图。
图11是示出以往的图形形成方法的工序顺序的结构剖面图。
符号说明
11-晶片；12-氧化硅膜；13-多晶硅膜；14-氮化硅膜(被刻蚀膜)；15-反射防止膜；16A-抗蚀剂膜；16-抗蚀剂图形；17A-第1堆积物；17B-第2堆积物；51-反应室；52-上部电极保持材料；53-上部电极；53a-孔部；54-保持台；55-下部电极；56-第1高频电源；57-第2高频电源；58-盖部件；59-波导管；60-电磁波振荡机；61-排气口；62-排气泵；63-支持部件。
具体实施方式
(实施方式1)
首先，概略说明在本发明的实施方式1的图形形成方法中使用的干法刻蚀装置。
图7所示的干法刻蚀装置是采用UHF(超高频：Ultra HighFrequency)-ECR(电子回旋共振：Electron Cyclotron Resonance)等离子体方式的干法刻蚀装置，如图7所示，在反应室51中相互隔置间隔而且对向设置上部电极53和下部电极55，上部电极53被上部电极保持部件52保持、在表里方向上形成贯通的多个孔部53a，下部电极55保持在保持台54上、在它的上面上载置并保持晶片11。
上部电极53与第1高频电源56电连接，下部电极55与第2高频电源57电连接。
在反应室51的上部上气密性地设置覆盖上部电极保持部件52及上部电极53的盖部件58。在盖部件58的内部设置气体导入孔58a，它的出口开口在上部电极53的上方。
在盖部件58的上方而且是上部电极53的中央部的上方上，设置传播电磁波的波导管59，在该波导管59中盖部件58的反对侧的端部上，连接振荡UHF波的电磁波振荡机60。
在反应室51的侧面的下部上，设置排除该反应室51内的气体的排气口61，由设置在该排气口61上的排气泵62，使反应室51保持在规定的真空状态。
保持下部电极55的保持台54，被支持它的下部的支持部件63支持，该支持部件63具有能够使保持台54上下移动的结构，使得晶片11的位置成为对在反应室51内生成的等离子体密度最适当的位置上。
以下，参照附图，详细说明使用具有上述结构的干法刻蚀装置，用线宽100nm的抗蚀剂图形从被刻蚀膜得到尺寸转换差的值为30nm程度的电路图形的例子。
图8(a)～图8(d)示出本发明的实施方式1的图形形成方法中的晶片的工序顺序的部分剖面结构。
首先，如图8(a)所示，例如用热氧化法或者气相生长法，在由硅构成的晶片11上，形成厚度约20nm的氧化硅膜12，接着，例如用化学气相生长(CVD)法，在氧化硅膜12上顺序成膜厚度约20nm的多晶硅膜13和厚度约120nm的氮化硅膜14，然后在氮化硅膜14上形成防止曝光光的放射的反射防止膜15。反射防止膜15例如用等离子体CVD法形成的氮氧化硅膜构成，它的膜厚约40nm为适当。另外，反射防止膜15也能够使用由涂敷法形成的有机膜，这种情况下的膜厚约80nm为适当。接着，在反射防止膜15上涂敷约400nm厚的ArF准分子激光感光用的抗蚀剂膜16A，在抗蚀剂膜16A的上方上，整齐排列形成了半导体装置的电路图形的光刻掩模(图中未示出)后，用通过该光刻掩模的曝光光进行抗蚀剂膜16A的曝光。
其次，如图8(b)所示，显影已曝光的抗蚀剂膜16A形成抗蚀剂图形16。这里，示出了抗蚀剂图形16A延伸在对晶片11的径向垂直的方向上的部分剖面。
然后，如图8(c)所示，将形成了抗蚀剂图形16的晶片11投入干法刻蚀装置中，以抗蚀剂图形16作为刻蚀掩模对反射防止膜15及氮化硅膜14进行干法刻蚀。这时的刻蚀气体例如使用六氟化硫(SF6)、三氟甲烷(CHF3)及氩(Ar)的混合气体。
反应性气体与稀释反应性气体的非反应性气体的比，即(SF6+CHF3)/Ar的值控制在0.04～0.1的范围内，六氟化硫与三氟甲烷的比(SF6/CHF3)值控制在1～2.5范围。
反应室51的压力控制在0.5Pa～4Pa的范围，电磁波振荡机60振荡的UHF波的功率控制在200W～1000W的范围，施加在上部电极53上的RF功率控制在100W～800W范围，施加在下部电极55上的RF功率控制在50W～800W范围。
下部电极55的温度控制在-20℃～40℃的范围，反应室51的壁面的温度控制在0℃～60℃的范围，上部电极53与下部电极55的间隔控制在10mm～120mm范围。
在实施方式1中，刻蚀条件被设定地使得尺寸转换差为30nm左右。
列举出它的详细实例如下。
·反应性气体(SF6)流量：40ml/min
·反应性气体(CHF3)流量：20ml/min
·稀释气体(Ar)流量：1000ml/min
·反应室的压力：2Pa
·UHF波的功率：600W
·对上部电极的RF功率：400W
·对下部电极的RF功率：150W
·下部电极的温度：20℃
·反应室的壁面温度：30℃
·电极间距离：30mm
根据这些条件，如图8(c)所示，堆积在抗蚀剂图形16的内侧上的第1堆积物17A和堆积在它的外侧上的第2堆积物17B都以相对的厚附着。
其结果如图8(d)所示，即使在刻蚀中抗蚀剂图形16因暴露于离子中而收缩，由于在该抗蚀剂图形16的两侧面上对向堆积的第1堆积物17A及第2堆积物17B的厚度大体均衡，因而两堆积物17A、17B的耐应力强度也取得均衡，就不产生抗蚀剂坍塌。
另外，即使在尺寸转换差的值大于30nm的情况下，由于在规定的范围内变更上述刻蚀条件中的参数值，能够同样地防止抗蚀剂坍塌，因而能够实现希望的加工尺寸。
(实施方式2)
以下，是本发明的实施方式2，使用图7所示的干法刻蚀装置，参照附图说明由线宽100nm的抗蚀剂图形从被刻蚀膜得到尺寸转换差的值为-10nm左右的电路图形的图形形成方法。
图9(a)～图9(d)示出本发明的实施方式2的图形形成方法中的晶片的工序顺序的部分剖面结构。
首先，如图9(a)所示，例如由热氧化法或者气相生长法，在由硅构成的晶片11上形成厚度约20nm的氧化硅膜12，接着，例如用CVD法在氧化硅膜12上顺序成膜厚度约20nm的多晶硅膜13和厚度约120nm的氮化硅膜14。然后，在氮化硅膜14上形成防止曝光光反射的反射防止膜15。反射防止膜15例如由等离子体CVD法形成的氮氧化硅膜构成，它的膜厚约40nm适当。另外，反射防止膜15也能够使用用涂敷法形成的有机膜，这种情况下的膜厚约为80nm适当。接着，在反射防止膜15上涂敷厚度约400nm的ArF准分子激光感光用的抗蚀剂膜16A，在将形成了半导体装置的电路图形的光刻掩模(图中未示出)整齐地排列在抗蚀剂膜16A的上方后，用通过该光刻掩模的曝光光进行抗蚀剂膜16A的曝光。
其次，如图9(b)所示，显影已曝光了的抗蚀剂膜16A，形成抗蚀剂图形16。这里，示出了抗蚀剂图形16A延伸到对晶片11的径向垂直的方向上的部分的剖面。
再次，如图9(c)所示，将形成了抗蚀剂图形16的晶片11投入到干法刻蚀装置中，将抗蚀剂图形16作为刻蚀掩模，对反射防止膜15及氮化硅膜14进行干法刻蚀。这时的刻蚀气体例如使用氧(O2)、三氟甲烷(CHF3)及氩(Ar)的混合气体。
反应性气体与稀释反应性气体的非反应性气体的比，即(O2+CHF3)/Ar的值控制在0.02～0.1的范围内，氧与三氟甲烷的比(O2/CHF3)值控制在0.1～1的范围。
反应室51的压力控制在0.5Pa～4Pa的范围，电磁波振荡机60振荡的UHF波的功率控制在200W～1000W的范围，施加在上部电极53上的RF功率控制在100W～800W的范围，施加在下部电极55上的RF功率控制在50W～800W范围。
下部电极55的温度控制在-20℃～40℃的范围，反应室51的壁面的温度控制在0℃～60℃的范围，上部电极53与下部电极55的间隔控制在10mm～120mm范围。
在实施方式2中，刻蚀条件被设定地使得尺寸转换差成为-10nm左右。
列举出它的详细实例如下：
·反应性气体(CHF3)流量：60ml/min
·反应性气体(O2)流量：20ml/min
·稀释气体(Ar)流量 ：1000ml/min
·反应室的压力：2Pa
·UHF波的功率 ：600W
·对上部电极的RF功率 ：400W
·对下部电极的RF功率：200W
·下部电极的温度 ：20℃
·反应室的壁面温度：30℃
·电极间距离：90mm
根据这些条件，如图9(c)所示，在抗蚀剂图形16的两侧壁上几乎没有附着堆积物。
其结果如图9(d)所示，即使抗蚀剂图形16因在刻蚀中暴露于离子中而收缩，由于施加在该抗蚀剂图形16上的收缩应力在两侧面上均衡，因而就不产生抗蚀剂坍塌。
另外，即使在尺寸转换差的值比-10nm的绝对值大的情况下，由于在规定的范围内变更上述刻蚀条件中的参数值，能够防止抗蚀剂坍塌，因此，能够实现希望的加工尺寸。
(实施方式3)
以下，是本发明的实施方式3，使用图7所示的干法刻蚀装置，参照附图说明由线宽100nm的抗蚀剂图形从被刻蚀膜得到尺寸转换差的值几乎为0nm的电路图形的图形形成方法。
图10(a)～图10(d)示出本发明的实施方式3的图形形成方法中的晶片的工序顺序的部分剖面结构。
首先，如图10(a)所示，例如由热氧化法或者气相生长法，在由硅构成的晶片11上形成厚度约20nm的氧化硅膜12，接着，例如用CVD法在氧化硅膜12上顺序成膜厚度约20nm的多晶硅膜13和厚度约100nm的氮化硅膜14。然后，在氮化硅膜14上形成防止曝光光反射的反射防止膜15。反射防止膜15例如由等离子体CVD法形成的氮氧化硅膜构成，它的膜厚约35nm为适当。另外，反射防止膜15也能够使用用涂敷法形成的有机膜，这种情况下的膜厚约为80nm为适当。接着，在反射防止膜15上涂敷厚度约400nm的ArF准分子激光感光用的抗蚀剂膜16A，在将形成了半导体装置的电路图形的光刻掩模(图中未示出)整齐地排列在抗蚀剂膜16A的上方后，用通过该光刻掩模的曝光光进行抗蚀剂膜16A的曝光。
其次，如图10(b)所示，显影已曝光了的抗蚀剂膜16A，形成抗蚀剂图形16。这里，也示出了抗蚀剂图形16A延伸到对晶片11的径向垂直的方向上的部分的剖面。
再次，如图10(c)所示，将形成了抗蚀剂图形16的晶片11投入到干法刻蚀装置中，将抗蚀剂图形16作为刻蚀掩模，对反射防止膜15及氮化硅膜14进行干法刻蚀。在实施方式3中，在对氮化硅膜14的刻蚀进行到70nm的时刻，暂时停止对该氮化硅膜14的刻蚀。与实施方式1相同，这时的刻蚀气体例如使用六氟化硫(SF6)、三氟甲烷(CHF3)及氩(Ar)的混合气体。
反应性气体与稀释反应性气体的非反应性气体的比，即(SF6+CHF3)/Ar的值控制在0.04～0.1的范围内，六氟化硫与三氟甲烷的比(SF6/CHF3)值控制在1～2.5的范围。
反应室51的压力控制在0.5Pa～4Pa的范围，电磁波振荡机60的UHF波的功率控制在200W～1000W的范围，施加在上部电极53上的RF功率控制在100W～800W范围，施加在下部电极55上的RF功率控制在50W～800W的范围。
下部电极55的温度控制在-20℃～40℃的范围，反应室51的壁面的温度控制在0℃～60℃的范围，上部电极53与下部电极55的间隔控制在10mm～120mm的范围。
在残留了氮化硅膜14下部的第1阶段刻蚀工序中，与实施方式1相同，使用使尺寸转换差为30nm以上的刻蚀条件。
例如，在尺寸转换差是30nm的情况下，
·反应性气体(SF6)流量：40ml/min
·反应性气体(CHF3)流量：20ml/min
·稀释气体(Ar)流量：1000ml/min
·反应室的压力：2Pa
·UHF波的功率：600W
·对上部电极的RF功率：400W
·对下部电极的RF功率：150W
·下部电极的温度：20℃
·反应室的壁面温度：30℃
·电极间距离：30mm
如图10(c)所示，根据该刻蚀条件，堆积在抗蚀剂图形16的内侧的第1堆积物17A和堆积在它的外侧的第2堆积物17B中的任何一个都附着得相对的厚。
然后，如图10(d)所示，不附着第1堆积物17A及第2堆积物17B的条件，即这些堆积物17A、17B被刻蚀的条件，再换句话说，用尺寸转换差成为负的刻蚀条件再次开始对残留的氮化硅膜14的刻蚀，从氮化硅膜14形成希望的电路图形。与实施方式2相同，这时的刻蚀气体例如使用氧(O2)、三氟甲烷(CHF3)及氩(Ar)的混合气体。
反应性气体与稀释反应性气体的非反应性气体的比，即(O2+CHF3)/Ar的值控制在0.02～0.1的范围内，氧与三氟甲烷的比(O2/CHF3)值控制在0.1～1的范围。
在实施方式3中，变更各刻蚀参数值，使能够得到的最终尺寸转换差的值几乎为0nm。例如，在该第2阶段的刻蚀工序中设定各参数，使尺寸转换差为-30nm以上。
列举出它的详细实例如下。
·反应性气体(O2)流量：30ml/min
·反应性气体(CHF3)流量：60ml/min
·稀释气体(Ar)流量：1000ml/min
·反应室的压力：2Pa
·UHF波的功率：400W
·对上部电极的RF功率：400W
·对下部电极的RF功率：300W
·下部电极的温度：20℃
·反应室的壁面温度：30℃
·电极间距离：30mm
这样，在使尺寸转换差的值几乎为0nm的实施方式3中，如图10(c)所示，对氮化硅膜14进行暂时使尺寸转换差成为大的正值的第1阶段刻蚀，然后，进行使尺寸转换差成为负值的第2阶段刻蚀，由于能够防止抗蚀剂坍塌，能够得到尺寸转换差几乎为0的电路图形。
同样地，在希望的尺寸转换差的值为0nm～30nm的情况下，也可以变更各刻蚀工序的参数值，使第1阶段中正的尺寸转换差的值和第2阶段中负的尺寸转换差的和成为希望的尺寸转换差的值。
此外，与实施方式3相反，在第1阶段的刻蚀工序中，进行暂时使尺寸转换差成为负值的刻蚀，即进行在抗蚀剂图形16的两侧面上不堆积堆积物的刻蚀。然后，在第2阶段的刻蚀工序中使尺寸转换差成为正的值，即进行在抗蚀剂图形16的两侧面上堆积比较厚的堆积物17A、17B那样的刻蚀，而且选择刻蚀条件，使第1阶段的尺寸转换差与第2阶段的尺寸转换差之和成为希望的值，能够防止抗蚀剂坍塌。其结果是，能够可靠地形成具有希望尺寸的电路图形。
另外，在第1及第3的各实施方式中，作为因堆积物使抗蚀剂图形16的宽度尺寸增大的气体、即，使宽度变粗的刻蚀气体，使用包含六氟化硫(SF6)、三氟甲烷(CHF3)及氩(Ar)的混合气体，但是不限于三氟甲烷(CHF3)，即使使用甲烷(CH4)和四氟化碳(CF4)，进而使用C4F8、C2F6、C4F6、C5F8等氟代烃(CxFy)和二氟甲烷(CH2F2)等的氟代甲烷(CHxFy，但是，0≤x，y≤4、x+y＝4)也能够得到同样的效果。此外，CHxFy中氢的组分x越小对氮化硅膜14的刻蚀作用越强，另外，组分x越大堆积物的堆积量越增大。这里，SF6是刻蚀氮化硅及侧壁堆积物的刻蚀剂。代替氩(Ar)，也可以使用氦(He)、氖(Ne)或者氙(Xe)等惰性气体作为稀释气体。
另外，在第2及第3的各实施方式中，作为在抗蚀剂图形16的侧面上不堆积堆积物的刻蚀气体，使用了氧(O2)、三氟甲烷(CHF3)及氩(Ar)的混合气体，代替氧，使用臭氧(O3)、一氧化碳(CO)或者二氧化碳(CO2)等气体也能够得到同样的效果。氧原子是刻蚀侧壁堆积物的刻蚀剂。另外，三氟甲烷(CHF3)也可以使用氟代烃类(CHxFy、CxFy)代替。
进而，氧(O2)、三氟甲烷(CHF3)及氩(Ar)的组合以外，也可以使用六氟化硫(SF6)与氩(Ar)的组合或者四氟化碳(CF4)与氩(Ar)的组合。另外，由于六氟化硫(SF6)对被刻蚀膜和堆积物双方都刻蚀，也可以与氧同时添加。
另外，被刻蚀膜使用了氮化硅膜，使用氧化硅膜也能够得到同等的效果。进而，不仅限于硅化合物，适当地选择刻蚀气体，能够应用于适合半导体制造工艺的各种半导体材料、导电材料及绝缘材料。
另外，在各实施方式中，使用图7所示的UHF-ECR等离子体方式的干法刻蚀装置进行刻蚀，毫无疑问，代替UHF-ECR方式，例如使用具有RIE(反应离子刻蚀：Reactive Ion Etching)、ICP(感应耦合等离子体：Inductively Coupled Plasma)、TCP(变压器耦合等离子体：TransformerCoupled Plasma)或者DPS(分离等离子体源：Decoupled Plasma Source)方式等的等离子体源的干法刻蚀装置，也能够得到同样的效果。
另外，在各种实施方式中，抗蚀剂膜16A的材料使用的是ArF准分子激光感光用抗蚀剂，不是仅限于此。即如果是对ArF准分子激光或者具有比它更短波长的曝光光感光的材料，也能够得到同等的效果。具体的说，是不包含酚醛清漆等的苯环系树脂的抗蚀剂材料和用于形成线宽比130nm更小的图形的抗蚀剂材料，如果是具有与ArF准分子激光感光用抗蚀剂材料同样强度的抗蚀剂材料，能够得到同等的效果。
(发明效果)
根据本发明的第1图形形成方法，即使抗蚀剂图形产生热收缩，在抗蚀剂图形的两侧面上增大与相对厚的堆积物的耐应力强度的同时，取得大体均衡，能够防止抗蚀剂坍塌，因而能够在被刻蚀膜上得到各向异性形状。
根据本发明的第2图形形成方法，即使抗蚀剂图形产生热收缩，由于在抗蚀剂图形的两侧面上不堆积堆积物，施加在抗蚀剂图形上的应力不会不均衡，能够防止抗蚀剂坍塌，因而，能够在被刻蚀膜上得到各向异性形状。
根据本发明的第3图形形成方法，在工序(a)中，即使因相对厚的堆积物使尺寸转换差的值增大，由于在随后的工序(b)中尺寸转换差的值成为负值，能够得到希望的加工尺寸。

Claims (12)

1、一种图形形成方法，其特征在于：
具备：
在晶片上形成被刻蚀膜的第1工序、
在所述被刻蚀膜上形成抗蚀剂图形的第2工序，该抗蚀剂图形由对ArF准分子激光或者具有比它的波长更短波长的曝光光感光的抗蚀剂材料构成、
将所述抗蚀剂图形作为掩模，对所述被刻蚀膜进行刻蚀的第3工序；
所述第3工序是一边在具有对所述抗蚀剂图形中的至少所述晶片的径向垂直的侧面部分的两侧面上堆积相对厚的堆积物，一边对所述被刻蚀膜进行刻蚀。
2、根据权利要求1所述的图形形成方法，其特征在于：
所述第3工序是使所述被刻蚀膜中的刻蚀后的图形尺寸比规定的尺寸大的刻蚀工序。
3、根据权利要求2所述的图形形成方法，其特征在于：
所述被刻蚀膜中的图形尺寸的尺寸转换差是+20％～+80％。
4、一种图形形成方法，其特征在于：
具备：
在晶片上形成被刻蚀膜的第1工序、
在所述被刻蚀膜上形成抗蚀剂图形的第2工序，该抗蚀剂图形由对ArF准分子激光或者具有比它的波长更短波长的曝光光感光的抗蚀剂材料构成、
将所述抗蚀剂图形作为掩模，对所述被刻蚀膜进行刻蚀的第3工序；
所述第3工序对所述被刻蚀膜进行刻蚀，使得在具有对所述抗蚀剂图形中的至少所述晶片的径向垂直的侧面部分的两侧面上不堆积堆积物。
5、根据权利要求4所述的图形形成方法，其特征在于：
所述第3工序是进行刻蚀使得所述被刻蚀膜中的刻蚀后的图形尺寸比规定的尺寸小。
6、根据权利要求5所述的图形形成方法，其特征在于：
所述被刻蚀膜中的图形尺寸的尺寸转换差是0％～-30％。
7、一种图形形成方法，其特征在于：
具备：
形成被刻蚀膜的第1工序、
在所述被刻蚀膜上形成抗蚀剂图形的第2工序，该抗蚀剂图形由对ArF准分子激光或者具有比它的波长更短波长的曝光光感光的抗蚀剂材料构成、
将所述抗蚀剂图形作为掩模，对所述被刻蚀膜进行刻蚀的第3工序；
所述第3工序包含工序(a)和工序(b)，
工序(a)是一边在所述抗蚀剂图形的两侧面上堆积相对厚的堆积物、一边对所述被刻蚀膜进行刻蚀的工序，
工序(b)是在所述抗蚀剂图形的两侧面上不堆积堆积物、对所述被刻蚀膜进行刻蚀的工序。
8、根据权利要求7所述的图形形成方法，其特征在于：
所述被刻蚀膜形成在晶片上，
所述抗蚀剂图形的两侧面是具有对该抗蚀剂图形中的至少所述晶片的径向垂直的侧面的部分的两侧面。
9、根据权利要求8所述的图形形成方法，其特征在于：
所述第3工序中的工序(a)是进行刻蚀使得所述被刻蚀膜中的刻蚀后的图形尺寸比规定的尺寸大，
所述第3工序中的工序(b)设定对所述被刻蚀膜的刻蚀条件，使得所述堆积物被刻蚀，对所述被刻蚀膜进行刻蚀，使得所述被刻蚀膜中的刻蚀后的图形尺寸比规定的尺寸小。
10、根据权利要求9所述的图形形成方法，其特征在于：
所述被刻蚀膜中的图形尺寸的尺寸转换差是0％～+20％。
11、根据权利要求1或者7所述的图形形成方法，其特征在于：
所述被刻蚀膜由硅或硅化合物，或者由碳或碳化合物构成，
所述第3工序中的一边堆积相对厚的堆积物一边进行的刻蚀中，进
IN032474行刻蚀的第1刻蚀气体使用SF6，
在所述抗蚀剂图形的侧面上产生所述堆积物的第2刻蚀气体，使用CF4、CHF3、CH2F2及CH4中的至少一种，
稀释所述第1刻蚀气体及第2刻蚀气体的稀释气体使用Ar、He、Ne或者Xe。
12、根据权利要求4或者7所述的图形形成方法，其特征在于：
所述被刻蚀膜由硅或硅化合物，或者由碳或碳化合物构成，
所述第3工序中的不堆积堆积物那样进行的刻蚀，使刻蚀进行的第1刻蚀气体是SF6，使刻蚀进行同时也产生堆积物的第2刻蚀气体是CF4或者CHF3，生成堆积物的第3刻蚀气体是CH2F2及CH4中的至少一种，刻蚀堆积物的第4刻蚀气体是SF6、O2、O3、CO及CO2中的至少一种，
在所述气体中，使用将所述第1刻蚀气体或者第2刻蚀气体和所述第3刻蚀气体和所述第4刻蚀气体组合而成的第1混合气体，
或者使用将所述第1刻蚀气体或者第2刻蚀气体和所述第4刻蚀气体组合而成的第2混合气体，
稀释所述第1混合气体及第2混合气体的稀释气体使用Ar、He、Ne或者Xe。
CNA031581153A 2002-09-11 2003-09-11 图形形成方法 Pending CN1495854A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002265391A JP3672900B2 (ja) 2002-09-11 2002-09-11 パターン形成方法
JP2002265391 2002-09-11

Publications (1)

Publication Number Publication Date
CN1495854A true CN1495854A (zh) 2004-05-12

Family

ID=32264547

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031581153A Pending CN1495854A (zh) 2002-09-11 2003-09-11 图形形成方法

Country Status (4)

Country Link
US (1) US20040217086A1 (zh)
JP (1) JP3672900B2 (zh)
CN (1) CN1495854A (zh)
TW (1) TWI276166B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054685B (zh) * 2009-10-29 2012-05-30 中芯国际集成电路制造(上海)有限公司 钝化层干法刻蚀方法
US8329050B2 (en) 2008-08-25 2012-12-11 Tokyo Electron Limited Substrate processing method
CN103091747A (zh) * 2011-10-28 2013-05-08 清华大学 一种光栅的制备方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865352B2 (ja) 2006-02-17 2012-02-01 三菱重工業株式会社 プラズマ処理装置及びプラズマ処理方法
US8177990B2 (en) 2006-03-31 2012-05-15 Tokyo Electron Limited Etching method, plasma processing system and storage medium
JP4946138B2 (ja) * 2006-03-31 2012-06-06 東京エレクトロン株式会社 エッチング方法
US8125069B2 (en) * 2006-04-07 2012-02-28 Philtech Inc. Semiconductor device and etching apparatus
US20090102025A1 (en) * 2006-04-07 2009-04-23 Toshio Hayashi Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
US7833427B2 (en) * 2006-08-14 2010-11-16 Micron Technology, Inc. Electron beam etching device and method
JP2009200080A (ja) * 2008-02-19 2009-09-03 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US8890271B2 (en) * 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8507840B2 (en) 2010-12-21 2013-08-13 Zena Technologies, Inc. Vertically structured passive pixel arrays and methods for fabricating the same
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8269985B2 (en) 2009-05-26 2012-09-18 Zena Technologies, Inc. Determination of optimal diameters for nanowires
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US8889455B2 (en) 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
JP5260356B2 (ja) 2009-03-05 2013-08-14 東京エレクトロン株式会社 基板処理方法
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US8236700B2 (en) * 2009-08-17 2012-08-07 Tokyo Electron Limited Method for patterning an ARC layer using SF6 and a hydrocarbon gas
JP2014216331A (ja) * 2013-04-22 2014-11-17 株式会社日立ハイテクノロジーズ プラズマエッチング方法
TWI612182B (zh) * 2013-09-09 2018-01-21 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
WO2017114725A1 (en) * 2015-12-31 2017-07-06 Asml Netherlands B.V. Etch-assist features

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5549784A (en) * 1992-09-04 1996-08-27 Intel Corporation Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
US6069087A (en) * 1998-08-25 2000-05-30 Micron Technology, Inc. Highly selective dry etching process
US6337277B1 (en) * 2000-06-28 2002-01-08 Lam Research Corporation Clean chemistry low-k organic polymer etch
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US7125496B2 (en) * 2001-06-28 2006-10-24 Hynix Semiconductor Inc. Etching method using photoresist etch barrier

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329050B2 (en) 2008-08-25 2012-12-11 Tokyo Electron Limited Substrate processing method
CN101661228B (zh) * 2008-08-25 2014-05-14 东京毅力科创株式会社 基板处理方法
CN102054685B (zh) * 2009-10-29 2012-05-30 中芯国际集成电路制造(上海)有限公司 钝化层干法刻蚀方法
CN103091747A (zh) * 2011-10-28 2013-05-08 清华大学 一种光栅的制备方法
CN103091747B (zh) * 2011-10-28 2015-11-25 清华大学 一种光栅的制备方法
US9246071B2 (en) 2011-10-28 2016-01-26 Tsinghua University Manufacturing method of grating

Also Published As

Publication number Publication date
TW200409224A (en) 2004-06-01
JP2004103925A (ja) 2004-04-02
JP3672900B2 (ja) 2005-07-20
US20040217086A1 (en) 2004-11-04
TWI276166B (en) 2007-03-11

Similar Documents

Publication Publication Date Title
CN1495854A (zh) 图形形成方法
CN1229853C (zh) 半导体装置用衬底的制造方法及半导体装置用衬底
CN100347832C (zh) 电子器件材料的制造方法
CN1143366C (zh) 半导体集成电路装置的制造方法
CN1205664C (zh) 半导体装置及其制造方法
CN1290157C (zh) 化学气相沉积设备以及化学气相沉积设备的清洗方法
CN1499584A (zh) 产生气体等离子体的方法和装置及制造半导体器件的方法
CN1860596A (zh) 电子器件材料的制造方法
CN1521803A (zh) 半导体器件的制造方法
CN1146024C (zh) 在掩模二氧化硅上钻孔的等离子蚀刻方法
CN1820373A (zh) 栅极绝缘膜的形成方法、存储介质、计算机程序
CN1453823A (zh) 图案形成方法和半导体器件的制造方法
CN1314706A (zh) 形成元件隔离区的方法
CN100347854C (zh) 半导体器件及其制造方法
CN101043004A (zh) 等离子体蚀刻方法
CN1929096A (zh) 等离子体灰化方法
CN1213456A (zh) 模样形成方法
CN1287430C (zh) 干蚀刻方法
CN101038873A (zh) 半导体装置的制造方法
CN1135606C (zh) 干式腐蚀方法
CN1650417A (zh) 半导体器件及其制造方法
CN1579011A (zh) Cvd设备以及使用cvd设备清洗cvd设备的方法
CN1836317A (zh) 成膜方法、半导体装置的制造方法、半导体装置、基板处理系统
CN1203533C (zh) 有机膜的腐蚀方法、半导体器件制造方法及图形形成方法
CN1534737A (zh) 干式蚀刻装置及干式蚀刻方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned