CN100347854C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100347854C
CN100347854C CNB031082734A CN03108273A CN100347854C CN 100347854 C CN100347854 C CN 100347854C CN B031082734 A CNB031082734 A CN B031082734A CN 03108273 A CN03108273 A CN 03108273A CN 100347854 C CN100347854 C CN 100347854C
Authority
CN
China
Prior art keywords
film
interlayer dielectric
semiconductor device
dielectric
sioc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031082734A
Other languages
English (en)
Other versions
CN1467840A (zh
Inventor
各務克巳
綿谷宏文
池田雅延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1467840A publication Critical patent/CN1467840A/zh
Application granted granted Critical
Publication of CN100347854C publication Critical patent/CN100347854C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种可以抑制在化学增强型光刻胶膜中的溶解障碍现象的半导体器件。更加具体来说，在一个半导体基片上形成接触图案之后，在该接触图案上形成一个布线图案。SiC膜、第一SiOC膜、SiC膜、第二SiOC膜、作为防扩散膜的USG膜和作为防反射膜的氮化硅膜形成在该布线图案上。然后使用该化学增强型光刻胶膜和另一种化学增强型光刻胶膜形成一个双重镶嵌结构。按照这种方式，在形成作为防反射膜的氮化硅膜过程中产生的氮气被防止扩散到形成在该氮化硅膜下方的第二SiOC膜中。相应地，可以避免氮气与包含在第二SiOC膜中的H基发生反应，并且可以避免在第二SiOC膜中产生例如NH这样的胺基。因此，可以避免在该化学增强型光刻胶膜中出现溶解障碍现象。

Description

半导体器件及其制造方法
技术领域
本发明一般涉及半导体器件，特别涉及用作为层间绝缘膜的包含C或H的氧化膜以及化学增强型光刻胶形成的半导体器件。
背景技术
现在对消耗较少电能并且仍然能够执行高速操作的较小的半导体器件的需求增加。为了满足这种需求，使用具有低电阻率的铜的铜镶嵌处理被用于形成布线结构，特别是多层互连结构。于此同时，考虑在多层互连结构中采用低介电常数的绝缘膜来减小寄生电容。对于减小层间绝缘膜材料的介电常数的需求随着ULSI的尺寸减小而增加。
低介电常数薄膜的一个例子是SiOC膜。
随着半导体器件变得更小，KrF受激准分子激光(波长为248nm)被用作为形成微小图案的光刻技术的曝光光源。对于远紫外线具有较高的穿透性并且对于形成微小图案具有良好的灵敏度的化学增强型光刻胶被用作为用于KrF受激准分子激光的光刻胶膜。
但是，随着光源的波长变短，半导体器件的基片的反射率变大，并且波长被限制为较窄的频带，通常导致驻波。对于驻波，可能由于在半导体器件的台阶部分的光泄露而导致缺陷图案，并且分辨率线宽随着光刻胶膜厚度的改变而周期性地变化。因此，在要被处理的薄膜上形成具有驻波限制效果的防反射膜之后，应当对要被处理的薄膜进行蚀刻。
作为防止在光刻胶膜上的缺陷图案的方法，日本专利公开No.11-97442公开在图1A和1B中所示的一种结构和方法，其中形成铝布线图案。
图1A和1B示出制造采用常规防反射膜和防反应膜的半导体器件的方法。
如图1A中所示，氧化硅膜2、铝布线3、作为防反射膜的氮氧化硅膜4、作为防反应膜的氧化硅膜5以及化学增强型光刻胶膜6按该次序形成在半导体基片1上。
形成氮氧化硅膜4的目的是提供一种限制驻波效应的防反射膜。但是，氮氧化硅膜4本身是不稳定的。结果，例如铵(NH3)和胺(R-NH2)这样的碱性物质附着到氮氧化硅膜4上，并且与包含在化学增强型光刻胶膜6中的酸发生中和反应。这种中和反应导致防碍化学增强型光刻胶膜6的氧化反应，并且防止在化学增强型光刻胶膜6上形成图案的问题。
为了避免这些问题，作为化学稳定防反应膜的氧化硅膜5形成在氮氧化硅膜4和化学增强型光刻胶膜6之间。并且，氧化硅膜5限制在与化学增强型光刻胶膜6的界面上出现图案拖动的情况。
在铝布线3上形成要作为防反射膜的氮氧化硅膜4以及要作为防反应膜的氧化硅膜5之后，化学增强型光刻胶膜6被构图，如图1B中所示，从而可以限制驻波，并且还可以避免碱性物质附着到防反应膜上。相应地，可以避免光刻胶图案拖动，并且可以获得具有较小的驻波影响并且线宽控制良好的图案。
如上文所述，对更小、更节能以及更高速的半导体器件的需求增加。为了满足这种需求，建议在半导体器件中采用低介电常数的层间绝缘膜。可以用作为低介电常数层间绝缘膜的绝缘膜的例子包括SiOC膜。
用于SiOC膜的来源气体包括Si(CH3)4、Si(CH3)3H等等。SiOC膜是通过等离子体CVD方法而形成的低介电常数绝缘膜。
图2示出对USG(未掺杂的硅酸盐玻璃)膜和SiOC膜执行FT-IR(傅利叶变换红外频谱)测量的结果。
从图2可以看出，该SiOC膜可以为包括C-H基、Si-CH3基、SiC基、以及Si-OCH基的氧化膜。这种SiOC膜的膜密度低至1.3g/cc。USG膜通过CVD方法形成的氧化膜。在USG膜中，仅仅可以观察到SiO耦合。并且，ULG膜具有较高密度和较高介电常数，不包括例如C这样的实际掺杂剂。
图3至8示出制造半导体器件的常规方法，其中SiOC膜被用作为一个层间绝缘膜。
如图3中所示，在半导体基片101上形成氮化硅膜111和层间绝缘膜151之后，在该层间绝缘膜151上对用于形成接触孔(未示出)的化学增强型光刻胶膜进行构图，然后进行蚀刻以形成接触孔(未示出)。
然后沿着该接触孔(未示出)的内壁形成一个紧密接触层121。在用钨膜131填育该接触孔之后，通过CMP方法除去该紧密接触层121和钨膜131的过量部分，以形成一个接触图案141。然后按次序把氮化硅膜112、SiOC膜161和被用作为防反射膜的氮化硅膜301形成在该接触图案141上。然后在该氮化硅膜301上形成用于形成布线图案的化学增强型光刻胶膜(未示出)，并且形成对应于所需布线图案的形状的光刻胶窗口。
利用化学增强型光刻胶膜作为掩膜，执行蚀刻，并且形成通过该氮化硅膜301、氮化硅膜112和层间绝缘膜151的布线图案凹槽(未示出)。
沿着该布线图案的内壁形成一个Ta膜，并且形成Cu膜以填充该凹槽。然后通过CMP方法从SiOC膜161的上表面上除去Ta膜和Cu膜的过量部分，从而由Ta膜和Cu膜所构成的布线图案仅仅形成在布线图案凹槽的内部。
在图3所示的步骤中，按次序在布线图案211上形成氮化硅膜113、SiOC膜162、氮化硅膜114、SiOC膜163以及作为防反射膜的氮化硅膜302。
然后在作为防反射膜的氮化硅膜302上对用于形成通孔图案的化学增强型光刻胶膜182进行构图，以形成光刻胶窗口182a，如图4中所示。
与图4中所示的光刻胶窗口182a的情况相同，引向图中的壁面的引线表示整个空间。
如图5中所示，然后以化学增强型光刻胶膜182作为掩膜执行蚀刻。结果，光刻胶窗口182a的形状被转印到SiOC膜162、氮化硅膜114、SiOC膜163和作为防反射膜的氮化硅膜302上。相应地，形成具有对应于光刻胶窗口182a的形状的开口162a、开口114a、开口163a和开口302a。
由例如树脂这样的材料所制成的保护膜221然后形成在氮化硅膜113上的开口162a中，如图6中所示。
如图7中所示，具有对应于所需布线图案的形状的光刻胶开口183b的化学增强型光刻胶膜183然后形成在该作为防反射膜的氮化硅膜302上。在图8中所示的步骤中，利用化学增强型光刻胶膜183作为掩膜，对氮化硅膜302和下方的SiOC膜163执行干法蚀刻。结果形成对应光刻胶开口183b形状的布线凹槽图案。
然后从通孔图案162a上除去保护膜221。在形成由例如Ta这样的材料所制成的阻挡金属膜之后，用例如铜这样的导电材料填充该布线凹槽图案和通孔图案。然后通过CMP方法除去阻挡金属膜和Cu层的过量部分。结果形成具有所需通孔接点的Cu布线图案。
但是，在形成用于在作为防反射膜的氮化硅膜302上形成布线图案的化学增强型光刻胶膜183的情况中，如图7中所示，化学增强型光刻胶膜231可能不被显影所溶解并且可能保留在保护膜221上的通孔图案形成孔中。
并且，在对与剩余的化学增强型光刻胶膜231相接触或者在其附近的SiOC膜163执行蚀刻以在图7中所示的结构中形成布线图案的情况中，由于化学增强型光刻胶膜231的不溶解部分的遮挡效果，导致在通孔图案形成孔周围形成套管状的蚀刻剩余物241。这导致不能够形成布线图案凹槽的问题。
通常，正型化学增强型光刻胶膜通过曝光产生酸，并且包含可以在曝光之后通过热处理改变反应产物的极性的组合物。极化是由于所产生的酸的催化反应所造成的，并且化学增强型光刻胶膜获得对显影溶液的溶解性。按照这种方式，执行构图。另一方面，负型的化学增强型光刻胶膜包含与在曝光之后通过热处理的反应产物交联的组合物，并且通过所产生酸的催化反应而交联。结果，光刻胶膜被显影溶液所定影，并且执行构图。
考虑到上述情况，可以认为由于酸反应受到阻碍而出现图7和8中所示的对化学增强型光刻胶膜观察到的溶解障碍现象。更加具体来说，在图7中所示的半导体器件中，可以认为由于碱被施加到化学增强型光刻胶膜231上，从而出现中和反应。
用于SiC膜的生长气体包括四甲基硅烷(Si(CH3)4)和CO2。用于SiOC膜的生长气体包括四甲基环四硅烷(CH3(H)SiO4)、CO2和O2。用于作为防反射膜的氮化硅膜的生长气体包括SiH4、NH3和N2。
考虑到这种情况，在图7中所示的半导体器件中的化学增强型光刻胶膜231中观察到的溶解障碍现象可以被考虑如下。当在形成作为防反射膜的氮化硅膜302的过程中产生的NH3气体被溶解或者N2气体被扩散到在作为防反射膜的氮化硅膜302下方形成的SiOC膜163中然后与包含在SiOC膜163中的H基发生反应时，例如NH这样的胺基可以在SiOC膜163中产生。按照这种方式产生的胺基被提供到形成在通孔中的保护膜221上的化学增强型光刻胶膜231，并且阻止化学增强型光刻胶膜231的氧化反应。因此，在化学增强型光刻胶膜231中出现溶解障碍现象。
在SiOC膜被用作为层间绝缘膜以及氮化硅膜被形成为在SiOC膜上的防反射膜以使用双重镶嵌处理制造具有多层互联结构的半导体器件的情况中，在图7中所示的结构中，氮化硅膜302被形成在SiOC膜163上的防反射膜。但是，氮化硅膜302包含氮(N)，并且如果氮与包含在SiOC膜163中的H基发生反应，则例如NH这样的胺基在SiOC膜163中产生。当胺基到达通孔中的化学增强型光刻胶膜231时，光氧化物被中和，导致对氧化反应的障碍。
发明内容
本发明的一般目的是提供一种消除上述缺点的半导体器件。
本发明的一个更加具体的目的是使用双重镶嵌处理提供一种具有多层互连结构的半导体器件，其中在作为层间绝缘膜的SiOC膜上形成一个氮化硅膜作为防反射膜。该半导体器件防止该化学增强型光刻胶膜的溶解障碍效应，并且在构图中具有高精度。
本发明的上述目的通过一种半导体器件而实现，该半导体器件包括一个基片以及形成在该基片上的多层互连结构，该多层互连结构包括：由含碳的氧化硅膜所制成的层间绝缘膜；不含氮并且形成在该层间绝缘膜上的第一绝缘膜；以及形成在不含氮的第一绝缘膜上并且含氮的第二绝缘膜，其中所述第一绝缘膜包括SiC、磷掺杂的硅酸盐和SiOC至少之一。
当不含氮的绝缘膜形成在由含碳的氧化硅膜所制成的层间绝缘膜和含氮的绝缘膜之间时，防止在形成含氮的绝缘膜过程中产生的氮气扩散到由含碳的氧化硅膜所制成的层间绝缘膜中。相应地，可以避免由于氮气与包含在该层间绝缘膜中的H基发生反应而产生例如NH这样的胺基。结果，可以避免在该层间绝缘膜附近的化学增强型光刻胶膜中的溶解障碍现象，并且可以对具有多层互连结构的半导体器件执行良好的构图。
本发明的上述目的还可以通过一种制造具有多层互连结构的半导体器件的方法来实现。该方法包括如下步骤：
在基片上形成由含碳的氧化膜所制成的层间绝缘膜；
使用不含氮的气体在该层间绝缘膜上形成一个绝缘膜；
形成与该绝缘膜接触的一个防反射膜；
形成与该防反射膜接触的一个化学增强型光刻胶膜；以及
对该化学增强型光刻胶膜进行构图。
本发明的上述目的还通过一种制造半导体器件的方法来实现，其中包括如下步骤：
在一个基片上形成第一层间绝缘膜；
在第一层间绝缘膜上形成由含碳的氧化硅膜所制成的第二层间绝缘膜；
使用不含氮的气体在第二层间绝缘膜上形成一个绝缘膜；
形成与该绝缘膜接触的一个防反射膜；
形成穿过第一层间绝缘膜和第二层间绝缘膜的第一通孔；以及
用与该防反射膜相接触地形成的化学增强型光刻胶膜作为掩膜；形成穿过第二层间绝缘膜的第二通孔。
从下文结合附图的详细描述中，本发明的上述和其他目的和特点将变得更加清楚。
附图说明
图1A和1B示出制造具有防反射膜和防反应膜的半导体器件的常规方法；
图2示出通过FT-IR分析设备对USG膜和SiOC膜进行分析的结果；
图3示出在制造采用SiOC膜作为层间绝缘膜的半导体器件的常规方法中的第一步骤；
图4示出在制造采用SiOC膜作为层间绝缘膜的半导体器件的常规方法中的第二步骤；
图5示出在制造采用SiOC膜作为层间绝缘膜的半导体器件的常规方法中的第三步骤；
图6示出在制造采用SiOC膜作为层间绝缘膜的半导体器件的常规方法中的第四步骤；
图7示出在制造采用SiOC膜作为层间绝缘膜的半导体器件的常规方法中的第五步骤；
图8示出在制造采用SiOC膜作为层间绝缘膜的半导体器件的常规方法中的第六步骤；
图9示出一种半导体器件的结构，其中作为层间绝缘膜的USG膜、作为阻挡膜的USG膜以及防扩散膜被夹在双重镶嵌结构形成区中；
图10示出一种半导体器件的结构，其中作为层间绝缘膜的FSG膜、作为阻挡膜的SiN膜以及防扩散膜被夹在双重镶嵌结构形成区中；
图11示出一种半导体器件的结构，其中作为层间绝缘膜的FSG膜、作为阻挡膜的SiN膜以及防扩散膜被夹在双重镶嵌结构形成区中；
图12示出一种半导体器件的结构，其中作为层间绝缘膜的SiOC膜、作为阻挡膜的SiC膜以及防扩散膜被夹在双重镶嵌结构形成区中；
图13示出一种半导体器件的结构，其中作为层间绝缘膜的SiOC膜、作为阻挡膜的SiC膜以及防扩散膜被夹在双重镶嵌结构形成区中，并且SiN膜在最上层SiOC膜上形成为一个防反射膜；
图14示出一种半导体器件的结构，其中氧化膜形成在SiOC膜和作为防反射膜的SiN膜之间；
图15示出在改变要形成在作为层间绝缘膜的SiOC膜和作为防反射膜的氮化硅膜之间的绝缘膜的类型和厚度时，进行试验以确定在化学增强型光刻胶膜中是否出现溶解障碍现象；
图16示出根据本发明第一实施例制造半导体器件的方法中的第一步骤；
图17示出根据本发明第一实施例制造半导体器件的方法中的第二步骤；
图18示出根据本发明第一实施例制造半导体器件的方法中的第三步骤；
图19示出根据本发明第一实施例制造半导体器件的方法中的第四步骤；
图20示出根据本发明第一实施例制造半导体器件的方法中的第五步骤；
图21示出根据本发明第一实施例制造半导体器件的方法中的第六步骤；
图22示出根据本发明第一实施例制造半导体器件的方法中的第七步骤；
图23示出根据本发明第一实施例制造半导体器件的方法中的第八步骤；
图24示出根据本发明第一实施例制造半导体器件的方法中的第九步骤；
图25示出根据本发明第一实施例制造半导体器件的方法中的第十步骤；
图26示出根据本发明第一实施例制造半导体器件的方法中的第十一步骤；
图27示出根据本发明第一实施例制造半导体器件的方法中的第十二步骤；
图28示出根据本发明第一实施例制造半导体器件的方法中的第十三步骤；
图29示出根据本发明第一实施例制造半导体器件的方法中的第十四步骤；
图30示出根据本发明第一实施例制造半导体器件的方法中的第十五步骤；以及
图31示出根据本发明第一实施例制造半导体器件的方法中的第十六步骤。
具体实施方式
下面参照附图描述本发明的实施例。
本发明的发明人对本发明的原理进行深入的研究。在研究过程中，发明人进行实验其中在双重镶嵌结构形成区中的层间绝缘膜和作为阻挡层的防扩散膜被以各种方式改变，并且氮化硅膜被形成为在最上层的层间绝缘膜上的防反射膜。本发明人观察在该通孔中的保护膜上的化学增强型光刻胶膜是否受到溶解障碍现象的影响。其实验结果在下文中描述。
图9示出一种半导体器件的结构，其中作为层间绝缘膜的USG膜和作为阻挡层和防扩散膜的氮化硅膜被叠加在双重镶嵌结构形成区中。
在半导体基片101上形成氮化硅膜111和USG膜251之后，在层间绝缘膜251上对用于形成接触孔的化学增强型光刻胶膜(未示出)进行构图，然后进行蚀刻，以形成该接触孔。
然后在该接触孔中形成紧密接触层121和钨膜131。在此之后，存在于接触孔外部的紧密接触层121和钨膜131的过量部分被通过CMP方法而除去，因此形成接触图案141。
然后，在该接触图案141上形成氮化硅膜112、USG膜252和作为防反射膜的SiN膜(未示出)。接着在作为防反射膜的氮化硅膜(未示出)上对用于形成布线图案的化学增强型光刻胶膜(未示出)进行构图。利用用于形成布线图案的化学增强型光刻胶膜作为掩膜，执行蚀刻以形成通过作为防反射膜的氮化硅膜(未示出)、氮化硅膜112和USG膜252的布线图案凹槽(未示出)。然后在该布线图案凹槽(未示出)内部形成Ta膜191和Cu膜201，并且通过CMP方法除去存在于该布线图案凹槽外部的Ta膜191和Cu膜201的过量部分。按照这种方式，形成布线图案211。
然后在布线图案211上形成氮化硅膜113、USG膜253、氮化硅膜114、USG膜254和作为防反射膜的氮化硅膜302。
在图9中所示结构的半导体器件中，本发明人按照与制造图4至8中所示的常规半导体器件的方法相同的方式形成双重镶嵌结构。结果，对于化学增强型光刻胶膜观察到上述溶解障碍现象。
图10示出一种半导体器件的结构，其中在双重镶嵌结构形成区中叠加作为层间绝缘膜的FSG膜以及作为阻挡层和防扩散膜的氮化硅膜。
在该结构中，到形成接触图案为止的步骤与制造图9中所示的半导体器件的步骤相同。相应地，相同的参考标号表示相同的部件，并且在下文的描述中省略对它们的说明。
在形成接触图案141之后，在该接触图案141上形成氮化硅膜112、FSG膜261和作为防反射膜的氮化硅膜(未示出)。然后在作为防反射膜的氮化硅膜(未示出)上对用于形成布线图案的化学增强型光刻胶膜(未示出)进行构图。以用于形成布线图案的化学增强型光刻胶膜(未示出)作为掩膜，执行蚀刻，以形成通过作为防反射膜的SiN膜(未示出)的布线图案凹槽(未示出)、氮化硅膜112和FSG膜261。然后在该布线凹槽(未示出)内部形成Ta膜191和Cu膜201。通过CMP方法除去在布线图案凹槽(未示出)外部的Ta膜191和Cu膜201的过量部分。因此，形成布线图案211。
接着在布线图案211上形成氮化硅膜113、FSG膜262、氮化硅膜114、SiOC膜163和作为防反射膜的氮化硅膜302。
在具有图10中所示的结构的半导体器件中，本发明人按照与图4至8中所示的常规半导体器件的制造方法相同的方式形成双重镶嵌结构。结果，对该化学增强型光刻胶膜没有观察到溶解障碍现象。
图11示出一种半导体器件的结构，其中在双重镶嵌形成区中形成作为层间绝缘膜的FSG膜以及作为阻挡层和防扩散层的SiC膜。
在该结构中，到形成接触图案为止的步骤与制造图9中所示的半导体器件的步骤相同。相应地，相同的参考标号表示相同的部件，并且将在下文中省略对它们的描述。
在形成接触图案141之后，在接触图案141上形成SiC膜171、FSG膜261和作为防反射膜的氮化硅膜(未示出)。然后在作为防反射膜的氮化硅膜(未示出)上对用于形成布线图案的化学增强型光刻胶膜(未示出)进行构图。以用于形成布线图案的化学增强型光刻胶膜(未示出)作为掩膜，执行蚀刻以形成通过作为防反射膜的氮化硅膜(未示出)、SiC膜171和FSG膜261的布线图案凹槽(未示出)。然后在该布线图案凹槽(未示出)内部形成Ta膜191和Cu膜201。通过CMP方法除去在该布线图案凹槽外部的Ta膜191和Cu膜201的过量部分。因此，形成一个布线图案211。
然后，在布线图案211上形成SiC膜172、FSG膜262、SiC膜173、FSG膜263和作为防反射膜的氮化硅膜302。
在具有图11中所示结构的半导体器件中，本发明人按照与图4至8中所示的常规半导体器件的制造方法相同的方式形成双重镶嵌结构。结果，对该化学增强型光刻胶膜没有观察到溶解障碍现象。
按照上述方式，如图9至11中所示，确认在层间绝缘膜、作为阻挡层和防扩散膜的氮化硅膜、以及作为防反射膜的氮化硅膜的任何组合中没有观察到溶解障碍现象。
本发明人接着在如下两个半导体器件的每一个中进行形成双重镶嵌结构的实验：一个为作为防反射膜的氮化硅膜被形成在作为层间绝缘膜的SiOC膜上的半导体器件；以及另一个为作为防反射膜的氮化硅膜不形成在作为层间绝缘膜的SiOC膜上的半导体器件。
图12示出一种半导体器件的结构，其中作为层间绝缘膜SiOC膜和作为阻挡层和防扩散膜的SiC膜被叠加在双重镶嵌结构形成区中。
在该结构中，到形成接触图案为止的步骤与制造图9中所示的半导体器件的步骤相同。相应地，相同的参考标号表示相同的部件，并且将在下文中省略对它们的描述。
在形成接触图案141之后，在接触图案141上形成SiC膜171、SiOC膜161和作为防反射膜的氮化硅膜(未示出)。然后在作为防反射膜的氮化硅膜(未示出)上对用于形成布线图案的化学增强型光刻胶膜(未示出)进行构图。以用于形成布线图案的化学增强型光刻胶膜(未示出)作为掩膜，执行蚀刻以形成通过作为防反射膜的氮化硅膜(未示出)、SiC膜171和SiOC膜161的布线图案凹槽(未示出)。然后在该布线图案凹槽(未示出)内部形成Ta膜191和Cu膜201。通过CMP方法除去在该布线图案凹槽外部的Ta膜191和Cu膜201的过量部分。因此，形成一个布线图案211。
然后，在布线图案211上形成SiC膜172、SiOC膜162、SiC膜173、SiOC膜163和作为防反射膜的氮化硅膜302。
在具有图12中所示结构的半导体器件中，本发明人按照与图4至8中所示的常规半导体器件的制造方法相同的方式形成双重镶嵌结构。结果，对该化学增强型光刻胶膜没有观察到溶解障碍现象。
图13示出作为层间绝缘膜的SiOC膜和作为阻挡层和防扩散膜的SiC膜被叠加在双重镶嵌结构形成区域中，并且一个氮化硅膜被形成为在最上层SiOC膜上的防反射膜。
图13中所示的半导体器件通过在与图12中所示的半导体器件相同结构的SiOC膜163上形成作为防反射膜的氮化硅膜302而获得的。
在图13中，与上述附图相同的部件由相同的参考标号所表示，并且将在下文中省略对它们的描述。
在具有图13中所示结构的半导体器件中，本发明人按照与图4至8中所示的常规半导体器件的制造方法相同的方式形成双重镶嵌结构。结果，对该化学增强型光刻胶膜观察到溶解障碍现象。
从上述对图9至13中所示的半导体器件进行实验的结果判断，本发明人得出结论：在作为层间绝缘膜的SiOC膜上形成作为防反射膜的氮化硅膜之后形成双重镶嵌结构的情况中，在化学增强型光刻胶膜中出现溶解障碍现象。如上文所述，溶解障碍现象的原因是化学增强型光刻胶膜231的氧化反应被受到较大程度的障碍。这是因为在形成作为防反射膜的氮化硅膜302过程中产生的氮气被扩散到在作为防反射膜的氮化硅膜302下方形成的SiOC膜163中，并且与在SiOC膜163中包含的H基发生反应，以在SiOC膜163中产生例如NH这样的胺基。该胺基被施加到形成于该通孔内的保护膜221上的化学增强型光刻胶膜231，从而在化学增强型光刻胶膜231中造成溶解障碍现象。
图14示出一种半导体器件的结构，其中氧化膜311被形成在SiOC膜163和作为图13中所示的半导体器件的防反射膜的SiN膜302之间。
图14中所示的氧化膜311是防止在氮化硅膜302的形成过程中产生的氮气扩散到SiOC膜163中的防扩散膜。由此，氧化膜311防止在SiOC膜163中产生胺基。
图15示出对确定在化学增强型光刻胶膜是否可以观察到溶解障碍现象所执行的实验的结果。在该实验中，具有50nm的膜厚的SiH4型USG膜(折射率：1.47)、具有100nm的膜厚的SiH4型USG膜(折射率：1.47)、具有100nm的膜厚的SiH4型USG膜(折射率：1.51)、以及具有30nm的膜厚的TEOS型USG膜(折射率：1.46)分别被形成为氧化膜311。然后，按照与图4至8所示的常规处理相同的方式形成双重镶嵌结构。
作为用于SiH4型USG膜(折射率：1.47)和SiH4型USG膜(折射率：1.51)的生长气体，使用SiH4、N2O和N2气体。作为用于TEOS型USG膜(折射率：1.46)的生长气体，使用TEOS(四乙氧基甲硅烷，Si(OC2H4)4)和O2气体。
考虑到这种情况，图15示出用在作为层间绝缘膜的SiOC膜和作为防反射膜的氮化硅膜之间形成的各种类型和膜厚的绝缘膜进行试验以确定在化学增强型光刻胶膜中是否出现溶解障碍现象的结果。
如图15中所示，对于SiH4型USG膜(折射率：1.47)和SiH4型USG膜(折射率：1.51)观察到在化学增强型光刻胶膜(未示出)中的溶解障碍现象。
这是因为包含在用于SiH4型USG膜的生长气体中的N2O或N2扩散到SiOC膜163，并且在SiOC膜163中产生胺基。该胺基被提供到化学增强型光刻胶膜(未示出)，并且阻挡该化学增强型光刻胶膜的氧化反应。另一方面，用于TEOS型USG膜(折射率：1.46)的生长气体不包含N2O或N2，并且每个TEOS型USG膜作为防扩散层。结果，在化学增强型光刻胶膜(未示出)中没有出现溶解障碍现象。
考虑到这种情况，最好在一个半导体器件中的SiOC膜和作为防反射膜的SiN膜之间形成例如TEOS型USG膜这样以不包含N的气体作为生长气体的薄膜之后形成双重镶嵌结构。不包含N作为生长气体的薄膜具有大约30nm的膜厚。
(第一实施例)
图16至31示出制造根据本发明第一实施例的半导体器件的方法。在该制造方法中，使用双重镶嵌处理和防反射膜对作为层间绝缘膜的SiOC膜进行构图。
形成接触图案的步骤
参见图16，在半导体基片101上形成电路器件(未示出)之后，在该半导体器件101上形成氮化硅膜111和氧化硅膜151。为了使该电路器件(未示出)的区域平整，通过CMP方法对层间绝缘膜151进行抛光。在此之后，在层间绝缘膜151上对用于形成接触图案(未示出)的化学增强型光刻胶膜进行构图。利用该化学增强型光刻胶膜作为掩膜，执行蚀刻，以形成接触孔(未示出)。然后在该接触孔中形成紧密接触层121和钨膜131。通过CMP方法仅仅使紧密接触层121和钨膜131保持在该接触孔中而形成接触图案141。
形成层间绝缘膜的步骤
参见图17，在接触图案141上形成氮化硅膜112、SiOC膜161和作为防反射膜的氮化硅膜301。
作为用于SiOC膜的来源气体，根据等离子体CVD方法采用例如Si(CH3)3、Si(CH3)3这样的气体。实际处理的例子包括双结果概念(Concept Two Sequel)(由Novellus所开发)，并且用于这些例子中的气体包括CH3(H)SiO4、CO2和O2。与USG膜不同，SiCO膜包含C-H基、Si-CH3基、Si-C基和Si-OCH基。
对用于形成布线图案的化学增强型光刻胶膜进行构图的步骤
下面参见图18，在作为防反射膜的氮化硅膜301上对用于形成布线图案的化学增强型光刻胶膜181进行构图，以形成开口181a。
形成布线图案凹槽的步骤
下面参见图19，以化学增强型光刻胶膜181作为掩膜对氮化硅膜112、SiOC膜161、作为防反射膜的氮化硅膜301进行蚀刻。因此，开口181a被转印，以形成氮化硅膜112中的开口112a，SiOC膜161中的开口161a以及作为防反射膜的氮化硅膜301中的开口301a。
形成用于布线图案的薄膜的步骤
下面参见图20，在氮化硅膜112中的开口112a、SiOC膜161中的开口161a以及作为防反射膜的氮化硅膜301中的开口301a中形成Ta膜和Cu膜。
通过CMP方法形成布线图案的步骤
下面参见图21，对具有图20中所示结构的半导体器件进行抛光，以形成布线图案211。
形成用于形成双重镶嵌结构的层间绝缘膜的步骤
下面参见图22，在布线图案211上形成SiC膜172、SiOC膜162、SiC膜173、SiOC膜163、作为防扩散膜的USG膜252和作为防反射膜的氮化硅膜302。
USG膜252可以是不包含N2O或N2作为生长气体并且具有30nm的厚度的TEOS型USG膜。只要N2O或N2不作为生长气体，则除了USG膜之外的其它任何薄膜可以作为防扩散膜，以避免在作为防反射膜的氮化硅膜301中所包含的氮气扩散到SiOC膜163中，并且还防止在SiOC膜163中产生胺基。
形成用于形成通孔的化学增强型光刻胶膜的步骤
下面参见图23，在作为防反射膜的氮化硅膜302上对化学增强型光刻胶膜182进行构图，用于形成与布线图案211导通的通孔图案。从而形成一个开口182a。
执行蚀刻以形成通孔图案的步骤
下面参见图24，用化学增强型光刻胶膜182作为掩膜执行蚀刻。结果，开口182a被转印，以形成在SiOC膜162中的开口162a、在SiC膜173中的开口173a、在SiOC膜163中的开口163a、在USG膜252中的开口252a以及在作为防反射膜的氮化硅膜302中的开口302a。
形成保护膜的步骤
下面参见图25，由树脂材料所制成的保护膜221形成在SiC膜172上，以在蚀刻时保护SiC膜172。
对用于形成布线图案的化学增强型光刻胶膜进行构图的步骤
下面参见图26，在作为防反射膜的氮化硅膜302上对用于形成布线图案的化学增强型光刻胶膜183进行构图。因此形成一个开口183b。
形成布线图案凹槽的步骤
下面参见图27，用化学增强型光刻胶膜183作为掩膜，对SiOC膜163、作为防扩散膜的USG膜252和作为防反射膜的氮化硅膜302执行蚀刻。结果，开口183b被转印，以形成在SiOC膜163中的开口163b、在作为防扩散膜的USG膜252中的开口252b以及在作为防反射膜的氮化硅膜302中的开口302b。
在图28中所示的步骤中，通过灰化处理除去剩余的化学增强型光刻胶膜183和剩余的保护膜221。
在图29中所示的步骤中，对在USG膜252上作为防反射膜的SiN膜302、SiC膜173和SiC膜172执行蚀刻，以形成在SiC膜173中的开口173b和在SiC膜172中的开口172b。利用在USG膜252中的开口252b做为掩膜，对SiC膜173进行蚀刻。用SiOC膜162中的开口162a作为掩膜对SiC膜172进行蚀刻。
形成用于形成布线图案的薄膜的步骤
下面参见图30，在图29中所示的开口252b、开口163b、开口173b、162a和开口172a内部形成Ta膜192和Cu膜202。
通过CMP方法形成布线图案和通孔图案的步骤
下面参见图31，通过CMP方法进行抛光，作为防扩散膜的SiC膜被形成在USG膜252和布线图案212上。
按照上述方式，在具有使用SiOC膜的双重镶嵌结构的半导体器件中，使用防反射膜对SiOC膜进行构图的情况中，应当在形成例如TEOS型USG膜这样不包含N作为生长气体的薄膜之后形成该双重镶嵌结构，以有效地防止在化学增强型光刻胶膜中出现溶解障碍现象。这种TEOS型USG膜的膜厚应当大约为30nm。
(第二实施例)
在制造半导体器件的方法的第一实施例中，尽管作为防扩散膜的USG膜252形成在SiOC膜163和氮化硅膜302之间，但是不含N作为生长气体的SiC膜可以被用于取代USG膜252。
用于SiC膜的生长气体包括如上文所述的四甲基硅烷(Si(CH3)4)和CO2。
作为防扩散膜的SiC膜形成在SiOC膜163上，并且作为防反射膜的氮化硅膜302形成在SiC膜上。利用这种结构，在作为防反射膜的氮化硅膜302的形成过程中产生的氮气可以防止扩散到形成在作为防反射膜的氮化硅膜302下方的SiOC膜163。并且，可以防止氮气与包含在SiOC膜163中的H基发生反应，并且可以避免在SiOC膜163中产生例如NH这样的胺基。因此，可以有效地避免在化学增强型光刻胶膜中的溶解障碍现象。
(第三实施例)
在制造半导体器件的方法的第一实施例中，尽管作为防扩散膜的USG膜252形成在SiOC膜163和作为防反射膜的氮化硅膜302之间，但是不包含N作为生长气体的PSG膜可以用于取代USG膜252。
用于PSG膜的生长气体包括PH3、O2和He。
更加具体来说，作为防扩散膜的PSG膜形成在SiOC膜163上，并且然后在PSG膜上形成作为防反射膜的氮化硅膜302。利用该结构，可以防止在形成作为防反射膜的氮化硅膜302的过程中产生的氮气扩散到形成在氮化硅膜302下方的SiOC膜163中。并且可以防止氮气与包含在SiOC膜163中的H基发生反应，并且可以避免在SiOC膜163中产生例如NH这样的胺基。因此，可以有效地避免在化学增强型光刻胶膜中的溶解障碍现象。
(第四实施例)
在制造半导体器件的方法的第一实施例中，尽管作为防扩散膜的USG膜252形成在SiOC膜163和作为防反射膜的氮化硅膜302之间，但是不包含N作为生长气体并且具有比SiOC膜163更高的薄膜密度的SiOC膜可以用于取代USG膜252。
用于SiOC膜的生长气体包括四甲基环四硅烷(CH3(H)SiO4)、CO2和O2。
更加具体来说，具有高薄膜密度的SiOC膜被作为防扩散膜形成在SiOC膜163上，并且然后在具有高薄膜密度的SiOC膜上形成作为防反射膜的氮化硅膜302。利用该结构，可以防止在形成作为防反射膜的氮化硅膜302的过程中产生的氮气扩散到形成在氮化硅膜302下方的SiOC膜163中。并且可以防止氮气与包含在SiOC膜163中的H基发生反应，并且可以避免在SiOC膜163中产生例如NH这样的胺基。因此，可以有效地避免在化学增强型光刻胶膜中的溶解障碍现象。
应当指出，本发明不限于在此具体公开的实施例，而是可以在本发明的范围内作出各种变形和改变。

Claims (13)

1.一种半导体器件，其中包括：
基片；以及
形成在该基片上的多层互连结构，
该多层互连结构包括：
由含碳的氧化硅膜所制成的层间绝缘膜；
不含氮并且形成在该层间绝缘膜上的第一绝缘膜；以及
形成在不含氮的第一绝缘膜上并且含氮的第二绝缘膜，
其中所述第一绝缘膜是SiC膜。
2.根据权利要求1所述的半导体器件，其中该层间绝缘膜通过一个多孔绝缘膜而形成。
3.根据权利要求1所述的半导体器件，其中该第一绝缘膜具有100nm或更小的厚度。
4.根据权利要求1所述的半导体器件，其中该第一绝缘膜具有30nm或更小的厚度。
5.根据权利要求1所述的半导体器件，其中：
该层间绝缘膜具有填充导电材料的布线凹槽；
第二层间绝缘膜形成在该基片和层间绝缘膜之间；以及
填充有该导电材料并且从布线凹槽延伸的一个通孔接点形成在该第二层间绝缘膜中。
6.一种制造具有多层互连结构的半导体器件的方法，该方法包括如下步骤：
在基片上形成由含碳的氧化膜所制成的层间绝缘膜；
使用不含氮的气体在该层间绝缘膜上形成SiC绝缘膜；
形成与该绝缘膜接触的防反射膜；
形成与该防反射膜接触的化学增强型光刻胶膜；以及
对该化学增强型光刻胶膜进行构图。
7.一种制造半导体器件的方法，包括如下步骤：
在基片上形成第一层间绝缘膜；
在第一层间绝缘膜上形成由含碳的氧化硅膜所制成的第二层间绝缘膜；
使用不含氮的气体在第二层间绝缘膜上形成SiC绝缘膜；
形成与该SiC绝缘膜接触的防反射膜；
形成穿过第一层间绝缘膜和第二层间绝缘膜的第一通孔；以及
用与该防反射膜相接触地形成的化学增强型光刻胶膜作为掩膜；形成穿过第二层间绝缘膜的第二通孔。
8.根据权利要求7所述的方法，其中该第一层间绝缘膜和第二层间绝缘膜由含碳的氧化硅膜所制成。
9.根据权利要求7所述的方法，其中该含碳的氧化硅膜是一个多孔膜。
10.根据权利要求7所述的方法，其中使用四甲基硅烷(Si(CH3)4)和CO2作为生长气体由SiC膜形成该SiC绝缘膜。
11.根据权利要求7所述的方法，其中使用SiH4、NH3和N2作为生长气体，由SiN膜形成该防反射膜。
12.根据权利要求7所述的方法，其中该SiC绝缘膜具有100nm或更小的膜厚。
13.根据权利要求7所述的方法，其中该SiC绝缘膜具有30nm或更小的膜厚。
CNB031082734A 2002-06-07 2003-03-27 半导体器件及其制造方法 Expired - Fee Related CN100347854C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002166897A JP2004014841A (ja) 2002-06-07 2002-06-07 半導体装置及びその製造方法
JP166897/2002 2002-06-07

Publications (2)

Publication Number Publication Date
CN1467840A CN1467840A (zh) 2004-01-14
CN100347854C true CN100347854C (zh) 2007-11-07

Family

ID=29706738

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031082734A Expired - Fee Related CN100347854C (zh) 2002-06-07 2003-03-27 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US20030227087A1 (zh)
JP (1) JP2004014841A (zh)
KR (1) KR20030095217A (zh)
CN (1) CN100347854C (zh)
TW (1) TW589712B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043724A (ko) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치 제조 방법
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
JP4491283B2 (ja) * 2004-06-10 2010-06-30 信越化学工業株式会社 反射防止膜形成用組成物を用いたパターン形成方法
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
JP4533304B2 (ja) 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
TWI442186B (zh) * 2007-03-28 2014-06-21 Jsr Corp 光阻底層膜用組成物及雙鑲嵌結構之形成方法
KR101275025B1 (ko) * 2007-07-12 2013-06-14 삼성전자주식회사 반도체 소자용 배선 구조물 및 이의 형성방법
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US8742587B1 (en) * 2012-11-18 2014-06-03 United Microelectronics Corp. Metal interconnection structure
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
CN107785246B (zh) * 2016-08-30 2022-10-14 联芯集成电路制造(厦门)有限公司 对基底进行离子注入的方法
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5916823A (en) * 1998-10-13 1999-06-29 Worldwide Semiconductor Manufacturing Corporation Method for making dual damascene contact
US5959361A (en) * 1997-12-03 1999-09-28 United Microelectronics Corp. Dielectric pattern
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
CN1430274A (zh) * 2002-01-02 2003-07-16 艾格瑞系统有限公司 用于隔离多孔低k介电薄膜的结构和方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
US6790789B2 (en) * 2000-10-25 2004-09-14 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
US20020132471A1 (en) * 2001-03-16 2002-09-19 International Business Machines Corporation High modulus film structure for enhanced electromigration resistance
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
US6861347B2 (en) * 2001-05-17 2005-03-01 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
US6797605B2 (en) * 2001-07-26 2004-09-28 Chartered Semiconductor Manufacturing Ltd. Method to improve adhesion of dielectric films in damascene interconnects
JP3780189B2 (ja) * 2001-09-25 2006-05-31 富士通株式会社 半導体装置の製造方法及び半導体装置
US6686273B2 (en) * 2001-09-26 2004-02-03 Sharp Laboratories Of America, Inc. Method of fabricating copper interconnects with very low-k inter-level insulator
US6623654B2 (en) * 2001-11-09 2003-09-23 Taiwan Semiconductor Manufacturing Company Thin interface layer to improve copper etch stop
KR100442867B1 (ko) * 2001-12-07 2004-08-02 삼성전자주식회사 반도체 소자의 듀얼 다마신 구조 형성방법
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US6806203B2 (en) * 2002-03-18 2004-10-19 Applied Materials Inc. Method of forming a dual damascene structure using an amorphous silicon hard mask
US6660627B2 (en) * 2002-03-25 2003-12-09 United Microelectronics Corp. Method for planarization of wafers with high selectivities
US6764774B2 (en) * 2002-06-19 2004-07-20 International Business Machines Corporation Structures with improved adhesion to Si and C containing dielectrics and method for preparing the same
US6770570B2 (en) * 2002-11-15 2004-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959361A (en) * 1997-12-03 1999-09-28 United Microelectronics Corp. Dielectric pattern
US5916823A (en) * 1998-10-13 1999-06-29 Worldwide Semiconductor Manufacturing Corporation Method for making dual damascene contact
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
CN1430274A (zh) * 2002-01-02 2003-07-16 艾格瑞系统有限公司 用于隔离多孔低k介电薄膜的结构和方法

Also Published As

Publication number Publication date
TW200308053A (en) 2003-12-16
TW589712B (en) 2004-06-01
US20090149031A1 (en) 2009-06-11
JP2004014841A (ja) 2004-01-15
KR20030095217A (ko) 2003-12-18
US20030227087A1 (en) 2003-12-11
CN1467840A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
CN100347854C (zh) 半导体器件及其制造方法
CN1819157A (zh) 半导体器件
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1521803A (zh) 半导体器件的制造方法
CN1542980A (zh) 固体摄像装置
CN1893114A (zh) 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法
CN1828918A (zh) 固体摄像装置及其制造方法
CN1493087A (zh) 消去光刻胶与osg之间的反应的方法
CN1832132A (zh) 半导体装置及其制造方法
CN1174409A (zh) 半导体器件及其制造方法
CN1855467A (zh) 半导体装置及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1209650A (zh) 半导体装置及其制造方法
CN1495854A (zh) 图形形成方法
CN1725511A (zh) 半导体器件及其制造方法
CN1862826A (zh) 电介质隔离型半导体装置及其制造方法
CN1681081A (zh) 半导体晶片及其制造方法
CN101030557A (zh) 半导体器件及其制造方法
CN1947478A (zh) 电路基板、电路基板的制造方法及具有电路基板的显示装置
CN1698194A (zh) 电子装置及其制造方法
CN1601741A (zh) 半导体器件及其制造方法
CN1412824A (zh) 半导体集成电路装置的制造方法
CN1135606C (zh) 干式腐蚀方法
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN101034693A (zh) 半导体器件以及半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071107

Termination date: 20100327