JP2002164428A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002164428A JP2002164428A JP2000362462A JP2000362462A JP2002164428A JP 2002164428 A JP2002164428 A JP 2002164428A JP 2000362462 A JP2000362462 A JP 2000362462A JP 2000362462 A JP2000362462 A JP 2000362462A JP 2002164428 A JP2002164428 A JP 2002164428A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- connection hole
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 デュアルダマシン配線の耐熱性およびエレク
トロマイグレーション耐性を向上することのできる技術
を提供する。 【解決手段】 第２配線層の配線２１と第３配線層の配
線２８とを接続するための接続孔２６を取り囲む層間絶
縁膜２３を、配線溝２７を取り囲む絶縁膜２５を構成す
る絶縁材料が有するヤング率と比較して、相対的に小さ
いヤング率を有する絶縁材料で構成する。
トロマイグレーション耐性を向上することのできる技術
を提供する。 【解決手段】 第２配線層の配線２１と第３配線層の配
線２８とを接続するための接続孔２６を取り囲む層間絶
縁膜２３を、配線溝２７を取り囲む絶縁膜２５を構成す
る絶縁材料が有するヤング率と比較して、相対的に小さ
いヤング率を有する絶縁材料で構成する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、いわゆるデュアルダマシン
（dual-damascene）法を用いて形成された多層配線構
造、およびそのような多層配線構造を有する半導体装置
に適用して有効な技術に関する。
その製造技術に関し、特に、いわゆるデュアルダマシン
（dual-damascene）法を用いて形成された多層配線構
造、およびそのような多層配線構造を有する半導体装置
に適用して有効な技術に関する。
【０００２】
【従来の技術】半導体装置の高性能化および微細化に伴
い、多層配線技術は半導体装置製造において必要な技術
となっている。半導体集積回路における配線層の形成法
として、絶縁膜上にアルミニウム（Ａｌ）合金またはタ
ングステン（Ｗ）等の高融点金属薄膜を成膜した後、リ
ソグラフィ工程により配線用薄膜上に配線パターンと同
一形状のレジストパターンを形成し、それをマスクとし
てドライエッチング工程により配線パターンを形成する
方法が知られている。しかし、このアルミニウム合金等
を用いる方法では配線の微細化に伴い、配線抵抗の増大
が顕著となり、それに伴い配線遅延が増加し、半導体装
置の性能が低下する等の問題がある。特に、高性能なロ
ジックＬＳＩ（large scale integrated circuit）にお
いては、その性能阻害要因として大きな問題が生じてい
る。
い、多層配線技術は半導体装置製造において必要な技術
となっている。半導体集積回路における配線層の形成法
として、絶縁膜上にアルミニウム（Ａｌ）合金またはタ
ングステン（Ｗ）等の高融点金属薄膜を成膜した後、リ
ソグラフィ工程により配線用薄膜上に配線パターンと同
一形状のレジストパターンを形成し、それをマスクとし
てドライエッチング工程により配線パターンを形成する
方法が知られている。しかし、このアルミニウム合金等
を用いる方法では配線の微細化に伴い、配線抵抗の増大
が顕著となり、それに伴い配線遅延が増加し、半導体装
置の性能が低下する等の問題がある。特に、高性能なロ
ジックＬＳＩ（large scale integrated circuit）にお
いては、その性能阻害要因として大きな問題が生じてい
る。
【０００３】このため、絶縁膜に形成した溝上に銅（Ｃ
ｕ）を主導体層とする配線用金属を埋め込んだ後、溝外
部の余分な金属をＣＭＰ（chemical mechanical polish
ing）法を用いて除去することにより溝内に配線パター
ンを形成する方法、いわゆるダマシン（damascene）法
が検討されている。なかでも、上層配線が形成される配
線溝および上層配線と下層配線とを接続する接続孔をそ
れぞれ絶縁膜に形成した後、上記接続孔および配線溝に
同時に配線用金属を埋め込むデュアルダマシン法は、前
記アルミニウム合金等を用いる方法に比べて、配線抵抗
を約２０％程度減らせることに加えて、大幅な製造工程
の簡略化、低コスト化およびＱＴＡＴ（quick turn-and
around time）化を実現することができる。
ｕ）を主導体層とする配線用金属を埋め込んだ後、溝外
部の余分な金属をＣＭＰ（chemical mechanical polish
ing）法を用いて除去することにより溝内に配線パター
ンを形成する方法、いわゆるダマシン（damascene）法
が検討されている。なかでも、上層配線が形成される配
線溝および上層配線と下層配線とを接続する接続孔をそ
れぞれ絶縁膜に形成した後、上記接続孔および配線溝に
同時に配線用金属を埋め込むデュアルダマシン法は、前
記アルミニウム合金等を用いる方法に比べて、配線抵抗
を約２０％程度減らせることに加えて、大幅な製造工程
の簡略化、低コスト化およびＱＴＡＴ（quick turn-and
around time）化を実現することができる。
【０００４】ところで、上記配線溝が形成される絶縁膜
（以下、単に配線層間膜と略す）、および上記接続孔が
形成される絶縁膜（以下、単にビア（via）層間膜と略
す）には、それぞれエッチングストッパ膜およびシリコ
ン酸化膜（ＳｉＯ2）が下層から順に堆積された積層構
造が提案されている。シリコン酸化膜は、たとえばＴＥ
ＯＳ（tetra ethyl ortho silicate : Si(OC2H5)）ガス
とオゾン（Ｏ3）ガスとを用いたプラズマＣＶＤ（chemi
cal vapor deposition）法で成膜されるＴＥＯＳ酸化膜
からなる。なお、絶縁膜をＴＥＯＳ酸化膜で構成する場
合は、エッチングストッパ膜として、通常プラズマＣＶ
Ｄ法で成膜されるシリコン窒化膜（ＳｉＮ）が用いられ
る。
（以下、単に配線層間膜と略す）、および上記接続孔が
形成される絶縁膜（以下、単にビア（via）層間膜と略
す）には、それぞれエッチングストッパ膜およびシリコ
ン酸化膜（ＳｉＯ2）が下層から順に堆積された積層構
造が提案されている。シリコン酸化膜は、たとえばＴＥ
ＯＳ（tetra ethyl ortho silicate : Si(OC2H5)）ガス
とオゾン（Ｏ3）ガスとを用いたプラズマＣＶＤ（chemi
cal vapor deposition）法で成膜されるＴＥＯＳ酸化膜
からなる。なお、絶縁膜をＴＥＯＳ酸化膜で構成する場
合は、エッチングストッパ膜として、通常プラズマＣＶ
Ｄ法で成膜されるシリコン窒化膜（ＳｉＮ）が用いられ
る。
【０００５】しかし、シリコン酸化膜の比誘電率は約４
程度、シリコン窒化膜の比誘電率は約７程度であること
から、デザインルールを０.１３μｍとする世代以降で
は、配線容量の増大に起因する配線遅延の急増を銅配線
の導入だけでは抑えられないことが考えられた。そこ
で、配線層間膜を構成する材料として、比誘電率が２〜
３程度の低誘電率材料の採用が検討されている。
程度、シリコン窒化膜の比誘電率は約７程度であること
から、デザインルールを０.１３μｍとする世代以降で
は、配線容量の増大に起因する配線遅延の急増を銅配線
の導入だけでは抑えられないことが考えられた。そこ
で、配線層間膜を構成する材料として、比誘電率が２〜
３程度の低誘電率材料の採用が検討されている。
【０００６】配線層間膜を低誘電率膜で構成することに
より、シリコン酸化膜で構成した場合と比較して配線容
量を低減することが可能となる。さらに所望する配線抵
抗を得るために必要な相対的に厚い配線を形成しても、
配線層間膜が低誘電率膜で構成されているので、同層の
隣接する配線間の配線容量を相対的に低く抑えることが
可能となる。
より、シリコン酸化膜で構成した場合と比較して配線容
量を低減することが可能となる。さらに所望する配線抵
抗を得るために必要な相対的に厚い配線を形成しても、
配線層間膜が低誘電率膜で構成されているので、同層の
隣接する配線間の配線容量を相対的に低く抑えることが
可能となる。
【０００７】なお、低誘電率材料からなる層間絶縁膜を
適用したダマシン配線の形成方法としては、幾つかの方
法が提案されており、たとえばプレスジャーナル発行
「月刊セミコンダクターワールド（Semiconductor Worl
d）」１９９８年１１月号、Ｐ７４〜Ｐ７６には、デュ
アルダマシン配線に様々な低誘電率材料を採用した場合
のエッチングプロセスについて述べられている。
適用したダマシン配線の形成方法としては、幾つかの方
法が提案されており、たとえばプレスジャーナル発行
「月刊セミコンダクターワールド（Semiconductor Worl
d）」１９９８年１１月号、Ｐ７４〜Ｐ７６には、デュ
アルダマシン配線に様々な低誘電率材料を採用した場合
のエッチングプロセスについて述べられている。
【０００８】また、辰巳の特開平８−３１６２０９号公
報には、有機高分子系絶縁膜上に酸化シリコン系絶縁膜
が形成された、低誘電率の積層絶縁膜に接続孔を開孔す
る際、酸化シリコン系絶縁膜をパターニング後、この酸
化シリコン系絶縁膜パターンをマスクに下層の有機高分
子系絶縁膜をＯ系ガスでプラズマエッチングする方法が
開示されている。
報には、有機高分子系絶縁膜上に酸化シリコン系絶縁膜
が形成された、低誘電率の積層絶縁膜に接続孔を開孔す
る際、酸化シリコン系絶縁膜をパターニング後、この酸
化シリコン系絶縁膜パターンをマスクに下層の有機高分
子系絶縁膜をＯ系ガスでプラズマエッチングする方法が
開示されている。
【０００９】また、鈴木らの特開平９−３０６９８８号
公報には、下層配線を覆う第１絶縁膜上に、第１絶縁膜
よりもエッチング速度が遅い第２絶縁膜を形成した後、
第２絶縁膜に開孔部を形成し、次いで第２絶縁膜よりも
エッチング速度が速い第３絶縁膜を形成する。その後、
第３絶縁膜に開孔部を露出させる溝を形成しかつ開孔部
下の第１絶縁膜に接続孔を形成する方法が開示されてい
る。
公報には、下層配線を覆う第１絶縁膜上に、第１絶縁膜
よりもエッチング速度が遅い第２絶縁膜を形成した後、
第２絶縁膜に開孔部を形成し、次いで第２絶縁膜よりも
エッチング速度が速い第３絶縁膜を形成する。その後、
第３絶縁膜に開孔部を露出させる溝を形成しかつ開孔部
下の第１絶縁膜に接続孔を形成する方法が開示されてい
る。
【００１０】
【発明が解決しようとする課題】しかしながら、配線層
間膜を低誘電率膜で構成し、ビア層間膜をシリコン酸化
膜で構成した銅デュアルダマシンについて本発明者が検
討したところ、以下のような問題点があることが明らか
となった。
間膜を低誘電率膜で構成し、ビア層間膜をシリコン酸化
膜で構成した銅デュアルダマシンについて本発明者が検
討したところ、以下のような問題点があることが明らか
となった。
【００１１】たとえば室温から５００℃程度の昇温によ
って接続孔内の接続部材である銅が熱膨張すると、接続
孔を広げる方向に応力が発生する。しかし、ビア層間膜
を構成するシリコン酸化膜は、熱応力が約１３０ＭＰａ
程度、ヤング率が約７０ＧＰａ程度とそれぞれ相対的に
大きく、弾性変形しにくいという特性がある。そのた
め、シリコン酸化膜は銅の応力に強く反発し、結果とし
て、シリコン酸化膜は接続孔内の銅を圧縮する方向に応
力を発生する。
って接続孔内の接続部材である銅が熱膨張すると、接続
孔を広げる方向に応力が発生する。しかし、ビア層間膜
を構成するシリコン酸化膜は、熱応力が約１３０ＭＰａ
程度、ヤング率が約７０ＧＰａ程度とそれぞれ相対的に
大きく、弾性変形しにくいという特性がある。そのた
め、シリコン酸化膜は銅の応力に強く反発し、結果とし
て、シリコン酸化膜は接続孔内の銅を圧縮する方向に応
力を発生する。
【００１２】銅の膨張による応力はビア層間膜であるシ
リコン酸化膜の応力と反発しあうため、接続孔内の膨張
した銅の一部が配線溝内の配線部材である銅に吸収され
る。降温により体積収縮が起きると、接続孔内を満たす
だけの銅が不足して接続孔内にボイドが発生する。これ
により、熱ストレスを与えられた接続孔内の接続部材の
抵抗が上昇し、さらにはエレクトロマイグレーションに
よって配線の寿命が低下する。
リコン酸化膜の応力と反発しあうため、接続孔内の膨張
した銅の一部が配線溝内の配線部材である銅に吸収され
る。降温により体積収縮が起きると、接続孔内を満たす
だけの銅が不足して接続孔内にボイドが発生する。これ
により、熱ストレスを与えられた接続孔内の接続部材の
抵抗が上昇し、さらにはエレクトロマイグレーションに
よって配線の寿命が低下する。
【００１３】本発明の目的は、デュアルダマシン配線の
耐熱性およびエレクトロマイグレーション耐性を向上す
ることのできる技術を提供することにある。
耐熱性およびエレクトロマイグレーション耐性を向上す
ることのできる技術を提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。 （１）本発明の半導体装置は、配線溝内に形成された配
線と、配線とその下層配線とを接続する接続孔内に配線
と一体に形成された接続部材とを有し、接続孔が形成さ
れた第１絶縁層のヤング率が、配線溝が形成された第２
絶縁層のヤング率よりも相対的に小さいものである。 （２）本発明の半導体装置の製造方法は、配線溝内に形
成された配線と、配線とその下層配線とを接続する接続
孔内に配線と一体に形成された接続部材とを有する半導
体装置を製造する際、基板上に相対的にヤング率の小さ
い第１絶縁層、および相対的にヤング率の大きい第２絶
縁層を順次形成する工程と、第１絶縁層の所定の領域に
接続孔を形成し、第２絶縁層の所定の領域に配線溝を形
成する工程と、接続孔および配線溝の内部に導電部材を
埋め込む工程とを有するものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。 （１）本発明の半導体装置は、配線溝内に形成された配
線と、配線とその下層配線とを接続する接続孔内に配線
と一体に形成された接続部材とを有し、接続孔が形成さ
れた第１絶縁層のヤング率が、配線溝が形成された第２
絶縁層のヤング率よりも相対的に小さいものである。 （２）本発明の半導体装置の製造方法は、配線溝内に形
成された配線と、配線とその下層配線とを接続する接続
孔内に配線と一体に形成された接続部材とを有する半導
体装置を製造する際、基板上に相対的にヤング率の小さ
い第１絶縁層、および相対的にヤング率の大きい第２絶
縁層を順次形成する工程と、第１絶縁層の所定の領域に
接続孔を形成し、第２絶縁層の所定の領域に配線溝を形
成する工程と、接続孔および配線溝の内部に導電部材を
埋め込む工程とを有するものである。
【００１６】上記した手段によれば、配線が埋め込まれ
た配線溝を相対的にヤング率の大きい第２絶縁層で取り
囲み、配線とその下層配線とを接続する接続孔を相対的
にヤング率の小さい第１絶縁層で取り囲むことにより、
昇温において接続孔内で配線と一体に形成された接続部
材の体積が膨張しても、これに追従した第１絶縁層の弾
性変形が起こり、また第２絶縁層が配線の体積膨張に対
して、これを抑える働きをすることから、接続孔内の接
続部材が配線溝内の配線部材へ吸収されるのを抑制する
ことができる。
た配線溝を相対的にヤング率の大きい第２絶縁層で取り
囲み、配線とその下層配線とを接続する接続孔を相対的
にヤング率の小さい第１絶縁層で取り囲むことにより、
昇温において接続孔内で配線と一体に形成された接続部
材の体積が膨張しても、これに追従した第１絶縁層の弾
性変形が起こり、また第２絶縁層が配線の体積膨張に対
して、これを抑える働きをすることから、接続孔内の接
続部材が配線溝内の配線部材へ吸収されるのを抑制する
ことができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１８】なお、本願において、半導体装置というと
きは、特に単結晶シリコン基板上に作られるものだけで
なく、特にそうでない旨が明示された場合を除き、ＳＯ
Ｉ（silicon on insulator）基板やＴＦＴ（thin film
transistor）液晶製造用基板などといった他の基板上に
作られるものを含むものとする。
きは、特に単結晶シリコン基板上に作られるものだけで
なく、特にそうでない旨が明示された場合を除き、ＳＯ
Ｉ（silicon on insulator）基板やＴＦＴ（thin film
transistor）液晶製造用基板などといった他の基板上に
作られるものを含むものとする。
【００１９】さらに、以下の実施の形態において、要素
の数等（個数、数値、量、範囲などを含む）に言及する
場合、特に明示したときおよび原理的に明らかに特定の
数に限定されるときを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でもよい。さら
に、以下の実施の形態において、その構成要素（要素ス
テップ等を含む）は、特に明示した場合および原理的に
明らかに必須であると考えられる場合を除き、必ずしも
必須のものではないことはいうまでもない。
の数等（個数、数値、量、範囲などを含む）に言及する
場合、特に明示したときおよび原理的に明らかに特定の
数に限定されるときを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でもよい。さら
に、以下の実施の形態において、その構成要素（要素ス
テップ等を含む）は、特に明示した場合および原理的に
明らかに必須であると考えられる場合を除き、必ずしも
必須のものではないことはいうまでもない。
【００２０】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合を除き、実質的にその形状などに近似または
類似するものなどを含むものとする。このことは、上記
数値および範囲についても同様である。
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合を除き、実質的にその形状などに近似または
類似するものなどを含むものとする。このことは、上記
数値および範囲についても同様である。
【００２１】（実施の形態１）図１は、本実施の形態１
である半導体装置を示す半導体基板の要部断面図であ
る。
である半導体装置を示す半導体基板の要部断面図であ
る。
【００２２】半導体基板１の主面上の選択的な領域であ
る素子分離領域２に囲まれてｐウェル３またはｎウェル
４が形成されている。素子分離領域２によって囲まれた
活性領域（ｐウェル３およびｎウェル４）の表面にはゲ
ート絶縁膜５が形成され、このゲート絶縁膜５の上には
多結晶シリコンからなるゲート電極６が形成されてい
る。ゲート電極６は、半導体基板１の上に多結晶シリコ
ン膜およびキャップ絶縁膜７を順次堆積し、これらを順
次エッチングして形成される。さらに、ゲート電極６の
側壁にはサイドウォールスペーサ８が設けられている。
る素子分離領域２に囲まれてｐウェル３またはｎウェル
４が形成されている。素子分離領域２によって囲まれた
活性領域（ｐウェル３およびｎウェル４）の表面にはゲ
ート絶縁膜５が形成され、このゲート絶縁膜５の上には
多結晶シリコンからなるゲート電極６が形成されてい
る。ゲート電極６は、半導体基板１の上に多結晶シリコ
ン膜およびキャップ絶縁膜７を順次堆積し、これらを順
次エッチングして形成される。さらに、ゲート電極６の
側壁にはサイドウォールスペーサ８が設けられている。
【００２３】ｐウェル３にはゲート電極６およびサイド
ウォールスペーサ８に対して自己整合的に形成されたｎ
型半導体領域９が設けられている。このｎ型半導体領域
９は、ｎチャネルＭＩＳＦＥＴ（metal insulator semi
conductor field effect transistor）のソース、ドレ
インを構成する。同様に、ｎウェル４にはゲート電極６
およびサイドウォールスペーサ８に対して自己整合的に
形成されたｐ型半導体領域１０が設けられている。この
ｐ型半導体領域１０は、ｐチャネルＭＩＳＦＥＴのソー
ス、ドレインを構成する。
ウォールスペーサ８に対して自己整合的に形成されたｎ
型半導体領域９が設けられている。このｎ型半導体領域
９は、ｎチャネルＭＩＳＦＥＴ（metal insulator semi
conductor field effect transistor）のソース、ドレ
インを構成する。同様に、ｎウェル４にはゲート電極６
およびサイドウォールスペーサ８に対して自己整合的に
形成されたｐ型半導体領域１０が設けられている。この
ｐ型半導体領域１０は、ｐチャネルＭＩＳＦＥＴのソー
ス、ドレインを構成する。
【００２４】なお、本実施の形態１における半導体装置
では、半導体基板１に、たとえばＡＳＩＣ（applicatio
n specific integrated circuit）などの構成要素であ
るＣＭＯＳ（complimentary metal oxide semiconducto
r）デバイスを形成した形態であるが、半導体基板１に
バイポーラトランジスタ、抵抗、容量素子などの種々の
半導体素子を形成した態様を採用することができる。
では、半導体基板１に、たとえばＡＳＩＣ（applicatio
n specific integrated circuit）などの構成要素であ
るＣＭＯＳ（complimentary metal oxide semiconducto
r）デバイスを形成した形態であるが、半導体基板１に
バイポーラトランジスタ、抵抗、容量素子などの種々の
半導体素子を形成した態様を採用することができる。
【００２５】また、ｎチャネルＭＩＳＦＥＴのソース、
ドレインおよびｐチャネルＭＩＳＦＥＴのソース、ドレ
インを相対的に低濃度な半導体領域と相対的に高濃度な
半導体領域とからなるＬＤＤ（lightly doped drain）
構造としてもよい。
ドレインおよびｐチャネルＭＩＳＦＥＴのソース、ドレ
インを相対的に低濃度な半導体領域と相対的に高濃度な
半導体領域とからなるＬＤＤ（lightly doped drain）
構造としてもよい。
【００２６】さらに、ｎチャネルＭＩＳＦＥＴおよびｐ
チャネルＭＩＳＦＥＴ上は第１層間絶縁膜１１で覆われ
ている。ｎ型半導体領域９またはｐ型半導体領域１０上
の第１層間絶縁膜１１の必要部分には接続孔１２が形成
されており、接続孔１２内には、たとえばタングステン
膜からなるプラグ１３が埋め込まれている。このプラグ
１３に接続して、たとえばタングステン膜からなる第１
配線層の配線１４が第１層間絶縁膜１１上に形成されて
いる。
チャネルＭＩＳＦＥＴ上は第１層間絶縁膜１１で覆われ
ている。ｎ型半導体領域９またはｐ型半導体領域１０上
の第１層間絶縁膜１１の必要部分には接続孔１２が形成
されており、接続孔１２内には、たとえばタングステン
膜からなるプラグ１３が埋め込まれている。このプラグ
１３に接続して、たとえばタングステン膜からなる第１
配線層の配線１４が第１層間絶縁膜１１上に形成されて
いる。
【００２７】第１配線層の配線１４の上層には、第２層
間絶縁膜１５が形成されている。第２層間絶縁膜１５
は、たとえばシリコン酸化膜で構成され、第２層間絶縁
膜１５の所定の領域に接続孔１６が形成されている。接
続孔１６内には、たとえばバリアメタル層および主導電
層である銅膜からなるプラグ１７が埋め込まれている。
バリアメタル層は、配線および接続部材の主成分である
銅の拡散を防止するとともに、銅と絶縁膜との接着性を
向上させる機能を有し、たとえば窒化チタン（Ｔｉ
Ｎ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等で
ある。
間絶縁膜１５が形成されている。第２層間絶縁膜１５
は、たとえばシリコン酸化膜で構成され、第２層間絶縁
膜１５の所定の領域に接続孔１６が形成されている。接
続孔１６内には、たとえばバリアメタル層および主導電
層である銅膜からなるプラグ１７が埋め込まれている。
バリアメタル層は、配線および接続部材の主成分である
銅の拡散を防止するとともに、銅と絶縁膜との接着性を
向上させる機能を有し、たとえば窒化チタン（Ｔｉ
Ｎ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等で
ある。
【００２８】プラグ１７の上層には、ストッパ絶縁膜１
８、さらに配線形成用の絶縁膜１９が形成されている。
ストッパ絶縁膜１８は、絶縁膜１９への溝加工の際にエ
ッチングストッパとなる膜であり、絶縁膜１９に対して
エッチング選択比を有する材料を用いる。ストッパ絶縁
膜１８は、たとえばシリコン窒化膜、絶縁膜１９は、た
とえばシリコン酸化膜である。ストッパ絶縁膜１８およ
び絶縁膜１９には、上記プラグ１７に達する配線溝２０
が形成されている。配線溝２０内には、たとえばバリア
メタル層および主導電層である銅膜からなる第２配線層
の配線２１が埋め込まれている。バリアメタル層は、た
とえば窒化チタン、タンタル、窒化タンタル等である。
８、さらに配線形成用の絶縁膜１９が形成されている。
ストッパ絶縁膜１８は、絶縁膜１９への溝加工の際にエ
ッチングストッパとなる膜であり、絶縁膜１９に対して
エッチング選択比を有する材料を用いる。ストッパ絶縁
膜１８は、たとえばシリコン窒化膜、絶縁膜１９は、た
とえばシリコン酸化膜である。ストッパ絶縁膜１８およ
び絶縁膜１９には、上記プラグ１７に達する配線溝２０
が形成されている。配線溝２０内には、たとえばバリア
メタル層および主導電層である銅膜からなる第２配線層
の配線２１が埋め込まれている。バリアメタル層は、た
とえば窒化チタン、タンタル、窒化タンタル等である。
【００２９】第２配線層の配線２１の上層には、キャッ
プ絶縁膜２２、層間絶縁膜２３、配線形成用のストッパ
絶縁膜２４、配線形成用の絶縁膜２５が順次形成されて
いる。キャップ絶縁膜２２および層間絶縁膜２３には、
第２配線層の配線２１に達する接続孔２６が形成されて
おり、ストッパ絶縁膜２４および絶縁膜２５には、第３
配線層が埋め込まれる配線溝２７が形成されている。上
記接続孔２６の孔径は、たとえば約０.２５μｍ程度で
ある。
プ絶縁膜２２、層間絶縁膜２３、配線形成用のストッパ
絶縁膜２４、配線形成用の絶縁膜２５が順次形成されて
いる。キャップ絶縁膜２２および層間絶縁膜２３には、
第２配線層の配線２１に達する接続孔２６が形成されて
おり、ストッパ絶縁膜２４および絶縁膜２５には、第３
配線層が埋め込まれる配線溝２７が形成されている。上
記接続孔２６の孔径は、たとえば約０.２５μｍ程度で
ある。
【００３０】キャップ絶縁膜２２は、層間絶縁膜２３に
対してエッチング選択比を有する材料で構成され、たと
えばシリコン窒化膜とすることができる。シリコン窒化
膜の比誘電率は約７程度と相対的に高いことから、配線
容量を低減することを考慮すれば、シリコン窒化膜から
なるキャップ絶縁膜２２の膜厚はストッパ機能を達する
に十分な膜厚であればできるだけ薄いことが望ましい。
このような要求から、キャップ絶縁膜２２の膜厚は、た
とえば約５０ｎｍ程度とすることができる。
対してエッチング選択比を有する材料で構成され、たと
えばシリコン窒化膜とすることができる。シリコン窒化
膜の比誘電率は約７程度と相対的に高いことから、配線
容量を低減することを考慮すれば、シリコン窒化膜から
なるキャップ絶縁膜２２の膜厚はストッパ機能を達する
に十分な膜厚であればできるだけ薄いことが望ましい。
このような要求から、キャップ絶縁膜２２の膜厚は、た
とえば約５０ｎｍ程度とすることができる。
【００３１】層間絶縁膜２３は、絶縁膜２５を構成する
材料のヤング率よりも相対的に小さいヤング率を有する
材料で構成され、たとえばヤング率が約５０ＧＰａ程度
のフッ素（Ｆ）が添加されたシリコン酸化（ＳｉＯＦ）
膜とすることができる。層間絶縁膜２３の膜厚は、たと
えば約５００ｎｍ程度とすることができる。
材料のヤング率よりも相対的に小さいヤング率を有する
材料で構成され、たとえばヤング率が約５０ＧＰａ程度
のフッ素（Ｆ）が添加されたシリコン酸化（ＳｉＯＦ）
膜とすることができる。層間絶縁膜２３の膜厚は、たと
えば約５００ｎｍ程度とすることができる。
【００３２】ストッパ絶縁膜２４は、絶縁膜２５または
層間絶縁膜２３、あるいはこれら両者に対してエッチン
グ選択比を有する材料で構成され、たとえばシリコン窒
化膜とすることができる。上記キャップ絶縁膜と同様
に、シリコン窒化膜の比誘電率は約７程度と相対的に高
いことから、配線容量を低減することを考慮すれば、シ
リコン窒化膜からなるストッパ絶縁膜２４の膜厚はスト
ッパ機能を達するに十分な膜厚であればできるだけ薄い
ことが望ましい。このような要求から、ストッパ絶縁膜
２４の膜厚は、たとえば約２５ｎｍ程度とすることがで
きる。
層間絶縁膜２３、あるいはこれら両者に対してエッチン
グ選択比を有する材料で構成され、たとえばシリコン窒
化膜とすることができる。上記キャップ絶縁膜と同様
に、シリコン窒化膜の比誘電率は約７程度と相対的に高
いことから、配線容量を低減することを考慮すれば、シ
リコン窒化膜からなるストッパ絶縁膜２４の膜厚はスト
ッパ機能を達するに十分な膜厚であればできるだけ薄い
ことが望ましい。このような要求から、ストッパ絶縁膜
２４の膜厚は、たとえば約２５ｎｍ程度とすることがで
きる。
【００３３】絶縁膜２５は、たとえばヤング率が約７０
ＧＰａ程度のシリコン酸化膜とすることができる。スト
ッパ絶縁膜２４と絶縁膜２５には第３配線層が埋め込ま
れる配線溝２７が形成されるため、その合計膜厚は第３
配線層に必要な設計膜厚で決められ、絶縁膜２５の膜厚
は、たとえば約２００ｎｍ程度とすることができる。
ＧＰａ程度のシリコン酸化膜とすることができる。スト
ッパ絶縁膜２４と絶縁膜２５には第３配線層が埋め込ま
れる配線溝２７が形成されるため、その合計膜厚は第３
配線層に必要な設計膜厚で決められ、絶縁膜２５の膜厚
は、たとえば約２００ｎｍ程度とすることができる。
【００３４】接続孔２６および配線溝２７の内部には第
３配線層の配線２８が形成されており、この配線２８と
第２配線層の配線２１とを接続する接続孔２６の内部に
埋め込まれた接続部材は、配線２８と一体に形成されて
いる。すなわち、第３配線層の配線２８は、デュアルダ
マシン法を用いて形成されている。配線部材および接続
部材は、たとえばバリアメタル層２９および主導電層で
ある銅膜からなり、バリアメタル層は、たとえば窒化チ
タン、タンタル、窒化タンタル等である。
３配線層の配線２８が形成されており、この配線２８と
第２配線層の配線２１とを接続する接続孔２６の内部に
埋め込まれた接続部材は、配線２８と一体に形成されて
いる。すなわち、第３配線層の配線２８は、デュアルダ
マシン法を用いて形成されている。配線部材および接続
部材は、たとえばバリアメタル層２９および主導電層で
ある銅膜からなり、バリアメタル層は、たとえば窒化チ
タン、タンタル、窒化タンタル等である。
【００３５】ここで、第２配線層の配線２１と第３配線
層の配線２８とを接続するための接続孔２６を取り囲む
層間絶縁膜２３は、ヤング率が約５０ＧＰａ程度のＳｉ
ＯＦ膜からなり、第３配線層の配線２８が埋め込まれた
配線溝２７を取り囲む絶縁膜２５は、ヤング率が約７０
ＧＰａ程度のシリコン酸化膜からなり、絶縁膜２５のヤ
ング率と比較して約２０ＧＰａ程度小さいヤング率を有
する絶縁材料で層間絶縁膜２３は構成される。これによ
り、たとえば室温から５００℃程度の昇温において銅の
体積が膨張しても、これに追従して層間絶縁膜２３が弾
性変形し、一方で絶縁膜２５が銅の体積膨張を抑える働
きをすることから、接続孔２６の内部の銅が配線溝２７
の内部の銅へ吸収されるのを抑制することができる。
層の配線２８とを接続するための接続孔２６を取り囲む
層間絶縁膜２３は、ヤング率が約５０ＧＰａ程度のＳｉ
ＯＦ膜からなり、第３配線層の配線２８が埋め込まれた
配線溝２７を取り囲む絶縁膜２５は、ヤング率が約７０
ＧＰａ程度のシリコン酸化膜からなり、絶縁膜２５のヤ
ング率と比較して約２０ＧＰａ程度小さいヤング率を有
する絶縁材料で層間絶縁膜２３は構成される。これによ
り、たとえば室温から５００℃程度の昇温において銅の
体積が膨張しても、これに追従して層間絶縁膜２３が弾
性変形し、一方で絶縁膜２５が銅の体積膨張を抑える働
きをすることから、接続孔２６の内部の銅が配線溝２７
の内部の銅へ吸収されるのを抑制することができる。
【００３６】また、層間絶縁膜２３を構成するＳｉＯＦ
膜は、比誘電率が約３.６程度と、シリコン酸化膜の比
誘電率（約４.３程度）と比較して小さいことから、層
間絶縁膜２３および絶縁膜２５の両方にシリコン酸化膜
を用いる構造よりも、配線容量を低減することができ
る。
膜は、比誘電率が約３.６程度と、シリコン酸化膜の比
誘電率（約４.３程度）と比較して小さいことから、層
間絶縁膜２３および絶縁膜２５の両方にシリコン酸化膜
を用いる構造よりも、配線容量を低減することができ
る。
【００３７】第３配線層の配線２８の上層には、キャッ
プ絶縁膜３０、層間絶縁膜３１、配線形成用のストッパ
絶縁膜３２、配線形成用の絶縁膜３３が順次形成されて
いる。これらの絶縁膜３０〜３３については、各々前記
ストッパ絶縁膜２２、層間絶縁膜２３、配線形成用のス
トッパ絶縁膜２４、配線形成用の絶縁膜２５と同様であ
り、層間絶縁膜３１は、たとえば膜厚約５００ｎｍ程度
のＳｉＯＦ膜、絶縁膜３３は、たとえば膜厚約２００ｎ
ｍ程度のシリコン酸化膜で構成される。また、キャップ
絶縁膜３０および層間絶縁膜３１に接続孔３４、ストッ
パ絶縁膜３２および絶縁膜３３に配線溝３５が形成され
ている。上記接続孔３４の孔径は、たとえば約０.２５
μｍ程度である。さらに、接続部材と一体に形成された
第４配線層の配線３６が形成されている。第４配線層の
配線３６は、第３配線層の配線２８と同様に、たとえば
バリアメタル層および主導電層である銅膜からなる。
プ絶縁膜３０、層間絶縁膜３１、配線形成用のストッパ
絶縁膜３２、配線形成用の絶縁膜３３が順次形成されて
いる。これらの絶縁膜３０〜３３については、各々前記
ストッパ絶縁膜２２、層間絶縁膜２３、配線形成用のス
トッパ絶縁膜２４、配線形成用の絶縁膜２５と同様であ
り、層間絶縁膜３１は、たとえば膜厚約５００ｎｍ程度
のＳｉＯＦ膜、絶縁膜３３は、たとえば膜厚約２００ｎ
ｍ程度のシリコン酸化膜で構成される。また、キャップ
絶縁膜３０および層間絶縁膜３１に接続孔３４、ストッ
パ絶縁膜３２および絶縁膜３３に配線溝３５が形成され
ている。上記接続孔３４の孔径は、たとえば約０.２５
μｍ程度である。さらに、接続部材と一体に形成された
第４配線層の配線３６が形成されている。第４配線層の
配線３６は、第３配線層の配線２８と同様に、たとえば
バリアメタル層および主導電層である銅膜からなる。
【００３８】たとえば室温から５００℃程度の昇温にお
いて銅の体積が膨張しても、これに追従して層間絶縁膜
３１が弾性変形し、一方で絶縁膜３３が銅の体積膨張を
抑える働きをすることから、接続孔３４の内部の銅が配
線溝３５の内部の銅へ吸収されるのを抑制することがで
きる。また、層間絶縁膜３１および絶縁膜３３の両方に
シリコン酸化膜を用いる構造よりも、配線容量を低減す
ることができる。
いて銅の体積が膨張しても、これに追従して層間絶縁膜
３１が弾性変形し、一方で絶縁膜３３が銅の体積膨張を
抑える働きをすることから、接続孔３４の内部の銅が配
線溝３５の内部の銅へ吸収されるのを抑制することがで
きる。また、層間絶縁膜３１および絶縁膜３３の両方に
シリコン酸化膜を用いる構造よりも、配線容量を低減す
ることができる。
【００３９】第４配線層の配線３６の上層には、キャッ
プ絶縁膜３７、層間絶縁膜３８、配線形成用のストッパ
絶縁膜３９、配線形成用の絶縁膜４０が順次形成されて
いる。これらの絶縁膜３７〜４０については、各々前記
ストッパ絶縁膜２２、層間絶縁膜２３、配線形成用のス
トッパ絶縁膜２４、配線形成用の絶縁膜２５と同様であ
り、層間絶縁膜３８は、たとえば膜厚約５００ｎｍ程度
のＳｉＯＦ膜、絶縁膜３３は、たとえば膜厚約２００ｎ
ｍ程度のシリコン酸化膜で構成される。また、キャップ
絶縁膜３７および層間絶縁膜３８に接続孔４１、ストッ
パ絶縁膜３９および絶縁膜４０に配線溝４２が形成され
ている。上記接続孔４１の孔径は、たとえば約０.５μ
ｍ程度である。さらに、接続部材と一体に形成された第
５配線層の配線４３が形成されている。第５配線層の配
線４３は、第３配線層の配線２８と同様に、たとえばバ
リアメタル層および主導電層である銅膜からなる。
プ絶縁膜３７、層間絶縁膜３８、配線形成用のストッパ
絶縁膜３９、配線形成用の絶縁膜４０が順次形成されて
いる。これらの絶縁膜３７〜４０については、各々前記
ストッパ絶縁膜２２、層間絶縁膜２３、配線形成用のス
トッパ絶縁膜２４、配線形成用の絶縁膜２５と同様であ
り、層間絶縁膜３８は、たとえば膜厚約５００ｎｍ程度
のＳｉＯＦ膜、絶縁膜３３は、たとえば膜厚約２００ｎ
ｍ程度のシリコン酸化膜で構成される。また、キャップ
絶縁膜３７および層間絶縁膜３８に接続孔４１、ストッ
パ絶縁膜３９および絶縁膜４０に配線溝４２が形成され
ている。上記接続孔４１の孔径は、たとえば約０.５μ
ｍ程度である。さらに、接続部材と一体に形成された第
５配線層の配線４３が形成されている。第５配線層の配
線４３は、第３配線層の配線２８と同様に、たとえばバ
リアメタル層および主導電層である銅膜からなる。
【００４０】たとえば室温から５００℃程度の昇温にお
いて銅の体積が膨張しても、これに追従して層間絶縁膜
３８が弾性変形し、一方で絶縁膜４０が銅の体積膨張を
抑える働きをすることから、接続孔４１の内部の銅が配
線溝４２の内部の銅へ吸収されるのを抑制することがで
きる。また、層間絶縁膜３８および絶縁膜４０の両方に
シリコン酸化膜を用いる構造よりも、配線容量を低減す
ることができる。
いて銅の体積が膨張しても、これに追従して層間絶縁膜
３８が弾性変形し、一方で絶縁膜４０が銅の体積膨張を
抑える働きをすることから、接続孔４１の内部の銅が配
線溝４２の内部の銅へ吸収されるのを抑制することがで
きる。また、層間絶縁膜３８および絶縁膜４０の両方に
シリコン酸化膜を用いる構造よりも、配線容量を低減す
ることができる。
【００４１】第５配線層の配線４３の上層には、絶縁膜
４４が形成され、絶縁膜４４の必要部分には接続孔４５
が開孔している。この接続孔４５の孔径は、たとえば約
０.７５μｍ程度である。接続孔４５内には、たとえば
タングステン膜からなるプラグ４６が埋め込まれおり、
このプラグ４６を介して絶縁膜４４上の第６配線層の配
線４７が第５配線層の配線４３に接続されている。さら
に、パッシベーション膜４８で半導体基板１の全面が覆
われている。
４４が形成され、絶縁膜４４の必要部分には接続孔４５
が開孔している。この接続孔４５の孔径は、たとえば約
０.７５μｍ程度である。接続孔４５内には、たとえば
タングステン膜からなるプラグ４６が埋め込まれおり、
このプラグ４６を介して絶縁膜４４上の第６配線層の配
線４７が第５配線層の配線４３に接続されている。さら
に、パッシベーション膜４８で半導体基板１の全面が覆
われている。
【００４２】
【表１】
【００４３】表１に、本実施の形態１におけるデュアル
ダマシン構造の各々の絶縁膜材料および評価指標等をま
とめる。また、図２に、本実施の形態１を適用したデュ
アルダマシン配線の要部平面図の一例を示し、図３〜図
７に、前記図２のＡ−Ａ′線における半導体基板の要部
断面図を用いたデュアルダマシン配線の製造方法の一例
を示す。本実施の形態１では、第１世代として上下配線
層をつなぐ接続孔の孔径が、約０.５μｍ以下のデュア
ルダマシン配線に適用される各々の絶縁材料を示してお
り、配線層間膜はヤング率が６０ＧＰａ以上の絶縁材
料、ビア層間膜はヤング率が６０ＧＰａ未満の絶縁材料
であって、共にＣＶＤ法で形成される絶縁材料で構成さ
れる。表１および図３〜図７には、配線層間膜をヤング
率が約７０ＧＰａ程度のシリコン酸化膜、ビア層間膜を
ヤング率が約５０ＧＰａ程度のＳｉＯＦ膜としたデュア
ルダマシン配線（前記図１に示した半導体装置では、第
３配線層〜第５配線層）を例示している。
ダマシン構造の各々の絶縁膜材料および評価指標等をま
とめる。また、図２に、本実施の形態１を適用したデュ
アルダマシン配線の要部平面図の一例を示し、図３〜図
７に、前記図２のＡ−Ａ′線における半導体基板の要部
断面図を用いたデュアルダマシン配線の製造方法の一例
を示す。本実施の形態１では、第１世代として上下配線
層をつなぐ接続孔の孔径が、約０.５μｍ以下のデュア
ルダマシン配線に適用される各々の絶縁材料を示してお
り、配線層間膜はヤング率が６０ＧＰａ以上の絶縁材
料、ビア層間膜はヤング率が６０ＧＰａ未満の絶縁材料
であって、共にＣＶＤ法で形成される絶縁材料で構成さ
れる。表１および図３〜図７には、配線層間膜をヤング
率が約７０ＧＰａ程度のシリコン酸化膜、ビア層間膜を
ヤング率が約５０ＧＰａ程度のＳｉＯＦ膜としたデュア
ルダマシン配線（前記図１に示した半導体装置では、第
３配線層〜第５配線層）を例示している。
【００４４】なお、この評価指標等をまとめるにあた
り、接続孔の孔径が０.２５μｍのデュアルダマシン配
線を用いたが、０.２５μｍ以外の孔径の接続孔を有す
るデュアルダマシン配線にも適用できることは言うまで
もない。
り、接続孔の孔径が０.２５μｍのデュアルダマシン配
線を用いたが、０.２５μｍ以外の孔径の接続孔を有す
るデュアルダマシン配線にも適用できることは言うまで
もない。
【００４５】表１における指標：Ｒ／Ｙ１は、接続孔の
孔径Ｒをビア層間膜のヤング率Ｙ１で割った値である。
その逆数のＹ１／Ｒは、接続孔を取り囲むビア層間膜が
接続孔を締め付ける圧力に対応しており、Ｙ１／Ｒが小
さい程、すなわちＲ／Ｙ１が大きい程、配線の劣化を抑
えることができる。指標：Ｙ２−Ｙ１は、配線層間膜の
ヤング率Ｙ２とビア層間膜のヤング率Ｙ１との差であ
る。Ｙ２−Ｙ１は、配線層間膜とビア層間膜との配線に
対する圧力差に対応しており、この値が大きい程、配線
の劣化を抑えることができる。すなわち、指標：Ｒ／Ｙ
１およびＹ２−Ｙ１は、共に大きい程、デュアルダマシ
ン配線の劣化を抑制できると考えられる。なお、比較例
として、配線層間膜をシリコン酸化膜、ビア層間膜をシ
リコン酸化膜で構成したデュアルダマシン構造を表１に
挙げる。
孔径Ｒをビア層間膜のヤング率Ｙ１で割った値である。
その逆数のＹ１／Ｒは、接続孔を取り囲むビア層間膜が
接続孔を締め付ける圧力に対応しており、Ｙ１／Ｒが小
さい程、すなわちＲ／Ｙ１が大きい程、配線の劣化を抑
えることができる。指標：Ｙ２−Ｙ１は、配線層間膜の
ヤング率Ｙ２とビア層間膜のヤング率Ｙ１との差であ
る。Ｙ２−Ｙ１は、配線層間膜とビア層間膜との配線に
対する圧力差に対応しており、この値が大きい程、配線
の劣化を抑えることができる。すなわち、指標：Ｒ／Ｙ
１およびＹ２−Ｙ１は、共に大きい程、デュアルダマシ
ン配線の劣化を抑制できると考えられる。なお、比較例
として、配線層間膜をシリコン酸化膜、ビア層間膜をシ
リコン酸化膜で構成したデュアルダマシン構造を表１に
挙げる。
【００４６】表１に示すように、ビア層間膜をＳｉＯＦ
膜で構成することにより、指標：Ｒ／Ｙ１は比較例の
３.６から５.０へ増加し、指標：Ｙ２−Ｙ１は比較例の
０から２０へ増加する。これにより、第１世代のデュア
ルダマシン構造において、比較例よりもデュアルダマシ
ン配線の劣化を抑制できると考えられる。さらに、配線
容量を比較例の４.７から４.５へ低減することができ
る。
膜で構成することにより、指標：Ｒ／Ｙ１は比較例の
３.６から５.０へ増加し、指標：Ｙ２−Ｙ１は比較例の
０から２０へ増加する。これにより、第１世代のデュア
ルダマシン構造において、比較例よりもデュアルダマシ
ン配線の劣化を抑制できると考えられる。さらに、配線
容量を比較例の４.７から４.５へ低減することができ
る。
【００４７】次に、図３〜図７に示した半導体基板の要
部断面図を用いて、デュアルダマシン配線の製造方法に
ついて説明する。
部断面図を用いて、デュアルダマシン配線の製造方法に
ついて説明する。
【００４８】まず、図３に示すように、下層配線の上層
にキャップ絶縁膜を構成するシリコン窒化膜、層間絶縁
膜を構成するヤング率が約５０ＧＰａ程度のＳｉＯＦ
膜、配線形成用のストッパ絶縁膜を構成するシリコン窒
化膜、配線形成用の絶縁膜を構成するヤング率が約７０
ＧＰａ程度のシリコン酸化膜を順次形成する。キャップ
絶縁膜および層間絶縁膜には、後の工程で接続孔が形成
され、ストッパ絶縁膜および絶縁膜には、後の工程で配
線溝が形成される。
にキャップ絶縁膜を構成するシリコン窒化膜、層間絶縁
膜を構成するヤング率が約５０ＧＰａ程度のＳｉＯＦ
膜、配線形成用のストッパ絶縁膜を構成するシリコン窒
化膜、配線形成用の絶縁膜を構成するヤング率が約７０
ＧＰａ程度のシリコン酸化膜を順次形成する。キャップ
絶縁膜および層間絶縁膜には、後の工程で接続孔が形成
され、ストッパ絶縁膜および絶縁膜には、後の工程で配
線溝が形成される。
【００４９】キャップ絶縁膜を構成するシリコン窒化膜
は、たとえばプラズマＣＶＤ法によって形成され、比誘
電率は約７程度である。その膜厚は、たとえば約５０ｎ
ｍ程度とすることができる。配線容量を低減することを
考慮すれば、相対的に比誘電率の高いシリコン窒化膜の
膜厚はストッパ機能を達するに十分な膜厚であればでき
るだけ薄いことが望ましい。
は、たとえばプラズマＣＶＤ法によって形成され、比誘
電率は約７程度である。その膜厚は、たとえば約５０ｎ
ｍ程度とすることができる。配線容量を低減することを
考慮すれば、相対的に比誘電率の高いシリコン窒化膜の
膜厚はストッパ機能を達するに十分な膜厚であればでき
るだけ薄いことが望ましい。
【００５０】層間絶縁膜を構成するＳｉＯＦ膜は、たと
えばＣＶＤ法によって形成され、比誘電率は約３.６程
度、ヤング率は約５０ＧＰａ程度である。その膜厚は、
たとえば約５００ｎｍ程度とすることができる。
えばＣＶＤ法によって形成され、比誘電率は約３.６程
度、ヤング率は約５０ＧＰａ程度である。その膜厚は、
たとえば約５００ｎｍ程度とすることができる。
【００５１】ストッパ絶縁膜を構成するシリコン窒化膜
は、たとえばプラズマＣＶＤ法によって形成され、比誘
電率は約７程度である。その膜厚は、たとえば約２５ｎ
ｍ程度とすることができる。配線容量を低減することを
考慮すれば、相対的に比誘電率の高いシリコン窒化膜の
膜厚はストッパ機能を達するに十分な膜厚であればでき
るだけ薄いことが望ましい。
は、たとえばプラズマＣＶＤ法によって形成され、比誘
電率は約７程度である。その膜厚は、たとえば約２５ｎ
ｍ程度とすることができる。配線容量を低減することを
考慮すれば、相対的に比誘電率の高いシリコン窒化膜の
膜厚はストッパ機能を達するに十分な膜厚であればでき
るだけ薄いことが望ましい。
【００５２】絶縁膜を構成するシリコン酸化膜は、たと
えばＣＶＤ法によって形成され、比誘電率は約４.３程
度、ヤング率は約７０ＧＰａ程度である。その膜厚は、
たとえば約２００ｎｍ程度とすることができる。ストッ
パ絶縁膜（シリコン窒化膜）と絶縁膜（シリコン酸化
膜）には上層配線が埋め込まれる配線溝が形成されるた
め、その合計膜厚は上層配線に必要な設計膜厚で決めら
れる。
えばＣＶＤ法によって形成され、比誘電率は約４.３程
度、ヤング率は約７０ＧＰａ程度である。その膜厚は、
たとえば約２００ｎｍ程度とすることができる。ストッ
パ絶縁膜（シリコン窒化膜）と絶縁膜（シリコン酸化
膜）には上層配線が埋め込まれる配線溝が形成されるた
め、その合計膜厚は上層配線に必要な設計膜厚で決めら
れる。
【００５３】次に、キャップ絶縁膜（シリコン窒化膜）
および層間絶縁膜（ＳｉＯＦ膜）に接続孔を、ストッパ
絶縁膜（シリコン窒化膜）および絶縁膜（シリコン酸化
膜）に配線溝を形成する。デュアルダマシン法による接
続孔および配線溝の形成方法として、たとえば以下の方
法を例示することができる。
および層間絶縁膜（ＳｉＯＦ膜）に接続孔を、ストッパ
絶縁膜（シリコン窒化膜）および絶縁膜（シリコン酸化
膜）に配線溝を形成する。デュアルダマシン法による接
続孔および配線溝の形成方法として、たとえば以下の方
法を例示することができる。
【００５４】まず、図４に示すように、層間絶縁膜（Ｓ
ｉＯＦ膜）に接続孔を形成する。形成される接続孔の孔
径は、たとえば約０.２５μｍ程度である。この接続孔
の形成は、孔パターンにパターニングされたフォトレジ
スト膜ＰＲ１を絶縁膜（シリコン酸化膜）上に形成し、
このフォトレジスト膜ＰＲ１をマスクとして、たとえば
ドライエッチング法により絶縁膜（シリコン酸化膜）、
ストッパ絶縁膜（シリコン窒化膜）および層間絶縁膜
（ＳｉＯＦ膜）を順次エッチングする。この際、キャッ
プ絶縁膜（シリコン窒化膜）はエッチングストッパ層と
して機能する。これら絶縁材料は、ＣＶＤ法で成膜され
た無機絶縁膜であることから、従来のドライエッチング
法の延長線上のプロセス技術を適用することができる。
ｉＯＦ膜）に接続孔を形成する。形成される接続孔の孔
径は、たとえば約０.２５μｍ程度である。この接続孔
の形成は、孔パターンにパターニングされたフォトレジ
スト膜ＰＲ１を絶縁膜（シリコン酸化膜）上に形成し、
このフォトレジスト膜ＰＲ１をマスクとして、たとえば
ドライエッチング法により絶縁膜（シリコン酸化膜）、
ストッパ絶縁膜（シリコン窒化膜）および層間絶縁膜
（ＳｉＯＦ膜）を順次エッチングする。この際、キャッ
プ絶縁膜（シリコン窒化膜）はエッチングストッパ層と
して機能する。これら絶縁材料は、ＣＶＤ法で成膜され
た無機絶縁膜であることから、従来のドライエッチング
法の延長線上のプロセス技術を適用することができる。
【００５５】次に、フォトレジスト膜ＰＲ１を除去した
後、図５に示すように、接続孔の形成と同様に、溝パタ
ーンにパターニングされたフォトレジスト膜ＰＲ２を絶
縁膜（シリコン酸化膜）上に形成し、このフォトレジス
ト膜ＰＲ２をマスクとして、たとえばドライエッチング
法により絶縁膜（シリコン酸化膜）をエッチングする。
この際、ストッパ絶縁膜（シリコン窒化膜）はエッチン
グストッパ層として機能する。その後、露出しているス
トッパ絶縁膜（シリコン窒化膜）をエッチング除去す
る。
後、図５に示すように、接続孔の形成と同様に、溝パタ
ーンにパターニングされたフォトレジスト膜ＰＲ２を絶
縁膜（シリコン酸化膜）上に形成し、このフォトレジス
ト膜ＰＲ２をマスクとして、たとえばドライエッチング
法により絶縁膜（シリコン酸化膜）をエッチングする。
この際、ストッパ絶縁膜（シリコン窒化膜）はエッチン
グストッパ層として機能する。その後、露出しているス
トッパ絶縁膜（シリコン窒化膜）をエッチング除去す
る。
【００５６】次に、接続孔および配線溝の内部に、バリ
アメタル層および主導電層である銅膜からなる上層配線
を形成する。この上層配線と下層配線とを接続する接続
部材は、上層配線と一体に形成される。上層配線の形成
方法として、たとえば以下の方法を例示することができ
る。
アメタル層および主導電層である銅膜からなる上層配線
を形成する。この上層配線と下層配線とを接続する接続
部材は、上層配線と一体に形成される。上層配線の形成
方法として、たとえば以下の方法を例示することができ
る。
【００５７】まず、フォトレジスト膜ＰＲ２を除去す
る。その後、図６に示すように、接続孔の底部に露出し
ているキャップ絶縁膜（シリコン窒化膜）をエッチング
除去し、次いでバリアメタル層ＢＬを形成する。バリア
メタル層ＢＬは、たとえば窒化チタン、タンタル、窒化
タンタル等である。次に、バリアメタル層ＢＬ上にシー
ド層（図示せず）を形成する。シード層は、銅のメッキ
層を形成するための種（シード）となる層であり、銅で
構成される。シード層の形成には、たとえばＣＶＤ法ま
たはスパッタ法が用いられる。
る。その後、図６に示すように、接続孔の底部に露出し
ているキャップ絶縁膜（シリコン窒化膜）をエッチング
除去し、次いでバリアメタル層ＢＬを形成する。バリア
メタル層ＢＬは、たとえば窒化チタン、タンタル、窒化
タンタル等である。次に、バリアメタル層ＢＬ上にシー
ド層（図示せず）を形成する。シード層は、銅のメッキ
層を形成するための種（シード）となる層であり、銅で
構成される。シード層の形成には、たとえばＣＶＤ法ま
たはスパッタ法が用いられる。
【００５８】次いで、銅のメッキ層ＭＬを形成する。メ
ッキ法は電解メッキ、無電解めっきのいずれの方法を用
いてもよい。メッキ層ＭＬの膜厚は基板平面上で約６０
０ｎｍ程度とする。これにより接続孔および配線溝を同
時に埋め込む。なお、メッキ法による銅膜（メッキ層Ｍ
Ｌ）の形成に換えて、スパッタ法により銅膜を形成して
もよい。この場合、上記シード層は必要ではない。スパ
ッタ法により銅膜を形成する場合には、接続孔および配
線溝に銅が埋め込まれるように熱処理を施して銅をリフ
ローさせることができる。
ッキ法は電解メッキ、無電解めっきのいずれの方法を用
いてもよい。メッキ層ＭＬの膜厚は基板平面上で約６０
０ｎｍ程度とする。これにより接続孔および配線溝を同
時に埋め込む。なお、メッキ法による銅膜（メッキ層Ｍ
Ｌ）の形成に換えて、スパッタ法により銅膜を形成して
もよい。この場合、上記シード層は必要ではない。スパ
ッタ法により銅膜を形成する場合には、接続孔および配
線溝に銅が埋め込まれるように熱処理を施して銅をリフ
ローさせることができる。
【００５９】次に、図７に示すように、ＣＭＰ法を用い
てメッキ層ＭＬおよびシード層を研磨する。さらに研磨
を継続し、絶縁膜（シリコン酸化膜）上のバリアメタル
層ＢＬも除去する。これにより配線溝の領域以外のバリ
アメタル層ＢＬおよび銅膜（メッキ層ＭＬおよびシード
層）が除外されて、接続部材と一体に形成された上層配
線が形成される。
てメッキ層ＭＬおよびシード層を研磨する。さらに研磨
を継続し、絶縁膜（シリコン酸化膜）上のバリアメタル
層ＢＬも除去する。これにより配線溝の領域以外のバリ
アメタル層ＢＬおよび銅膜（メッキ層ＭＬおよびシード
層）が除外されて、接続部材と一体に形成された上層配
線が形成される。
【００６０】図８に、本実施の形態１におけるデュアル
ダマシン配線の第１の変形例を示す。ストッパ絶縁膜
は、配線層間膜（シリコン酸化膜）またはビア層間膜
（ＳｉＯＦ膜）、あるいはこれら両者に対してエッチン
グ選択比を有する材料で構成され、前記図１および図７
に示したデュアルダマシン配線では、シリコン窒化膜が
例示された。しかし、シリコン窒化膜の比誘電率は約７
程度と相対的に高いことから、配線容量を低減すること
を考慮すれば、比誘電率が相対的に低く、かつストッパ
機能を有する絶縁膜であることが望ましい。図８には、
配線層間膜をシリコン酸化膜、ビア層間膜をＳｉＯＦ膜
とし、比誘電率が約４程度のＳｉＣ膜をストッパ絶縁膜
に用いたデュアルダマシン構造を示す。ストッパ絶縁膜
をＳｉＣ膜で構成することにより、ストッパ絶縁膜をシ
リコン窒化膜で構成した場合よりも配線容量を４.５か
ら４.２へと低減することができる。
ダマシン配線の第１の変形例を示す。ストッパ絶縁膜
は、配線層間膜（シリコン酸化膜）またはビア層間膜
（ＳｉＯＦ膜）、あるいはこれら両者に対してエッチン
グ選択比を有する材料で構成され、前記図１および図７
に示したデュアルダマシン配線では、シリコン窒化膜が
例示された。しかし、シリコン窒化膜の比誘電率は約７
程度と相対的に高いことから、配線容量を低減すること
を考慮すれば、比誘電率が相対的に低く、かつストッパ
機能を有する絶縁膜であることが望ましい。図８には、
配線層間膜をシリコン酸化膜、ビア層間膜をＳｉＯＦ膜
とし、比誘電率が約４程度のＳｉＣ膜をストッパ絶縁膜
に用いたデュアルダマシン構造を示す。ストッパ絶縁膜
をＳｉＣ膜で構成することにより、ストッパ絶縁膜をシ
リコン窒化膜で構成した場合よりも配線容量を４.５か
ら４.２へと低減することができる。
【００６１】さらに、図９に、本実施の形態１における
デュアルダマシン配線の第２の変形例を示す。ここで
は、ストッパ絶縁膜を用いずに配線容量を低減したデュ
アルダマシン配線が示されている。ストッパ絶縁膜を用
いないことにより、シリコン窒化膜からなるストッパ絶
縁膜を用いた場合よりも配線容量を４.５から４.０へと
低減することができる。
デュアルダマシン配線の第２の変形例を示す。ここで
は、ストッパ絶縁膜を用いずに配線容量を低減したデュ
アルダマシン配線が示されている。ストッパ絶縁膜を用
いないことにより、シリコン窒化膜からなるストッパ絶
縁膜を用いた場合よりも配線容量を４.５から４.０へと
低減することができる。
【００６２】次に、前記図１に示した本実施の形態１の
半導体装置の製造方法の一例を図１０〜図２０に示した
半導体基板の要部断面図を用いて工程順に説明する。
半導体装置の製造方法の一例を図１０〜図２０に示した
半導体基板の要部断面図を用いて工程順に説明する。
【００６３】まず、図１０に示すように、たとえばｐ-
型の単結晶シリコンからなる半導体基板１を用意し、半
導体基板１の主面に素子分離領域２を形成する。素子分
離領域２は、たとえば以下のようにして形成できる。ま
ず、半導体基板１の主面上にシリコン酸化膜およびシリ
コン窒化膜を順次形成し、このシリコン窒化膜をパター
ニングされたフォトレジスト膜を用いてエッチングし、
このエッチングされたシリコン窒化膜をマスクとして半
導体基板１に浅溝を形成する。その後、浅溝を埋め込む
絶縁膜、たとえばシリコン酸化膜を堆積し、ＣＭＰ法等
を用いて浅溝以外の領域のシリコン酸化膜を除去し、さ
らにウェットエッチング法等によりシリコン窒化膜を除
去する。これより素子分離領域２が形成される。
型の単結晶シリコンからなる半導体基板１を用意し、半
導体基板１の主面に素子分離領域２を形成する。素子分
離領域２は、たとえば以下のようにして形成できる。ま
ず、半導体基板１の主面上にシリコン酸化膜およびシリ
コン窒化膜を順次形成し、このシリコン窒化膜をパター
ニングされたフォトレジスト膜を用いてエッチングし、
このエッチングされたシリコン窒化膜をマスクとして半
導体基板１に浅溝を形成する。その後、浅溝を埋め込む
絶縁膜、たとえばシリコン酸化膜を堆積し、ＣＭＰ法等
を用いて浅溝以外の領域のシリコン酸化膜を除去し、さ
らにウェットエッチング法等によりシリコン窒化膜を除
去する。これより素子分離領域２が形成される。
【００６４】次に、パターニングされたフォトレジスト
膜をマスクとして不純物をイオン注入し、ｐウェル３お
よびｎウェル４を形成する。ｐウェル３にはｐ型の導電
型を示す不純物、たとえばボロン（Ｂ）をイオン注入
し、ｎウェル４にはｎ型の導電型を示す不純物、たとえ
ばリン（Ｐ）をイオン注入する。この後、各ウェル領域
にＭＩＳＦＥＴのしきい値を制御するための不純物をイ
オン注入してもよい。
膜をマスクとして不純物をイオン注入し、ｐウェル３お
よびｎウェル４を形成する。ｐウェル３にはｐ型の導電
型を示す不純物、たとえばボロン（Ｂ）をイオン注入
し、ｎウェル４にはｎ型の導電型を示す不純物、たとえ
ばリン（Ｐ）をイオン注入する。この後、各ウェル領域
にＭＩＳＦＥＴのしきい値を制御するための不純物をイ
オン注入してもよい。
【００６５】次に、ゲート絶縁膜５となるシリコン酸化
膜、ゲート電極６となる多結晶シリコン膜およびキャッ
プ絶縁膜７となるシリコン酸化膜を順次堆積して積層膜
を形成し、フォトリソグラフィによりパターニングされ
たフォトレジスト膜をマスクとして前記積層膜をエッチ
ングする。これにより、ゲート絶縁膜５、ゲート電極６
およびキャップ絶縁膜７を形成する。ゲート絶縁膜は、
たとえば熱ＣＶＤ法により形成することができ、ゲート
電極６はＣＶＤ法により形成することができる。ゲート
電極６の抵抗値を低減するためにｎ型またはｐ型の不純
物をＭＩＳＦＥＴのチャネル型に応じてドープしてもよ
い。すなわち、ｎチャネルＭＩＳＦＥＴのゲート電極に
はｎ型不純物を、ｐチャネルＭＩＳＦＥＴのゲート電極
にはｐ型不純物をドープしてもよい。この場合イオン注
入法を用いることができる。なお、ゲート電極６の上部
にＷＳｉx、ＭｏＳｉx、ＴｉＳｉx、ＴａＳｉxなどの高
融点金属シリサイド膜を積層してもよく、窒化チタン、
窒化タングステン（ＷＮ）等のバリアメタル層を介して
タングステン等の金属層を形成してもよい。これにより
ゲート電極６のシート抵抗値を低減し、ＭＩＳＦＥＴの
動作速度を向上できる。キャップ絶縁膜７は、たとえば
ＣＶＤ法により堆積することができる。
膜、ゲート電極６となる多結晶シリコン膜およびキャッ
プ絶縁膜７となるシリコン酸化膜を順次堆積して積層膜
を形成し、フォトリソグラフィによりパターニングされ
たフォトレジスト膜をマスクとして前記積層膜をエッチ
ングする。これにより、ゲート絶縁膜５、ゲート電極６
およびキャップ絶縁膜７を形成する。ゲート絶縁膜は、
たとえば熱ＣＶＤ法により形成することができ、ゲート
電極６はＣＶＤ法により形成することができる。ゲート
電極６の抵抗値を低減するためにｎ型またはｐ型の不純
物をＭＩＳＦＥＴのチャネル型に応じてドープしてもよ
い。すなわち、ｎチャネルＭＩＳＦＥＴのゲート電極に
はｎ型不純物を、ｐチャネルＭＩＳＦＥＴのゲート電極
にはｐ型不純物をドープしてもよい。この場合イオン注
入法を用いることができる。なお、ゲート電極６の上部
にＷＳｉx、ＭｏＳｉx、ＴｉＳｉx、ＴａＳｉxなどの高
融点金属シリサイド膜を積層してもよく、窒化チタン、
窒化タングステン（ＷＮ）等のバリアメタル層を介して
タングステン等の金属層を形成してもよい。これにより
ゲート電極６のシート抵抗値を低減し、ＭＩＳＦＥＴの
動作速度を向上できる。キャップ絶縁膜７は、たとえば
ＣＶＤ法により堆積することができる。
【００６６】次に、半導体基板１上に、たとえばＣＶＤ
法でシリコン酸化膜を堆積した後、このシリコン酸化膜
を異方性エッチングすることにより、ゲート電極６の側
壁にサイドウォールスペーサ８を形成する。その後、フ
ォトレジスト膜をマスクとして、ｐウェル３にｎ型不純
物（たとえばリン、ヒ素（Ａｓ））をイオン注入し、ｐ
ウェル３上のゲート電極６の両側にｎ型半導体領域９を
形成する。ｎ型半導体領域９は、ゲート電極６およびサ
イドウォールスペーサ８に対して自己整合的に形成され
る。また、ｎ型半導体領域９は、ｎチャネルＭＩＳＦＥ
Ｔのソース、ドレイン領域として機能する。同様に、フ
ォトレジスト膜をマスクとして、ｎウェル４にｐ型不純
物（たとえばフッ化ボロン（ＢＦ2））をイオン注入
し、ｎウェル４上のゲート電極６の両側にｐ型半導体領
域１０を形成する。ｐ型半導体領域１０は、ゲート電極
６およびサイドウォールスペーサ８に対して自己整合的
に形成され、ｐチャネルＭＩＳＦＥＴのソース、ドレイ
ン領域として機能する。
法でシリコン酸化膜を堆積した後、このシリコン酸化膜
を異方性エッチングすることにより、ゲート電極６の側
壁にサイドウォールスペーサ８を形成する。その後、フ
ォトレジスト膜をマスクとして、ｐウェル３にｎ型不純
物（たとえばリン、ヒ素（Ａｓ））をイオン注入し、ｐ
ウェル３上のゲート電極６の両側にｎ型半導体領域９を
形成する。ｎ型半導体領域９は、ゲート電極６およびサ
イドウォールスペーサ８に対して自己整合的に形成され
る。また、ｎ型半導体領域９は、ｎチャネルＭＩＳＦＥ
Ｔのソース、ドレイン領域として機能する。同様に、フ
ォトレジスト膜をマスクとして、ｎウェル４にｐ型不純
物（たとえばフッ化ボロン（ＢＦ2））をイオン注入
し、ｎウェル４上のゲート電極６の両側にｐ型半導体領
域１０を形成する。ｐ型半導体領域１０は、ゲート電極
６およびサイドウォールスペーサ８に対して自己整合的
に形成され、ｐチャネルＭＩＳＦＥＴのソース、ドレイ
ン領域として機能する。
【００６７】なお、サイドウォールスペーサ８の形成前
に低濃度の不純物半導体領域を形成し、サイドウォール
スペーサ８の形成後に高濃度の不純物半導体領域を形成
して、いわゆるＬＤＤ構造としてもよい。
に低濃度の不純物半導体領域を形成し、サイドウォール
スペーサ８の形成後に高濃度の不純物半導体領域を形成
して、いわゆるＬＤＤ構造としてもよい。
【００６８】次に、図１１に示すように、半導体基板１
上にスパッタ法またはＣＶＤ法でシリコン酸化膜を堆積
した後、そのシリコン酸化膜を、たとえばＣＭＰ法で研
磨することにより、表面が平坦化された第１層間絶縁膜
１１を形成する。第１層間絶縁膜１１は、シリコン窒化
膜、ＳＯＧ（spin on glass）膜、ＢＰＳＧ（boron pho
sphor silicate glass）膜、ＰＳＧ（phosphor silicat
e glass）膜等の積層膜で形成してもよい。
上にスパッタ法またはＣＶＤ法でシリコン酸化膜を堆積
した後、そのシリコン酸化膜を、たとえばＣＭＰ法で研
磨することにより、表面が平坦化された第１層間絶縁膜
１１を形成する。第１層間絶縁膜１１は、シリコン窒化
膜、ＳＯＧ（spin on glass）膜、ＢＰＳＧ（boron pho
sphor silicate glass）膜、ＰＳＧ（phosphor silicat
e glass）膜等の積層膜で形成してもよい。
【００６９】次に、フォトリソグラフィ技術を用いて第
１層間絶縁膜１１に接続孔１２を形成する。この接続孔
１２は、ｎ型半導体領域９またはｐ型半導体領域１０上
などの必要部分に形成する。
１層間絶縁膜１１に接続孔１２を形成する。この接続孔
１２は、ｎ型半導体領域９またはｐ型半導体領域１０上
などの必要部分に形成する。
【００７０】次に、接続孔１２内にプラグ１３を、たと
えば以下のようにして形成する。まず、接続孔１２の内
部を含む半導体基板１の全面に窒化チタン膜を、たとえ
ばＣＶＤ法で形成し、さらに接続孔１２を埋め込むタン
グステン膜を、たとえばＣＶＤ法で形成する。その後、
接続孔１２以外の領域の窒化チタン膜およびタングステ
ン膜を、たとえばＣＭＰ法により除去してプラグ１３を
形成する。なお、窒化チタン膜の形成前に、たとえばチ
タン（Ｔｉ）膜を堆積し、熱処理を行って接続孔１２の
底部における半導体基板（ｎ型半導体領域９またはｐ型
の半導体領域１０）をシリサイド化してもよい。このよ
うなシリサイド層を形成することにより、接続孔１２底
部でのコンタクト抵抗を低減できる。
えば以下のようにして形成する。まず、接続孔１２の内
部を含む半導体基板１の全面に窒化チタン膜を、たとえ
ばＣＶＤ法で形成し、さらに接続孔１２を埋め込むタン
グステン膜を、たとえばＣＶＤ法で形成する。その後、
接続孔１２以外の領域の窒化チタン膜およびタングステ
ン膜を、たとえばＣＭＰ法により除去してプラグ１３を
形成する。なお、窒化チタン膜の形成前に、たとえばチ
タン（Ｔｉ）膜を堆積し、熱処理を行って接続孔１２の
底部における半導体基板（ｎ型半導体領域９またはｐ型
の半導体領域１０）をシリサイド化してもよい。このよ
うなシリサイド層を形成することにより、接続孔１２底
部でのコンタクト抵抗を低減できる。
【００７１】次に、半導体基板１の全面に、たとえばタ
ングステン膜を形成し、このタングステン膜をパターニ
ングし、第１配線層の配線１４を形成する。タングステ
ン膜は、ＣＶＤ法またはスパッタ法により形成できる。
ングステン膜を形成し、このタングステン膜をパターニ
ングし、第１配線層の配線１４を形成する。タングステ
ン膜は、ＣＶＤ法またはスパッタ法により形成できる。
【００７２】次に、図１２に示すように、配線１４を覆
う絶縁膜、たとえばシリコン酸化膜を形成した後、その
絶縁膜を、たとえばＣＭＰ法で研磨することにより、表
面が平坦化された第２層間絶縁膜１５を形成する。次い
で、フォトリソグラフィ技術を用いて第２層間絶縁膜１
５の所定の領域に接続孔１６を形成する。
う絶縁膜、たとえばシリコン酸化膜を形成した後、その
絶縁膜を、たとえばＣＭＰ法で研磨することにより、表
面が平坦化された第２層間絶縁膜１５を形成する。次い
で、フォトリソグラフィ技術を用いて第２層間絶縁膜１
５の所定の領域に接続孔１６を形成する。
【００７３】次に、接続孔１６内にプラグ１７を、たと
えば以下のようにして形成する。まず、接続孔１６の内
部を含む半導体基板１の全面にバリアメタル層を形成
し、さらに接続孔１６を埋め込む銅膜を形成する。バリ
アメタル層は、たとえば窒化チタン、タンタル、窒化タ
ンタル等であり、たとえばＣＶＤ法で形成する。銅膜は
主導電層として機能し、たとえばメッキ法で形成でき
る。メッキ法による銅膜の形成前に、たとえばＣＶＤ法
またはスパッタ法によりシード層として薄い銅膜を形成
できる。その後、接続孔１６以外の領域の銅膜およびバ
リアメタル層を、たとえばＣＭＰ法により除去してプラ
グ１７を形成する。
えば以下のようにして形成する。まず、接続孔１６の内
部を含む半導体基板１の全面にバリアメタル層を形成
し、さらに接続孔１６を埋め込む銅膜を形成する。バリ
アメタル層は、たとえば窒化チタン、タンタル、窒化タ
ンタル等であり、たとえばＣＶＤ法で形成する。銅膜は
主導電層として機能し、たとえばメッキ法で形成でき
る。メッキ法による銅膜の形成前に、たとえばＣＶＤ法
またはスパッタ法によりシード層として薄い銅膜を形成
できる。その後、接続孔１６以外の領域の銅膜およびバ
リアメタル層を、たとえばＣＭＰ法により除去してプラ
グ１７を形成する。
【００７４】次に、図１３に示すように、第２層間絶縁
膜１５およびプラグ１７上にストッパ絶縁膜１８を形成
し、さらに配線形成用の絶縁膜１９を形成する。ストッ
パ絶縁膜１８は、絶縁膜１９への溝加工の際にエッチン
グストッパとなる膜であり、絶縁膜１９に対してエッチ
ング選択比を有する材料を用いる。ストッパ絶縁膜１８
は、たとえばシリコン窒化膜とし、絶縁膜１９は、たと
えばシリコン酸化膜とする。なお、ストッパ絶縁膜１８
と絶縁膜１９には次に説明する第２層配線が形成され
る。このため、その合計膜厚は第２配線層に必要な設計
膜厚で決められる。また、配線容量を低減することを考
慮すれば、相対的に比誘電率の高いシリコン窒化膜から
なるストッパ絶縁膜１８の膜厚はストッパ機能を達する
に十分な膜厚であればできるだけ薄いことが望ましい。
次いで、フォトリソグラフィ技術を用いてストッパ絶縁
膜１８および絶縁膜１９の所定の領域に配線溝２０を形
成する。
膜１５およびプラグ１７上にストッパ絶縁膜１８を形成
し、さらに配線形成用の絶縁膜１９を形成する。ストッ
パ絶縁膜１８は、絶縁膜１９への溝加工の際にエッチン
グストッパとなる膜であり、絶縁膜１９に対してエッチ
ング選択比を有する材料を用いる。ストッパ絶縁膜１８
は、たとえばシリコン窒化膜とし、絶縁膜１９は、たと
えばシリコン酸化膜とする。なお、ストッパ絶縁膜１８
と絶縁膜１９には次に説明する第２層配線が形成され
る。このため、その合計膜厚は第２配線層に必要な設計
膜厚で決められる。また、配線容量を低減することを考
慮すれば、相対的に比誘電率の高いシリコン窒化膜から
なるストッパ絶縁膜１８の膜厚はストッパ機能を達する
に十分な膜厚であればできるだけ薄いことが望ましい。
次いで、フォトリソグラフィ技術を用いてストッパ絶縁
膜１８および絶縁膜１９の所定の領域に配線溝２０を形
成する。
【００７５】次に、配線溝２０の内部に第２配線層の配
線２１を形成する。配線２１は、バリアメタル層および
主導電層である銅膜からなり、バリアメタル層は、たと
えば窒化チタン、タンタル、窒化タンタル等である。配
線２１の形成は、たとえば以下のようにして行う。ま
ず、配線溝２０の内部を含む半導体基板１の全面にバリ
アメタル層を形成し、さらに配線溝２０を埋め込む銅膜
を形成する。バリアメタル層の形成には、たとえばＣＶ
Ｄ法を、銅膜の形成には、たとえばメッキ法を用いる。
メッキ法による銅膜の形成前に、たとえばＣＶＤ法また
はスパッタ法により銅のシード層を形成できる。その
後、配線溝２０以外の領域の銅膜およびバリアメタル層
を、たとえばＣＭＰ法により除去して配線２１を形成す
る。
線２１を形成する。配線２１は、バリアメタル層および
主導電層である銅膜からなり、バリアメタル層は、たと
えば窒化チタン、タンタル、窒化タンタル等である。配
線２１の形成は、たとえば以下のようにして行う。ま
ず、配線溝２０の内部を含む半導体基板１の全面にバリ
アメタル層を形成し、さらに配線溝２０を埋め込む銅膜
を形成する。バリアメタル層の形成には、たとえばＣＶ
Ｄ法を、銅膜の形成には、たとえばメッキ法を用いる。
メッキ法による銅膜の形成前に、たとえばＣＶＤ法また
はスパッタ法により銅のシード層を形成できる。その
後、配線溝２０以外の領域の銅膜およびバリアメタル層
を、たとえばＣＭＰ法により除去して配線２１を形成す
る。
【００７６】次に、デュアルダマシン法により第３配線
層を形成する。まず、図１４に示すように、絶縁膜１９
および第２配線層の配線２１上にキャップ絶縁膜２２、
層間絶縁膜２３、配線形成用のストッパ絶縁膜２４、配
線形成用の絶縁膜２５を順次形成する。
層を形成する。まず、図１４に示すように、絶縁膜１９
および第２配線層の配線２１上にキャップ絶縁膜２２、
層間絶縁膜２３、配線形成用のストッパ絶縁膜２４、配
線形成用の絶縁膜２５を順次形成する。
【００７７】キャップ絶縁膜２２および層間絶縁膜２３
には、後に説明するように接続孔２６が形成される。キ
ャップ絶縁膜２２は、層間絶縁膜２３に対してエッチン
グ選択比を有する材料で構成され、たとえばシリコン窒
化膜とすることができる。シリコン窒化膜は、たとえば
プラズマＣＶＤ法によって形成され、比誘電率は約７程
度である。キャップ絶縁膜２２の膜厚は、たとえば約５
０ｎｍ程度とすることができる。
には、後に説明するように接続孔２６が形成される。キ
ャップ絶縁膜２２は、層間絶縁膜２３に対してエッチン
グ選択比を有する材料で構成され、たとえばシリコン窒
化膜とすることができる。シリコン窒化膜は、たとえば
プラズマＣＶＤ法によって形成され、比誘電率は約７程
度である。キャップ絶縁膜２２の膜厚は、たとえば約５
０ｎｍ程度とすることができる。
【００７８】層間絶縁膜２３は、前述したように絶縁膜
２５を構成する材料のヤング率よりも約２０ＧＰａ程度
小さいヤング率を有する材料で構成される。層間絶縁膜
２３は、たとえばヤング率が約５０ＧＰａ程度のＳｉＯ
Ｆ膜からなり、その膜厚は、たとえば約５００ｎｍ程度
とすることができる。ＳｉＯＦ膜は、たとえばＣＶＤ法
によって形成される。
２５を構成する材料のヤング率よりも約２０ＧＰａ程度
小さいヤング率を有する材料で構成される。層間絶縁膜
２３は、たとえばヤング率が約５０ＧＰａ程度のＳｉＯ
Ｆ膜からなり、その膜厚は、たとえば約５００ｎｍ程度
とすることができる。ＳｉＯＦ膜は、たとえばＣＶＤ法
によって形成される。
【００７９】ストッパ絶縁膜２４および絶縁膜２５に
は、後に説明するように配線溝２７が形成される。スト
ッパ絶縁膜２４は、絶縁膜２５（後述する接続孔の形成
方法である第２の方法では絶縁膜２５および層間絶縁膜
２３）に対してエッチング選択比を有する材料で構成さ
れ、たとえばシリコン窒化膜とすることができる。シリ
コン窒化膜は、たとえばプラズマＣＶＤ法によって形成
され、比誘電率は約７程度である。ストッパ絶縁膜２４
の膜厚は、たとえば約２５ｎｍ程度とすることができ
る。
は、後に説明するように配線溝２７が形成される。スト
ッパ絶縁膜２４は、絶縁膜２５（後述する接続孔の形成
方法である第２の方法では絶縁膜２５および層間絶縁膜
２３）に対してエッチング選択比を有する材料で構成さ
れ、たとえばシリコン窒化膜とすることができる。シリ
コン窒化膜は、たとえばプラズマＣＶＤ法によって形成
され、比誘電率は約７程度である。ストッパ絶縁膜２４
の膜厚は、たとえば約２５ｎｍ程度とすることができ
る。
【００８０】絶縁膜２５は、たとえばヤング率が約７０
ＧＰａ程度のシリコン酸化膜からなり、その膜厚は、た
とえば約２００ｎｍ程度とすることができる。上記シリ
コン酸化膜は、たとえば原料ガスとしてＴＥＯＳガスと
オゾンガスとを用いたプラズマＣＶＤ法で形成されたＴ
ＥＯＳ酸化膜で構成され、比誘電率は約４.３程度であ
る。なお、ストッパ絶縁膜２４と絶縁膜２５には次に説
明する第３配線層が埋め込まれる配線溝が形成される。
このため、その合計膜厚は第３配線層に必要な設計膜厚
で決められる。
ＧＰａ程度のシリコン酸化膜からなり、その膜厚は、た
とえば約２００ｎｍ程度とすることができる。上記シリ
コン酸化膜は、たとえば原料ガスとしてＴＥＯＳガスと
オゾンガスとを用いたプラズマＣＶＤ法で形成されたＴ
ＥＯＳ酸化膜で構成され、比誘電率は約４.３程度であ
る。なお、ストッパ絶縁膜２４と絶縁膜２５には次に説
明する第３配線層が埋め込まれる配線溝が形成される。
このため、その合計膜厚は第３配線層に必要な設計膜厚
で決められる。
【００８１】次に、図１５に示すように、キャップ絶縁
膜２２および層間絶縁膜２３に接続孔２６を、ストッパ
絶縁膜２４および絶縁膜２５に配線溝２７を形成する。
デュアルダマシン法による接続孔２６および配線溝２７
は、たとえば以下のように形成できる。
膜２２および層間絶縁膜２３に接続孔２６を、ストッパ
絶縁膜２４および絶縁膜２５に配線溝２７を形成する。
デュアルダマシン法による接続孔２６および配線溝２７
は、たとえば以下のように形成できる。
【００８２】まず、配線２１上に形成されたキャップ絶
縁膜２２および層間絶縁膜２３に、配線２１に到達する
深い接続孔２６を形成する。この接続孔２６の形成は、
孔パターンにパターニングされたフォトレジスト膜を絶
縁膜２５上に形成し、このフォトレジスト膜をマスクと
して、たとえばドライエッチング法により絶縁膜２５、
ストッパ絶縁膜２４、層間絶縁膜２３およびキャップ絶
縁膜２２を順次エッチングする。形成される接続孔２６
の孔径は、たとえば約０.２５μｍ程度である。
縁膜２２および層間絶縁膜２３に、配線２１に到達する
深い接続孔２６を形成する。この接続孔２６の形成は、
孔パターンにパターニングされたフォトレジスト膜を絶
縁膜２５上に形成し、このフォトレジスト膜をマスクと
して、たとえばドライエッチング法により絶縁膜２５、
ストッパ絶縁膜２４、層間絶縁膜２３およびキャップ絶
縁膜２２を順次エッチングする。形成される接続孔２６
の孔径は、たとえば約０.２５μｍ程度である。
【００８３】次に、レジスト等でこの接続孔２６を埋め
込み、その後、絶縁膜２５およびストッパ絶縁膜２４に
配線溝２７を形成する。配線溝２７の形成は、接続孔２
６の形成と同様に、溝パターンにパターニングされたフ
ォトレジスト膜を絶縁膜２５上に形成し、このフォトレ
ジスト膜をマスクとして、たとえばドライエッチング法
により絶縁膜２５およびストッパ絶縁膜２４を順次エッ
チングする。
込み、その後、絶縁膜２５およびストッパ絶縁膜２４に
配線溝２７を形成する。配線溝２７の形成は、接続孔２
６の形成と同様に、溝パターンにパターニングされたフ
ォトレジスト膜を絶縁膜２５上に形成し、このフォトレ
ジスト膜をマスクとして、たとえばドライエッチング法
により絶縁膜２５およびストッパ絶縁膜２４を順次エッ
チングする。
【００８４】次に、接続孔２６および配線溝２７の内部
に第３配線層の配線２８を形成する。配線２８はバリア
メタル層および主導電層である銅膜からなり、この配線
２８と下層配線である配線２１とを接続する接続部材
は、配線２８と一体に形成される。配線２８の形成方法
は、たとえば以下のように行う。
に第３配線層の配線２８を形成する。配線２８はバリア
メタル層および主導電層である銅膜からなり、この配線
２８と下層配線である配線２１とを接続する接続部材
は、配線２８と一体に形成される。配線２８の形成方法
は、たとえば以下のように行う。
【００８５】まず、図１６に示すように、接続孔２６お
よび配線溝２７の内部を含む半導体基板１の全面にバリ
アメタル層２９を形成する。バリアメタル層２９は、た
とえば窒化チタン、タンタル、窒化タンタル等である。
次に、バリアメタル層２９上に銅のシード層（図示せ
ず）を、たとえばＣＶＤ法またはスパッタ法により形成
した後、銅のメッキ層２８ａを形成する。メッキ法は電
解メッキ、無電解めっきのいずれの方法を用いてもよ
い。メッキ層２８ａの膜厚は基板平面上で約６００ｎｍ
程度とする。これにより接続孔２６および配線溝２７を
同時に埋め込む。なお、本実施の形態１では、メッキ法
による銅膜（メッキ層２８ａ）の形成を示したが、スパ
ッタ法により形成してもよい。この場合、上記シード層
は必要ではない。スパッタ法により銅膜を形成する場合
には、接続孔２６および配線溝２７に銅が埋め込まれる
ように熱処理を施して銅をリフローさせることができ
る。
よび配線溝２７の内部を含む半導体基板１の全面にバリ
アメタル層２９を形成する。バリアメタル層２９は、た
とえば窒化チタン、タンタル、窒化タンタル等である。
次に、バリアメタル層２９上に銅のシード層（図示せ
ず）を、たとえばＣＶＤ法またはスパッタ法により形成
した後、銅のメッキ層２８ａを形成する。メッキ法は電
解メッキ、無電解めっきのいずれの方法を用いてもよ
い。メッキ層２８ａの膜厚は基板平面上で約６００ｎｍ
程度とする。これにより接続孔２６および配線溝２７を
同時に埋め込む。なお、本実施の形態１では、メッキ法
による銅膜（メッキ層２８ａ）の形成を示したが、スパ
ッタ法により形成してもよい。この場合、上記シード層
は必要ではない。スパッタ法により銅膜を形成する場合
には、接続孔２６および配線溝２７に銅が埋め込まれる
ように熱処理を施して銅をリフローさせることができ
る。
【００８６】次に、図１７に示すように、ＣＭＰ法を用
いてメッキ層２８ａおよびシード層を研磨する。銅は研
磨速度が大きいので、まず先に銅の部分が除去される。
さらに研磨を継続し、絶縁膜２５上のバリアメタル層２
９も除去する。これにより配線溝２７以外の領域の銅膜
（メッキ層２８ａおよびシード層）およびバリアメタル
層２９が除外されて、接続部材と一体に形成された配線
２８が形成される。
いてメッキ層２８ａおよびシード層を研磨する。銅は研
磨速度が大きいので、まず先に銅の部分が除去される。
さらに研磨を継続し、絶縁膜２５上のバリアメタル層２
９も除去する。これにより配線溝２７以外の領域の銅膜
（メッキ層２８ａおよびシード層）およびバリアメタル
層２９が除外されて、接続部材と一体に形成された配線
２８が形成される。
【００８７】次に、図１８に示すように、絶縁膜２５お
よび配線２８上に、キャップ絶縁膜３０、層間絶縁膜３
１、配線形成用のストッパ絶縁膜３２、配線形成用の絶
縁膜３３を順次形成する。これらの絶縁膜３０〜３３に
ついては、各々前記ストッパ絶縁膜２２、層間絶縁膜２
３、配線形成用のストッパ絶縁膜２４、配線形成用の絶
縁膜２５と同様であり、層間絶縁膜３１は、たとえば膜
厚約５００ｎｍ程度のＳｉＯＦ膜、絶縁膜３３は、たと
えば膜厚約２００ｎｍ程度のシリコン酸化膜で構成され
る。また、キャップ絶縁膜３０および層間絶縁膜３１に
接続孔３４を、ストッパ絶縁膜３２および絶縁膜３３に
配線溝３５を前記第３配線層の場合と同様に形成する。
上記接続孔３４の孔径は、たとえば約０.２５μｍ程度
である。さらに、第３配線層の配線２８と同様に、接続
部材と一体に形成された第４配線層の配線３６を形成す
る。
よび配線２８上に、キャップ絶縁膜３０、層間絶縁膜３
１、配線形成用のストッパ絶縁膜３２、配線形成用の絶
縁膜３３を順次形成する。これらの絶縁膜３０〜３３に
ついては、各々前記ストッパ絶縁膜２２、層間絶縁膜２
３、配線形成用のストッパ絶縁膜２４、配線形成用の絶
縁膜２５と同様であり、層間絶縁膜３１は、たとえば膜
厚約５００ｎｍ程度のＳｉＯＦ膜、絶縁膜３３は、たと
えば膜厚約２００ｎｍ程度のシリコン酸化膜で構成され
る。また、キャップ絶縁膜３０および層間絶縁膜３１に
接続孔３４を、ストッパ絶縁膜３２および絶縁膜３３に
配線溝３５を前記第３配線層の場合と同様に形成する。
上記接続孔３４の孔径は、たとえば約０.２５μｍ程度
である。さらに、第３配線層の配線２８と同様に、接続
部材と一体に形成された第４配線層の配線３６を形成す
る。
【００８８】次に、図１９に示すように、絶縁膜３３お
よび配線３６上に、キャップ絶縁膜３７、層間絶縁膜３
８、配線形成用のストッパ絶縁膜３９、配線形成用の絶
縁膜４０を順次形成する。これらの絶縁膜３７〜４０に
ついては、各々前記ストッパ絶縁膜２２、層間絶縁膜２
３、配線形成用のストッパ絶縁膜２４、配線形成用の絶
縁膜２５と同様であり、層間絶縁膜３８は、たとえば膜
厚約５００ｎｍ程度のＳｉＯＦ膜、絶縁膜３３は、たと
えば膜厚約２００ｎｍ程度のシリコン酸化膜で構成され
る。また、キャップ絶縁膜３７および層間絶縁膜３８に
接続孔４１を、ストッパ絶縁膜３９および絶縁膜４０に
配線溝４２を前記第３配線層の場合と同様に形成する。
上記接続孔４１の孔径は、たとえば０.５μｍ程度であ
る。さらに、第３配線層の配線２８と同様に、接続部材
と一体に形成された第５配線層の配線４３を形成する。
よび配線３６上に、キャップ絶縁膜３７、層間絶縁膜３
８、配線形成用のストッパ絶縁膜３９、配線形成用の絶
縁膜４０を順次形成する。これらの絶縁膜３７〜４０に
ついては、各々前記ストッパ絶縁膜２２、層間絶縁膜２
３、配線形成用のストッパ絶縁膜２４、配線形成用の絶
縁膜２５と同様であり、層間絶縁膜３８は、たとえば膜
厚約５００ｎｍ程度のＳｉＯＦ膜、絶縁膜３３は、たと
えば膜厚約２００ｎｍ程度のシリコン酸化膜で構成され
る。また、キャップ絶縁膜３７および層間絶縁膜３８に
接続孔４１を、ストッパ絶縁膜３９および絶縁膜４０に
配線溝４２を前記第３配線層の場合と同様に形成する。
上記接続孔４１の孔径は、たとえば０.５μｍ程度であ
る。さらに、第３配線層の配線２８と同様に、接続部材
と一体に形成された第５配線層の配線４３を形成する。
【００８９】次に、図２０に示すように、絶縁膜４０お
よび配線４３上に、絶縁膜４４を形成した後、配線４３
に達する接続孔４５を絶縁膜４４に形成する。接続孔４
５の孔径は、たとえば０.７５μｍ程度である。次に、
接続孔４５の内部を含む半導体基板１の全面に窒化チタ
ン膜を、たとえばＣＶＤ法により形成し、続いて接続孔
４５を埋め込むタングステン膜を、たとえばＣＶＤ法に
より形成する。次いで、接続孔４５以外の領域の窒化チ
タン膜およびタングステン膜を、たとえばＣＭＰ法によ
り除去してプラグ４６を形成する。
よび配線４３上に、絶縁膜４４を形成した後、配線４３
に達する接続孔４５を絶縁膜４４に形成する。接続孔４
５の孔径は、たとえば０.７５μｍ程度である。次に、
接続孔４５の内部を含む半導体基板１の全面に窒化チタ
ン膜を、たとえばＣＶＤ法により形成し、続いて接続孔
４５を埋め込むタングステン膜を、たとえばＣＶＤ法に
より形成する。次いで、接続孔４５以外の領域の窒化チ
タン膜およびタングステン膜を、たとえばＣＭＰ法によ
り除去してプラグ４６を形成する。
【００９０】次に、半導体基板１の全面に、たとえばア
ルミニウム膜を形成し、このアルミニウム膜をフォトリ
ソグラフィ技術によりパターニングし、最上層配線であ
る第６配線層の配線４７を形成する。その後、パッシベ
ーション膜４８で半導体基板１の全面を覆うことによ
り、前記図１に示した半導体装置が略完成する。
ルミニウム膜を形成し、このアルミニウム膜をフォトリ
ソグラフィ技術によりパターニングし、最上層配線であ
る第６配線層の配線４７を形成する。その後、パッシベ
ーション膜４８で半導体基板１の全面を覆うことによ
り、前記図１に示した半導体装置が略完成する。
【００９１】なお、本実施の形態１では、第６配線層か
らなる多層配線を有する半導体装置に適用したが、配線
層数にかかわらず、デュアルダマシンで形成される任意
の配線層に適用することは可能である。
らなる多層配線を有する半導体装置に適用したが、配線
層数にかかわらず、デュアルダマシンで形成される任意
の配線層に適用することは可能である。
【００９２】このように、本実施の形態１によれば、配
線溝を取り囲む配線層間膜をヤング率が６０ＧＰａ以上
のＣＶＤ法で形成される絶縁材料、たとえばシリコン酸
化膜で構成し、接続孔を取り囲むビア層間膜をヤング率
が６０ＧＰａ未満のＣＶＤ法で形成される絶縁材料、た
とえばＳｉＯＦ膜で構成する。これにより、室温から５
００℃程度の昇温において接続孔内で銅の体積が膨張し
ても、これに追従したビア層間膜の弾性変形が起こり、
また配線層間膜が銅の体積膨張を抑える働きをすること
から、接続孔の内部の銅が配線溝の内部の銅へ吸収され
るのを抑制することができる。
線溝を取り囲む配線層間膜をヤング率が６０ＧＰａ以上
のＣＶＤ法で形成される絶縁材料、たとえばシリコン酸
化膜で構成し、接続孔を取り囲むビア層間膜をヤング率
が６０ＧＰａ未満のＣＶＤ法で形成される絶縁材料、た
とえばＳｉＯＦ膜で構成する。これにより、室温から５
００℃程度の昇温において接続孔内で銅の体積が膨張し
ても、これに追従したビア層間膜の弾性変形が起こり、
また配線層間膜が銅の体積膨張を抑える働きをすること
から、接続孔の内部の銅が配線溝の内部の銅へ吸収され
るのを抑制することができる。
【００９３】また、ビア層間膜を構成するＳｉＯＦ膜
は、比誘電率が約３.６程度と、シリコン酸化膜の比誘
電率と比較して小さいことから、ビア層間膜にシリコン
酸化膜を用いるよりも、配線容量を低減することができ
る。
は、比誘電率が約３.６程度と、シリコン酸化膜の比誘
電率と比較して小さいことから、ビア層間膜にシリコン
酸化膜を用いるよりも、配線容量を低減することができ
る。
【００９４】また、配線層間膜およびビア層間膜は、Ｃ
ＶＤ法で成膜された無機絶縁材料で構成されることか
ら、接続孔および配線溝の加工工程において、従来のド
ライエッチング法の延長線上のプロセス技術を適用する
ことができる。
ＶＤ法で成膜された無機絶縁材料で構成されることか
ら、接続孔および配線溝の加工工程において、従来のド
ライエッチング法の延長線上のプロセス技術を適用する
ことができる。
【００９５】（実施の形態２）
【００９６】
【表２】
【００９７】表２に、本実施の形態２におけるデュアル
ダマシン構造の各々の絶縁膜材料および評価指標等を前
記表１と同様にまとめる。また、図２１に、本実施の形
態２を適用したデュアルダマシン配線の要部断面図の一
例を示す。本実施の形態２では、第２世代として上下配
線層をつなぐ接続孔の孔径が、約０.２μｍ以下のデュ
アルダマシン配線に適用される各々の絶縁材料を示して
おり、配線層間膜はヤング率が３０ＧＰａ以上の絶縁材
料であって、ＣＶＤ法で形成される絶縁材料で構成さ
れ、ビア層間膜はヤング率が３０ＧＰａ未満の絶縁材料
であって、ＣＶＤ法または塗布法で形成される絶縁材料
で構成される。
ダマシン構造の各々の絶縁膜材料および評価指標等を前
記表１と同様にまとめる。また、図２１に、本実施の形
態２を適用したデュアルダマシン配線の要部断面図の一
例を示す。本実施の形態２では、第２世代として上下配
線層をつなぐ接続孔の孔径が、約０.２μｍ以下のデュ
アルダマシン配線に適用される各々の絶縁材料を示して
おり、配線層間膜はヤング率が３０ＧＰａ以上の絶縁材
料であって、ＣＶＤ法で形成される絶縁材料で構成さ
れ、ビア層間膜はヤング率が３０ＧＰａ未満の絶縁材料
であって、ＣＶＤ法または塗布法で形成される絶縁材料
で構成される。
【００９８】表２および図２１には、配線層間膜をヤン
グ率が約５０ＧＰａ程度、比誘電率が約３.６程度のＳ
ｉＯＦ膜、ビア層間膜をヤング率が約１０ＧＰａ程度、
比誘電率が約２.７〜２.８程度のＰＡＥ（poly arylene
ether）系材料、たとえばＳｉＬＫ膜としたデュアルダ
マシン配線を例示している。ＳｉＯＦ膜は、たとえばＣ
ＶＤ法で形成され、ＳｉＬＫ膜は、たとえば塗布法で形
成される。ストッパ絶縁膜およびキャップ絶縁膜には、
ＳｉＯＦ膜およびＳｉＬＫ膜に対してストッパ機能を有
するシリコン窒化膜が用いられる。
グ率が約５０ＧＰａ程度、比誘電率が約３.６程度のＳ
ｉＯＦ膜、ビア層間膜をヤング率が約１０ＧＰａ程度、
比誘電率が約２.７〜２.８程度のＰＡＥ（poly arylene
ether）系材料、たとえばＳｉＬＫ膜としたデュアルダ
マシン配線を例示している。ＳｉＯＦ膜は、たとえばＣ
ＶＤ法で形成され、ＳｉＬＫ膜は、たとえば塗布法で形
成される。ストッパ絶縁膜およびキャップ絶縁膜には、
ＳｉＯＦ膜およびＳｉＬＫ膜に対してストッパ機能を有
するシリコン窒化膜が用いられる。
【００９９】なお、評価指標等をまとめるにあたり、接
続孔の孔径が０.１８μｍのデュアルダマシン配線を用
いたが、０.１８μｍ以外の孔径の接続孔を有するデュ
アルダマシン配線にも適用できることは言うまでもな
い。
続孔の孔径が０.１８μｍのデュアルダマシン配線を用
いたが、０.１８μｍ以外の孔径の接続孔を有するデュ
アルダマシン配線にも適用できることは言うまでもな
い。
【０１００】また、配線層間膜には、ＳｉＯＦ膜に代え
てシリコン酸化膜を用いることができる。さらに、ビア
層間膜には、ＳｉＬＫ膜に代えて、他のＰＡＥ系材料
（たとえばＦＬＡＲＥ膜）、ＢＣＢ（benzocyclobuten
e）系材料、ＨＳＱ（hydrogen silsesquioxane）、ＭＳ
Ｑ（methyl silsesquioxane）系材料等の塗布法で形成
される低誘電率膜、あるいはＳｉＯＣ系材料、ＣＦ系材
料等のＣＶＤ法で形成される低誘電率膜を用いることが
できる。
てシリコン酸化膜を用いることができる。さらに、ビア
層間膜には、ＳｉＬＫ膜に代えて、他のＰＡＥ系材料
（たとえばＦＬＡＲＥ膜）、ＢＣＢ（benzocyclobuten
e）系材料、ＨＳＱ（hydrogen silsesquioxane）、ＭＳ
Ｑ（methyl silsesquioxane）系材料等の塗布法で形成
される低誘電率膜、あるいはＳｉＯＣ系材料、ＣＦ系材
料等のＣＶＤ法で形成される低誘電率膜を用いることが
できる。
【０１０１】表２に示すように、配線層間膜をＳｉＯＦ
膜で構成し、ビア層間膜をＳｉＬＫ膜で構成することに
より、指標：Ｒ／Ｙ１は１８.０、指標：Ｙ２−Ｙ１は
４０となる。従って、接続孔の孔径が０.１８μｍのデ
ュアルダマシン構造において、デュアルダマシン配線の
劣化を抑制できると考えられる。さらに、比誘電率が約
３.６程度のＳｉＯＦ膜を配線層間膜に用い、比誘電率
が約２.７〜２.８程度のＳｉＬＫ膜をビア層間膜に用い
ることにより、配線容量を前記実施の形態１に示した第
１世代の４.５から３.９へ低減することができる。
膜で構成し、ビア層間膜をＳｉＬＫ膜で構成することに
より、指標：Ｒ／Ｙ１は１８.０、指標：Ｙ２−Ｙ１は
４０となる。従って、接続孔の孔径が０.１８μｍのデ
ュアルダマシン構造において、デュアルダマシン配線の
劣化を抑制できると考えられる。さらに、比誘電率が約
３.６程度のＳｉＯＦ膜を配線層間膜に用い、比誘電率
が約２.７〜２.８程度のＳｉＬＫ膜をビア層間膜に用い
ることにより、配線容量を前記実施の形態１に示した第
１世代の４.５から３.９へ低減することができる。
【０１０２】図２２に、本実施の形態２におけるデュア
ルダマシン配線の第１の変形例を示す。ストッパ絶縁膜
は、配線層間膜（ＳｉＯＦ膜）またはビア層間膜（Ｓｉ
ＬＫ膜）、あるいはこれら両者に対してエッチング選択
比を有する材料で構成され、前記図２１に示したデュア
ルダマシン配線では、シリコン窒化膜が例示された。し
かし、シリコン窒化膜の比誘電率は約７程度と相対的に
高いことから、配線容量を低減することを考慮すれば、
ストッパ機能を有する低誘電率膜であることが望まし
い。図２２には、比誘電率が約４程度のＳｉＣ膜をスト
ッパ絶縁膜に用いたデュアルダマシン構造を示す。スト
ッパ絶縁膜をＳｉＣ膜で構成することにより、ストッパ
絶縁膜をシリコン窒化膜で構成した場合よりも配線容量
を３.９から３.７へと低減することができる。
ルダマシン配線の第１の変形例を示す。ストッパ絶縁膜
は、配線層間膜（ＳｉＯＦ膜）またはビア層間膜（Ｓｉ
ＬＫ膜）、あるいはこれら両者に対してエッチング選択
比を有する材料で構成され、前記図２１に示したデュア
ルダマシン配線では、シリコン窒化膜が例示された。し
かし、シリコン窒化膜の比誘電率は約７程度と相対的に
高いことから、配線容量を低減することを考慮すれば、
ストッパ機能を有する低誘電率膜であることが望まし
い。図２２には、比誘電率が約４程度のＳｉＣ膜をスト
ッパ絶縁膜に用いたデュアルダマシン構造を示す。スト
ッパ絶縁膜をＳｉＣ膜で構成することにより、ストッパ
絶縁膜をシリコン窒化膜で構成した場合よりも配線容量
を３.９から３.７へと低減することができる。
【０１０３】さらに、図２３に、本実施の形態２におけ
るデュアルダマシン配線の第２の変形例を示す。ここで
は、ストッパ絶縁膜を用いずに配線容量を低減したデュ
アルダマシン配線が示されている。ストッパ絶縁膜を用
いないことにより、シリコン窒化膜からなるストッパ絶
縁膜を用いた場合よりも配線容量を３.９から３.５へと
低減することができる。
るデュアルダマシン配線の第２の変形例を示す。ここで
は、ストッパ絶縁膜を用いずに配線容量を低減したデュ
アルダマシン配線が示されている。ストッパ絶縁膜を用
いないことにより、シリコン窒化膜からなるストッパ絶
縁膜を用いた場合よりも配線容量を３.９から３.５へと
低減することができる。
【０１０４】このように、本実施の形態２によれば、配
線溝を取り囲む配線層間膜をヤング率が３０ＧＰａ以上
のＣＶＤ法で形成される絶縁材料、たとえばＳｉＯＦ膜
で構成し、接続孔を取り囲むビア層間膜をヤング率が３
０ＧＰａ未満のＣＶＤ法または塗布法で形成される絶縁
材料、たとえばＳｉＬＫ膜で構成する。これにより、約
０.１８μｍ程度の孔径を有する接続孔においても、銅
の体積膨張に追従したビア層間膜の弾性変形が起こりや
すくなり、接続孔の内部の銅が配線溝の内部の銅へ吸収
されるのを抑制することができる。
線溝を取り囲む配線層間膜をヤング率が３０ＧＰａ以上
のＣＶＤ法で形成される絶縁材料、たとえばＳｉＯＦ膜
で構成し、接続孔を取り囲むビア層間膜をヤング率が３
０ＧＰａ未満のＣＶＤ法または塗布法で形成される絶縁
材料、たとえばＳｉＬＫ膜で構成する。これにより、約
０.１８μｍ程度の孔径を有する接続孔においても、銅
の体積膨張に追従したビア層間膜の弾性変形が起こりや
すくなり、接続孔の内部の銅が配線溝の内部の銅へ吸収
されるのを抑制することができる。
【０１０５】また、配線層間膜を構成するＳｉＯＦ膜の
比誘電率は約３.６程度、ビア層間膜を構成するＳｉＬ
Ｋ膜の比誘電率は約２.７〜２.８程度であることから、
前記実施の形態１よりも、さらに配線容量を低減するこ
とができる。
比誘電率は約３.６程度、ビア層間膜を構成するＳｉＬ
Ｋ膜の比誘電率は約２.７〜２.８程度であることから、
前記実施の形態１よりも、さらに配線容量を低減するこ
とができる。
【０１０６】（実施の形態３）
【０１０７】
【表３】
【０１０８】表３に、本実施の形態３におけるデュアル
ダマシン構造の各々の絶縁膜材料および評価指標等を前
記表１と同様にまとめる。また、図２４に、本実施の形
態３を適用したデュアルダマシン配線の要部断面図の一
例を示す。本実施の形態３では、第３世代として上下配
線層をつなぐ接続孔の孔径が、約０.１３μｍ以下のデ
ュアルダマシン配線に適用される各々の絶縁材料を示し
ており、配線層間膜はヤング率が６ＧＰａ以上の絶縁材
料であって、ＣＶＤ法または塗布法で形成される絶縁材
料で構成され、ビア層間膜はヤング率が６ＧＰａ未満の
絶縁材料であって、塗布法で形成される絶縁材料で構成
される。
ダマシン構造の各々の絶縁膜材料および評価指標等を前
記表１と同様にまとめる。また、図２４に、本実施の形
態３を適用したデュアルダマシン配線の要部断面図の一
例を示す。本実施の形態３では、第３世代として上下配
線層をつなぐ接続孔の孔径が、約０.１３μｍ以下のデ
ュアルダマシン配線に適用される各々の絶縁材料を示し
ており、配線層間膜はヤング率が６ＧＰａ以上の絶縁材
料であって、ＣＶＤ法または塗布法で形成される絶縁材
料で構成され、ビア層間膜はヤング率が６ＧＰａ未満の
絶縁材料であって、塗布法で形成される絶縁材料で構成
される。
【０１０９】表３および図２４には、配線層間膜をヤン
グ率が約１０ＧＰａ程度、比誘電率が約２.７〜２.８程
度のＰＡＥ系材料、たとえばＳｉＬＫ膜、ビア層間膜を
ヤング率が約２程度、比誘電率が約２.２程度のポーラ
スＨＳＧ系材料、たとえばNanoglass膜としたデュアル
ダマシン配線を例示している。ＳｉＬＫ膜およびNanogl
ass膜は、たとえば塗布法で形成される。ストッパ絶縁
膜およびキャップ絶縁膜には、ＳｉＬＫ膜およびNanogl
ass膜に対してストッパ機能を有するシリコン酸化膜が
用いられる。
グ率が約１０ＧＰａ程度、比誘電率が約２.７〜２.８程
度のＰＡＥ系材料、たとえばＳｉＬＫ膜、ビア層間膜を
ヤング率が約２程度、比誘電率が約２.２程度のポーラ
スＨＳＧ系材料、たとえばNanoglass膜としたデュアル
ダマシン配線を例示している。ＳｉＬＫ膜およびNanogl
ass膜は、たとえば塗布法で形成される。ストッパ絶縁
膜およびキャップ絶縁膜には、ＳｉＬＫ膜およびNanogl
ass膜に対してストッパ機能を有するシリコン酸化膜が
用いられる。
【０１１０】なお、評価指標等をまとめるにあたり、接
続孔の孔径が０.１２μｍのデュアルダマシン配線を用
いたが、０.１２μｍ以外の孔径の接続孔を有するデュ
アルダマシン配線にも適用できることは言うまでもな
い。また、配線層間膜をＳｉＬＫ膜のみで構成したが、
シリコン酸化膜とＳｉＬＫ膜との積層膜で構成してもよ
い。
続孔の孔径が０.１２μｍのデュアルダマシン配線を用
いたが、０.１２μｍ以外の孔径の接続孔を有するデュ
アルダマシン配線にも適用できることは言うまでもな
い。また、配線層間膜をＳｉＬＫ膜のみで構成したが、
シリコン酸化膜とＳｉＬＫ膜との積層膜で構成してもよ
い。
【０１１１】また、配線層間膜には、ＳｉＬＫ膜に代え
て、他のＰＡＥ系材料（たとえばＦＬＡＲＥ膜）、ＢＣ
Ｂ系材料、ＨＳＱ、ＭＳＱ系材料等の塗布法で形成され
る低誘電率膜、あるいはＳｉＯＣ系材料、ＣＦ系材料等
のＣＶＤ法で形成される低誘電率膜を用いることができ
る。
て、他のＰＡＥ系材料（たとえばＦＬＡＲＥ膜）、ＢＣ
Ｂ系材料、ＨＳＱ、ＭＳＱ系材料等の塗布法で形成され
る低誘電率膜、あるいはＳｉＯＣ系材料、ＣＦ系材料等
のＣＶＤ法で形成される低誘電率膜を用いることができ
る。
【０１１２】表３に示すように、配線層間膜をＳｉＬＫ
膜で構成し、ビア層間膜をNanoglass膜で構成すること
により、指標：Ｒ／Ｙ１は６０.０、指標：Ｙ２−Ｙ１
は８となる。従って、接続孔の孔径が０.１２μｍのデ
ュアルダマシン構造において、デュアルダマシン配線の
劣化を抑制できると考えられる。さらに、比誘電率が約
２.７〜２.８程度のＳｉＬＫ膜を配線層間膜に用い、比
誘電率が約２.２程度のNanoglass膜をビア層間膜に用
い、比誘電率が約４.３程度のシリコン酸化膜をストッ
パ絶縁膜およびキャップ絶縁膜に用いることにより、配
線容量を前記実施の形態２に示した第２世代の３.９か
ら３.４へ低減することができる。
膜で構成し、ビア層間膜をNanoglass膜で構成すること
により、指標：Ｒ／Ｙ１は６０.０、指標：Ｙ２−Ｙ１
は８となる。従って、接続孔の孔径が０.１２μｍのデ
ュアルダマシン構造において、デュアルダマシン配線の
劣化を抑制できると考えられる。さらに、比誘電率が約
２.７〜２.８程度のＳｉＬＫ膜を配線層間膜に用い、比
誘電率が約２.２程度のNanoglass膜をビア層間膜に用
い、比誘電率が約４.３程度のシリコン酸化膜をストッ
パ絶縁膜およびキャップ絶縁膜に用いることにより、配
線容量を前記実施の形態２に示した第２世代の３.９か
ら３.４へ低減することができる。
【０１１３】さらに、図２５に、本実施の形態３におけ
るデュアルダマシン配線の変形例を示す。ストッパ絶縁
膜は、配線層間膜（ＳｉＬＫ膜）またはビア層間膜（Na
noglass膜）、あるいはこれら両者に対してエッチング
選択比を有する材料で構成され、前記図２４に示した配
線では、シリコン酸化膜が例示された。ここでは、スト
ッパ絶縁膜を用いずに配線容量を低減したデュアルダマ
シン配線が示されている。ストッパ絶縁膜を用いないこ
とにより、シリコン酸化膜からなるストッパ絶縁膜を用
いた場合よりも配線容量を３.４から３.２へと低減する
ことができる。
るデュアルダマシン配線の変形例を示す。ストッパ絶縁
膜は、配線層間膜（ＳｉＬＫ膜）またはビア層間膜（Na
noglass膜）、あるいはこれら両者に対してエッチング
選択比を有する材料で構成され、前記図２４に示した配
線では、シリコン酸化膜が例示された。ここでは、スト
ッパ絶縁膜を用いずに配線容量を低減したデュアルダマ
シン配線が示されている。ストッパ絶縁膜を用いないこ
とにより、シリコン酸化膜からなるストッパ絶縁膜を用
いた場合よりも配線容量を３.４から３.２へと低減する
ことができる。
【０１１４】
【表４】
【０１１５】表４に、配線層間膜またはビア層間膜に用
いられる各種絶縁膜のヤング率および比誘電率をまとめ
る。
いられる各種絶縁膜のヤング率および比誘電率をまとめ
る。
【０１１６】このように、本実施の形態３によれば、配
線溝を取り囲む配線層間膜をヤング率が６ＧＰａ以上の
ＣＶＤ法または塗布法で形成される絶縁材料、たとえば
ＳｉＬＫ膜で構成し、接続孔を取り囲むビア層間膜をヤ
ング率が６ＧＰａ未満の塗布法で形成される絶縁材料、
たとえばNanoglass膜で構成する。これにより、約０.１
２μｍ程度の孔径を有する接続孔においても、銅の体積
膨張に追従したビア層間膜の弾性変形が起こりやすくな
り、接続孔の内部の銅が配線溝の内部の銅へ吸収される
のを抑制することができる。
線溝を取り囲む配線層間膜をヤング率が６ＧＰａ以上の
ＣＶＤ法または塗布法で形成される絶縁材料、たとえば
ＳｉＬＫ膜で構成し、接続孔を取り囲むビア層間膜をヤ
ング率が６ＧＰａ未満の塗布法で形成される絶縁材料、
たとえばNanoglass膜で構成する。これにより、約０.１
２μｍ程度の孔径を有する接続孔においても、銅の体積
膨張に追従したビア層間膜の弾性変形が起こりやすくな
り、接続孔の内部の銅が配線溝の内部の銅へ吸収される
のを抑制することができる。
【０１１７】また、配線層間膜を構成するＳｉＬＫ膜の
比誘電率は約２.７〜２.８程度、ビア層間膜を構成する
Nanoglass膜の比誘電率は約２程度であることから、前
記実施の形態２よりも、さらに配線容量を低減すること
ができる。
比誘電率は約２.７〜２.８程度、ビア層間膜を構成する
Nanoglass膜の比誘電率は約２程度であることから、前
記実施の形態２よりも、さらに配線容量を低減すること
ができる。
【０１１８】（実施の形態４）図２６は、本実施の形態
４である半導体装置を示す半導体基板の要部断面図であ
る。第１配線層をシングルダマシン配線で構成し、第２
配線層から第５配線層をデュアルダマシン配線で構成し
た多層配線構造の一例を示す。第３配線層から第６配線
層は、前記実施の形態１と同様である。
４である半導体装置を示す半導体基板の要部断面図であ
る。第１配線層をシングルダマシン配線で構成し、第２
配線層から第５配線層をデュアルダマシン配線で構成し
た多層配線構造の一例を示す。第３配線層から第６配線
層は、前記実施の形態１と同様である。
【０１１９】ｎチャネルＭＩＳＦＥＴのｎ型半導体領域
９およびｐチャネルＭＩＳＦＥＴのｐ型半導体領域１０
上の第１層間絶縁膜１１の必要部分に形成された接続孔
４９内には、たとえばタングステン膜からなるプラグ５
０が埋め込まれている。プラグ５０の上層には、ストッ
パ絶縁膜５１、さらに配線形成用の絶縁膜５２が形成さ
れている。ストッパ絶縁膜５１は、絶縁膜５２への溝加
工の際にエッチングストッパとなる膜であり、絶縁膜５
２に対してエッチング選択比を有する材料を用いる。ス
トッパ絶縁膜５１は、たとえばシリコン窒化膜である。
ストッパ絶縁膜５１および絶縁膜５２には、上記プラグ
５０に達する配線溝５３が形成されている。配線溝５３
内には、たとえばタングステン膜からなる第１配線層の
配線５４が埋め込まれている。
９およびｐチャネルＭＩＳＦＥＴのｐ型半導体領域１０
上の第１層間絶縁膜１１の必要部分に形成された接続孔
４９内には、たとえばタングステン膜からなるプラグ５
０が埋め込まれている。プラグ５０の上層には、ストッ
パ絶縁膜５１、さらに配線形成用の絶縁膜５２が形成さ
れている。ストッパ絶縁膜５１は、絶縁膜５２への溝加
工の際にエッチングストッパとなる膜であり、絶縁膜５
２に対してエッチング選択比を有する材料を用いる。ス
トッパ絶縁膜５１は、たとえばシリコン窒化膜である。
ストッパ絶縁膜５１および絶縁膜５２には、上記プラグ
５０に達する配線溝５３が形成されている。配線溝５３
内には、たとえばタングステン膜からなる第１配線層の
配線５４が埋め込まれている。
【０１２０】第１配線層の配線５４の上層には、キャッ
プ絶縁膜５５、層間絶縁膜５６、配線形成用のストッパ
絶縁膜５７、配線形成用の絶縁膜５８が順次形成されて
いる。これらの絶縁膜５５〜５８については、各々前記
実施の形態１のストッパ絶縁膜２２、層間絶縁膜２３、
配線形成用のストッパ絶縁膜２４、配線形成用の絶縁膜
２５と同様であり、層間絶縁膜５６は、たとえば膜厚約
５００ｎｍ程度のＳｉＯＦ膜、絶縁膜５８は、たとえば
膜厚約２００ｎｍ程度のシリコン酸化膜で構成される。
また、キャップ絶縁膜５５および層間絶縁膜５６に接続
孔５９、ストッパ絶縁膜５７および絶縁膜５８に配線溝
６０が形成されている。上記接続孔５９の孔径は、たと
えば約０.２５μｍ程度である。さらに、接続部材と一
体に形成された第２配線層の配線６１が形成されてい
る。
プ絶縁膜５５、層間絶縁膜５６、配線形成用のストッパ
絶縁膜５７、配線形成用の絶縁膜５８が順次形成されて
いる。これらの絶縁膜５５〜５８については、各々前記
実施の形態１のストッパ絶縁膜２２、層間絶縁膜２３、
配線形成用のストッパ絶縁膜２４、配線形成用の絶縁膜
２５と同様であり、層間絶縁膜５６は、たとえば膜厚約
５００ｎｍ程度のＳｉＯＦ膜、絶縁膜５８は、たとえば
膜厚約２００ｎｍ程度のシリコン酸化膜で構成される。
また、キャップ絶縁膜５５および層間絶縁膜５６に接続
孔５９、ストッパ絶縁膜５７および絶縁膜５８に配線溝
６０が形成されている。上記接続孔５９の孔径は、たと
えば約０.２５μｍ程度である。さらに、接続部材と一
体に形成された第２配線層の配線６１が形成されてい
る。
【０１２１】このように、本実施の形態４によれば、第
２配線層から第５配線層を本発明のデュアルダマシン配
線で構成することにより、前記実施の形態１よりも、配
線容量を低減することができる。
２配線層から第５配線層を本発明のデュアルダマシン配
線で構成することにより、前記実施の形態１よりも、配
線容量を低減することができる。
【０１２２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【０１２３】たとえば、前記実施の形態では、接続孔の
孔径が約０.２５〜０.５μｍ程度のデュアルダマシン構
造では、たとえば配線層間膜にシリコン酸化膜、ビア層
間膜にＳｉＯＦ膜を適用し、接続孔の孔径が約０.１８
μｍ程度のデュアルダマシン構造では、たとえば配線層
間膜にＳｉＯＦ膜、ビア層間膜にＳｉＬＫ膜を適用し、
接続孔の孔径が約０.１２μｍ程度のデュアルダマシン
構造では、たとえば配線層間膜にＳｉＬＫ膜、ビア層間
膜にNanoglass膜を例示したが、配線層間材料とビア層
間材料との組み合わせはこれに限られるものではなく、
それぞれの世代における熱処理やエッチング等のプロセ
ス、または配線容量などを考慮し、配線層間材料および
ビア層間材料を種々選択することは可能である。
孔径が約０.２５〜０.５μｍ程度のデュアルダマシン構
造では、たとえば配線層間膜にシリコン酸化膜、ビア層
間膜にＳｉＯＦ膜を適用し、接続孔の孔径が約０.１８
μｍ程度のデュアルダマシン構造では、たとえば配線層
間膜にＳｉＯＦ膜、ビア層間膜にＳｉＬＫ膜を適用し、
接続孔の孔径が約０.１２μｍ程度のデュアルダマシン
構造では、たとえば配線層間膜にＳｉＬＫ膜、ビア層間
膜にNanoglass膜を例示したが、配線層間材料とビア層
間材料との組み合わせはこれに限られるものではなく、
それぞれの世代における熱処理やエッチング等のプロセ
ス、または配線容量などを考慮し、配線層間材料および
ビア層間材料を種々選択することは可能である。
【０１２４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【０１２５】本発明によれば、熱ストレスによってデュ
アルダマシン配線の接続孔内部において接続部材の膨
張、収縮が生じても、これに追従してビア層間膜が弾性
変形しやすくなるので、接続孔内部でのボイドの生成を
防ぐことができる。これにより、接続孔内部での抵抗の
上昇が抑えられて、デュアルダマシン配線の耐熱性およ
びエレクトロマイグレーション耐性を向上することがで
きる。さらに、低誘電率材料をビア層間膜または配線層
間膜に用いることで、配線容量を低減することができ
る。これにより、配線遅延を回避することができる。
アルダマシン配線の接続孔内部において接続部材の膨
張、収縮が生じても、これに追従してビア層間膜が弾性
変形しやすくなるので、接続孔内部でのボイドの生成を
防ぐことができる。これにより、接続孔内部での抵抗の
上昇が抑えられて、デュアルダマシン配線の耐熱性およ
びエレクトロマイグレーション耐性を向上することがで
きる。さらに、低誘電率材料をビア層間膜または配線層
間膜に用いることで、配線容量を低減することができ
る。これにより、配線遅延を回避することができる。
【０１２６】従って、本発明によれば、微細配線に適合
した配線構造または配線構造の製造方法を提供すること
ができる。
した配線構造または配線構造の製造方法を提供すること
ができる。
【図１】本発明の実施の形態１である半導体装置を示す
半導体基板の要部断面図である。
半導体基板の要部断面図である。
【図２】本発明の実施の形態１であるデュアルダマシン
配線の要部平面図の一例である。
配線の要部平面図の一例である。
【図３】本発明の実施の形態１であるデュアルダマシン
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
【図４】本発明の実施の形態１であるデュアルダマシン
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
【図５】本発明の実施の形態１であるデュアルダマシン
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
【図６】本発明の実施の形態１であるデュアルダマシン
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
【図７】本発明の実施の形態１であるデュアルダマシン
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
配線の製造方法の一例を工程順に示した半導体基板の要
部断面図である。
【図８】本発明の実施の形態１であるデュアルダマシン
配線の第１の変形例を示す半導体基板の要部断面図であ
る。
配線の第１の変形例を示す半導体基板の要部断面図であ
る。
【図９】本発明の実施の形態１であるデュアルダマシン
配線の第２の変形例を示す半導体基板の要部断面図であ
る。
配線の第２の変形例を示す半導体基板の要部断面図であ
る。
【図１０】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１１】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１２】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１３】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１４】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１５】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１６】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１７】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１８】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図１９】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図２０】本発明の実施の形態１である半導体装置の製
造方法の一例を工程順に示した半導体基板の要部断面図
である。
造方法の一例を工程順に示した半導体基板の要部断面図
である。
【図２１】本発明の実施の形態２であるデュアルダマシ
ン配線を示す半導体基板の要部断面図である。
ン配線を示す半導体基板の要部断面図である。
【図２２】本発明の実施の形態２であるデュアルダマシ
ン配線の第１の変形例を示す半導体基板の要部断面図で
ある。
ン配線の第１の変形例を示す半導体基板の要部断面図で
ある。
【図２３】本発明の実施の形態２であるデュアルダマシ
ン配線の第２の変形例を示す半導体基板の要部断面図で
ある。
ン配線の第２の変形例を示す半導体基板の要部断面図で
ある。
【図２４】本発明の実施の形態３であるデュアルダマシ
ン配線を示す半導体基板の要部断面図である。
ン配線を示す半導体基板の要部断面図である。
【図２５】本発明の実施の形態３であるデュアルダマシ
ン配線の変形例を示す半導体基板の要部断面図である。
ン配線の変形例を示す半導体基板の要部断面図である。
【図２６】本発明の実施の形態４である半導体装置を示
す半導体基板の要部断面図である。
す半導体基板の要部断面図である。
１ 半導体基板 ２ 素子分離領域 ３ ｐウェル ４ ｎウェル ５ ゲート絶縁膜 ６ ゲート電極 ７ キャップ絶縁膜 ８ サイドウォールスペーサ ９ ｎ型半導体領域 １０ ｐ型半導体領域 １１ 第１層間絶縁膜 １２ 接続孔 １３ プラグ １４ 配線（第１配線層） １５ 第２層間絶縁膜 １６ 接続孔 １７ プラグ １８ ストッパ絶縁膜 １９ 絶縁膜 ２０ 配線溝 ２１ 配線（第２配線層） ２２ キャップ絶縁膜 ２３ 層間絶縁膜 ２４ ストッパ絶縁膜 ２５ 絶縁膜 ２６ 接続孔 ２７ 配線溝 ２８ 配線（第３配線層） ２８ａ メッキ層 ２９ バリアメタル層 ３０ キャップ絶縁膜 ３１ 層間絶縁膜 ３２ ストッパ絶縁膜 ３３ 絶縁膜 ３４ 接続孔 ３５ 配線溝 ３６ 配線（第４配線層） ３７ キャップ絶縁膜 ３８ 層間絶縁膜 ３９ ストッパ絶縁膜 ４０ 絶縁膜 ４１ 接続孔 ４２ 配線溝 ４３ 配線（第５配線層） ４４ 絶縁膜 ４５ 接続孔 ４６ プラグ ４７ 配線（第６配線層） ４８ パッシベーション膜 ４９ 接続孔 ５０ プラグ ５１ ストッパ絶縁膜 ５２ 絶縁膜 ５３ 配線溝 ５４ 配線（第１配線層） ５５ キャップ絶縁膜 ５６ 層間絶縁膜 ５７ ストッパ絶縁膜 ５８ 絶縁膜 ５９ 接続孔 ６０ 配線溝 ６１ 配線（第２配線層） ＰＲ１ フォトレジスト膜 ＰＲ２ フォトレジスト膜 ＢＬ バリアメタル層 ＭＬ メッキ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 英雄 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 大森 一稔 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 4K030 BA36 BA44 BB12 CA04 FA10 LA15 5F033 HH04 HH08 HH11 HH19 HH21 HH27 HH28 HH29 HH30 HH32 HH33 HH34 JJ11 JJ18 JJ19 JJ21 JJ27 JJ32 JJ33 KK01 KK11 KK19 KK21 KK32 KK33 LL04 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 PP28 PP33 QQ25 QQ37 QQ48 QQ70 QQ73 QQ75 RR01 RR04 RR06 RR09 RR11 RR14 RR15 RR21 SS04 SS08 SS11 SS15 SS21 TT01 WW00 WW01 XX05 XX19 XX24 5F048 AC03 BA01 BB06 BB07 BB08 BC06 BE03 BF12 5F058 BA20 BD02 BD04 BD06 BD10 BD18 BF02 BF07 BH13 BJ02
Claims (37)
- 【請求項１】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層のヤング率が、前記
配線溝が形成された第２絶縁層のヤング率よりも相対的
に小さいことを特徴とする半導体装置。 - 【請求項２】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層のヤング率が、前記
配線溝が形成された第２絶縁層のヤング率よりも相対的
に小さく、前記第１絶縁層の比誘電率が、前記第２絶縁
層の比誘電率よりも相対的に小さいことを特徴とする半
導体装置。 - 【請求項３】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層のヤング率が、前記
配線溝が形成された第２絶縁層のヤング率よりも相対的
に小さく、前記接続孔の孔径が約０.５μｍ以下である
ことを特徴とする半導体装置。 - 【請求項４】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層のヤング率が、前記
配線溝が形成された第２絶縁層のヤング率よりも相対的
に小さく、前記第１絶縁層と前記第２絶縁層との間に、
相対的に膜厚の薄いストッパ絶縁膜が形成されているこ
とを特徴とする半導体装置。 - 【請求項５】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層のヤング率が、前記
配線溝が形成された第２絶縁層のヤング率よりも相対的
に小さく、前記配線を構成する主導電層は銅であること
を特徴とする半導体装置。 - 【請求項６】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層のヤング率は６０Ｇ
Ｐａ未満、前記配線溝が形成された第２絶縁層のヤング
率は６０ＧＰａ以上であることを特徴とする半導体装
置。 - 【請求項７】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層はＳｉＯＦで構成さ
れ、前記配線溝が形成された第２絶縁層はＳｉＯ2で構
成されることを特徴とする半導体装置。 - 【請求項８】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層はＳｉＯＦで構成さ
れ、前記配線溝が形成された第２絶縁層はＳｉＯ2で構
成され、前記接続孔の孔径が約０.５μｍ以下であるこ
とを特徴とする半導体装置。 - 【請求項９】 配線溝内に形成された配線と、前記配線
とその下層配線とを接続する接続孔内に前記配線と一体
に形成された接続部材とを有する半導体装置であって、 前記接続孔が形成された第１絶縁層はＳｉＯＦで構成さ
れ、前記配線溝が形成された第２絶縁層はＳｉＯ2で構
成され、前記第１絶縁層と前記第２絶縁層との間に、Ｓ
ｉＮまたはＳｉＣからなる相対的に膜厚の薄いストッパ
絶縁膜が形成されていることを特徴とする半導体装置。 - 【請求項１０】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置であっ
て、 前記接続孔が形成された第１絶縁層のヤング率は３０Ｇ
Ｐａ未満、前記配線溝が形成された第２絶縁層のヤング
率は３０ＧＰａ以上であることを特徴とする半導体装
置。 - 【請求項１１】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置であっ
て、 前記接続孔が形成された第１絶縁層はＳｉＯＣ系材料、
ＣＦ系材料、ＨＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材
料またはＰＡＥ系材料で構成され、前記配線溝が形成さ
れた第２絶縁層はＳｉＯＦまたはＳｉＯ2で構成される
ことを特徴とする半導体装置。 - 【請求項１２】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置であっ
て、 前記接続孔が形成された第１絶縁層はＳｉＯＣ系材料、
ＣＦ系材料、ＨＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材
料またはＰＡＥ系材料で構成され、前記配線溝が形成さ
れた第２絶縁層はＳｉＯＦまたはＳｉＯ2で構成され、
前記接続孔の孔径が約０.２μｍ以下であることを特徴
とする半導体装置。 - 【請求項１３】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置であっ
て、 前記接続孔が形成された第１絶縁層はＳｉＯＣ系材料、
ＣＦ系材料、ＨＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材
料またはＰＡＥ系材料で構成され、前記配線溝が形成さ
れた第２絶縁層はＳｉＯＦまたはＳｉＯ2で構成され、
前記第１絶縁層と前記第２絶縁層との間に、ＳｉＮまた
はＳｉＣからなる相対的に膜厚の薄いストッパ絶縁膜が
形成されていることを特徴とする半導体装置。 - 【請求項１４】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置であっ
て、 前記接続孔が形成された第１絶縁層のヤング率は６ＧＰ
ａ未満、前記配線溝が形成された第２絶縁層のヤング率
は６ＧＰａ以上であることを特徴とする半導体装置。 - 【請求項１５】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置であっ
て、 前記接続孔が形成された第１絶縁層はポーラスＨＳＱ系
材料で構成され、前記配線溝が形成された第２絶縁層は
ＳｉＯＣ系材料、ＣＦ系材料、ＨＳＱ系材料、ＭＳＱ系
材料、ＢＣＢ系材料またはＰＡＥ系材料、あるいはＳｉ
Ｏ2とＳｉＯＣ系材料、ＣＦ系材料、ＨＳＱ系材料、Ｍ
ＳＱ系材料、ＢＣＢ系材料またはＰＡＥ系材料との積層
で構成されることを特徴とする半導体装置。 - 【請求項１６】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置であっ
て、 前記接続孔が形成された第１絶縁層はポーラスＨＳＱ系
材料で構成され、前記配線溝が形成された第２絶縁層は
ＳｉＯＣ系材料、ＣＦ系材料、ＨＳＱ系材料、ＭＳＱ系
材料、ＢＣＢ系材料またはＰＡＥ系材料、あるいはＳｉ
Ｏ2とＳｉＯＣ系材料、ＣＦ系材料、ＨＳＱ系材料、Ｍ
ＳＱ系材料、ＢＣＢ系材料またはＰＡＥ系材料との積層
で構成され、前記接続孔の孔径が約０.１３μｍ以下で
あることを特徴とする半導体装置。 - 【請求項１７】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置であっ
て、 前記接続孔が形成された第１絶縁層はポーラスＨＳＱ系
材料で構成され、前記配線溝が形成された第２絶縁層は
ＳｉＯＣ系材料、ＣＦ系材料、ＨＳＱ系材料、ＭＳＱ系
材料、ＢＣＢ系材料またはＰＡＥ系材料、あるいはＳｉ
Ｏ2とＳｉＯＣ系材料、ＣＦ系材料、ＨＳＱ系材料、Ｍ
ＳＱ系材料、ＢＣＢ系材料またはＰＡＥ系材料との積層
で構成され、前記第１絶縁層と前記第２絶縁層との間
に、ＳｉＯ 2からなる相対的に膜厚の薄いストッパ絶縁
膜が形成されていることを特徴とする半導体装置。 - 【請求項１８】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上に相対的にヤング率の小さい
第１絶縁層、および相対的にヤング率の大きい第２絶縁
層を順次形成する工程と、（ｂ）前記第１絶縁層の所定
の領域に前記接続孔を形成し、前記第２絶縁層の所定の
領域に前記配線溝を形成する工程と、（ｃ）前記接続孔
および前記配線溝の内部に導電部材を埋め込む工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項１９】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上に相対的にヤング率の小さい
第１絶縁層、および相対的にヤング率の大きい第２絶縁
層を順次形成する工程と、（ｂ）前記第１絶縁層の所定
の領域に前記接続孔を形成し、前記第２絶縁層の所定の
領域に前記配線溝を形成する工程と、（ｃ）前記接続孔
および前記配線溝の内部に導電部材を埋め込む工程とを
有し、前記第１絶縁層の比誘電率が、前記第２絶縁層の
比誘電率よりも小さいことを特徴とする半導体装置の製
造方法。 - 【請求項２０】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上に相対的にヤング率の小さい
第１絶縁層、および相対的にヤング率の大きい第２絶縁
層を順次形成する工程と、（ｂ）前記第１絶縁層の所定
の領域に前記接続孔を形成し、前記第２絶縁層の所定の
領域に前記配線溝を形成する工程と、（ｃ）前記接続孔
および前記配線溝の内部に導電部材を埋め込む工程とを
有し、 前記接続孔の孔径が約０.５μｍ以下であることを特徴
とする半導体装置の製造方法。 - 【請求項２１】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上に相対的にヤング率の小さい
第１絶縁層、および相対的にヤング率の大きい第２絶縁
層を順次形成する工程と、（ｂ）前記第１絶縁層の所定
の領域に前記接続孔を形成し、前記第２絶縁層の所定の
領域に前記配線溝を形成する工程と、（ｃ）前記接続孔
および前記配線溝の内部に導電部材を埋め込む工程とを
有し、 前記（ａ）工程で、前記第１絶縁層の上層に相対的に膜
厚の薄いストッパ絶縁膜を形成し、前記（ｂ）工程で、
前記第２絶縁層および前記ストッパ絶縁膜の所定の領域
に前記配線溝を形成することを特徴とする半導体装置の
製造方法。 - 【請求項２２】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上に相対的にヤング率の小さい
第１絶縁層、および相対的にヤング率の大きい第２絶縁
層を順次形成する工程と、（ｂ）前記第１絶縁層の所定
の領域に前記接続孔を形成し、前記第２絶縁層の所定の
領域に前記配線溝を形成する工程と、（ｃ）前記接続孔
および前記配線溝の内部に導電部材を埋め込む工程とを
有し、 前記（ｃ）工程で前記接続孔および前記配線溝の内部に
埋め込まれる主導電層は、銅であることを特徴とする半
導体装置の製造方法。 - 【請求項２３】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にヤング率が６０ＧＰａ未満
の第１絶縁層、およびヤング率が６０ＧＰａ以上の第２
絶縁層を順次形成する工程と、（ｂ）前記第１絶縁層の
所定の領域に前記接続孔を形成し、前記第２絶縁層の所
定の領域に前記配線溝を形成する工程と、（ｃ）前記接
続孔および前記配線溝の内部に導電部材を埋め込む工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２４】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にヤング率が６０ＧＰａ未満
の第１絶縁層、およびヤング率が６０ＧＰａ以上の第２
絶縁層を順次形成する工程と、（ｂ）前記第１絶縁層の
所定の領域に前記接続孔を形成し、前記第２絶縁層の所
定の領域に前記配線溝を形成する工程と、（ｃ）前記接
続孔および前記配線溝の内部に導電部材を埋め込む工程
とを有し、 前記第１絶縁層および前記第２絶縁層はＣＶＤ法で形成
されることを特徴とする半導体装置の製造方法。 - 【請求項２５】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にＳｉＯＦで構成される第１
絶縁層、およびＳｉＯ2で構成される第２絶縁層を順次
形成する工程と、（ｂ）前記第１絶縁層の所定の領域に
前記接続孔を形成し、前記第２絶縁層の所定の領域に前
記配線溝を形成する工程と、（ｃ）前記接続孔および前
記配線溝の内部に導電部材を埋め込む工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２６】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にＳｉＯＦで構成される第１
絶縁層、およびＳｉＯ2で構成される第２絶縁層を順次
形成する工程と、（ｂ）前記第１絶縁層の所定の領域に
前記接続孔を形成し、前記第２絶縁層の所定の領域に前
記配線溝を形成する工程と、（ｃ）前記接続孔および前
記配線溝の内部に導電部材を埋め込む工程とを有し、 前記接続孔の孔径が約０.５μｍ以下であることを特徴
とする半導体装置の製造方法。 - 【請求項２７】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にＳｉＯＦで構成される第１
絶縁層、およびＳｉＯ2で構成される第２絶縁層を順次
形成する工程と、（ｂ）前記第１絶縁層の所定の領域に
前記接続孔を形成し、前記第２絶縁層の所定の領域に前
記配線溝を形成する工程と、（ｃ）前記接続孔および前
記配線溝の内部に導電部材を埋め込む工程とを有し、 前記（ａ）工程で、前記第１絶縁層の上層に相対的に膜
厚の薄いＳｉＮまたはＳｉＣからなるストッパ絶縁膜を
形成し、前記（ｂ）工程で、前記第２絶縁層および前記
ストッパ絶縁膜の所定の領域に前記配線溝を形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２８】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にヤング率が３０ＧＰａ未満
の第１絶縁層、およびヤング率が３０ＧＰａ以上の第２
絶縁層を順次形成する工程と、（ｂ）前記第１絶縁層の
所定の領域に前記接続孔を形成し、前記第２絶縁層の所
定の領域に前記配線溝を形成する工程と、（ｃ）前記接
続孔および前記配線溝の内部に導電部材を埋め込む工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２９】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にヤング率が３０ＧＰａ未満
の第１絶縁層、およびヤング率が３０ＧＰａ以上の第２
絶縁層を順次形成する工程と、（ｂ）前記第１絶縁層の
所定の領域に前記接続孔を形成し、前記第２絶縁層の所
定の領域に前記配線溝を形成する工程と、（ｃ）前記接
続孔および前記配線溝の内部に導電部材を埋め込む工程
とを有し、前記第１絶縁層はＣＶＤ法または塗布法で形
成され、前記第２絶縁層はＣＶＤ法で形成されることを
特徴とする半導体装置の製造方法。 - 【請求項３０】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、 （ａ）基板上にＳｉＯＣ系材料、ＣＦ系材料、ＨＳＱ系
材料、ＭＳＱ系材料、ＢＣＢ系材料またはＰＡＥ系材料
で構成される第１絶縁層、およびＳｉＯＦまたはＳｉＯ
2で構成される第２絶縁層を順次形成する工程と、
（ｂ）前記第１絶縁層の所定の領域に前記接続孔を形成
し、前記第２絶縁層の所定の領域に前記配線溝を形成す
る工程と、（ｃ）前記接続孔および前記配線溝の内部に
導電部材を埋め込む工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項３１】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にＳｉＯＣ系材料、ＣＦ系材
料、ＨＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材料または
ＰＡＥ系材料で構成される第１絶縁層、およびＳｉＯＦ
またはＳｉＯ2で構成される第２絶縁層を順次形成する
工程と、（ｂ）前記第１絶縁層の所定の領域に前記接続
孔を形成し、前記第２絶縁層の所定の領域に前記配線溝
を形成する工程と、（ｃ）前記接続孔および前記配線溝
の内部に導電部材を埋め込む工程とを有し、 前記接続孔の孔径が約０.２μｍ以下であることを特徴
とする半導体装置の製造方法。 - 【請求項３２】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にＳｉＯＣ系材料、ＣＦ系材
料、ＨＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材料または
ＰＡＥ系材料で構成される第１絶縁層、およびＳｉＯＦ
またはＳｉＯ2で構成される第２絶縁層を順次形成する
工程と、（ｂ）前記第１絶縁層の所定の領域に前記接続
孔を形成し、前記第２絶縁層の所定の領域に前記配線溝
を形成する工程と、（ｃ）前記接続孔および前記配線溝
の内部に導電部材を埋め込む工程とを有し、 前記（ａ）工程で、前記第１絶縁層の上層に相対的に膜
厚の薄いＳｉＮまたはＳｉＣからなるストッパ絶縁膜を
形成し、前記（ｂ）工程で、前記第２絶縁層および前記
ストッパ絶縁膜の所定の領域に前記配線溝を形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項３３】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にヤング率が６ＧＰａ未満の
第１絶縁層、およびヤング率が６ＧＰａ以上の第２絶縁
層を順次形成する工程と、（ｂ）前記第１絶縁層の所定
の領域に前記接続孔を形成し、前記第２絶縁層の所定の
領域に前記配線溝を形成する工程と、（ｃ）前記接続孔
および前記配線溝の内部に導電部材を埋め込む工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項３４】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にヤング率が６ＧＰａ未満の
第１絶縁層、およびヤング率が６ＧＰａ以上の第２絶縁
層を順次形成する工程と、（ｂ）前記第１絶縁層の所定
の領域に前記接続孔を形成し、前記第２絶縁層の所定の
領域に前記配線溝を形成する工程と、（ｃ）前記接続孔
および前記配線溝の内部に導電部材を埋め込む工程とを
有し、 前記第１絶縁層は塗布法で形成され、前記第２絶縁層は
ＣＶＤ法または塗布法で形成されることを特徴とする半
導体装置の製造方法。 - 【請求項３５】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にポーラスＨＳＱ系材料で構
成される第１絶縁層、ＳｉＯＣ系材料、ＣＦ系材料、Ｈ
ＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材料またはＰＡＥ
系材料、あるいはＳｉＯ2とＳｉＯＣ系材料、ＣＦ系材
料、ＨＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材料または
ＰＡＥ系材料との積層で構成される第２絶縁層を順次形
成する工程と、（ｂ）前記第１絶縁層の所定の領域に前
記接続孔を形成し、前記第２絶縁層の所定の領域に前記
配線溝を形成する工程と、（ｃ）前記接続孔および前記
配線溝の内部に導電部材を埋め込む工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項３６】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にポーラスＨＳＱ系材料で構
成される第１絶縁層、ＳｉＯＣ系材料、ＣＦ系材料、Ｈ
ＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材料またはＰＡＥ
系材料、あるいはＳｉＯ2とＳｉＯＣ系材料、ＣＦ系材
料、ＨＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材料または
ＰＡＥ系材料との積層で構成される第２絶縁層を順次形
成する工程と、（ｂ）前記第１絶縁層の所定の領域に前
記接続孔を形成し、前記第２絶縁層の所定の領域に前記
配線溝を形成する工程と、（ｃ）前記接続孔および前記
配線溝の内部に導電部材を埋め込む工程とを有し、 前記接続孔の孔径が約０.１３μｍ以下であることを特
徴とする半導体装置の製造方法。 - 【請求項３７】 配線溝内に形成された配線と、前記配
線とその下層配線とを接続する接続孔内に前記配線と一
体に形成された接続部材とを有する半導体装置の製造方
法であって、（ａ）基板上にポーラスＨＳＱ系材料で構
成される第１絶縁層、ＳｉＯＣ系材料、ＣＦ系材料、Ｈ
ＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材料またはＰＡＥ
系材料、あるいはＳｉＯ2とＳｉＯＣ系材料、ＣＦ系材
料、ＨＳＱ系材料、ＭＳＱ系材料、ＢＣＢ系材料または
ＰＡＥ系材料との積層で構成される第２絶縁層を順次形
成する工程と、（ｂ）前記第１絶縁層の所定の領域に前
記接続孔を形成し、前記第２絶縁層の所定の領域に前記
配線溝を形成する工程と、（ｃ）前記接続孔および前記
配線溝の内部に導電部材を埋め込む工程とを有し、 前記（ａ）工程で、前記第１絶縁層の上層に相対的に膜
厚の薄いＳｉＯ2からなるストッパ絶縁膜を形成し、前
記（ｂ）工程で、前記第２絶縁層および前記ストッパ絶
縁膜の所定の領域に前記配線溝を形成することを特徴と
する半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362462A JP2002164428A (ja) | 2000-11-29 | 2000-11-29 | 半導体装置およびその製造方法 |
| TW090128124A TW541657B (en) | 2000-11-29 | 2001-11-13 | Semiconductor device and its fabrication method |
| US09/987,914 US6812127B2 (en) | 2000-11-29 | 2001-11-16 | Method of forming semiconductor device including silicon oxide with fluorine, embedded wiring layer, via holes, and wiring grooves |
| KR1020010074455A KR100830666B1 (ko) | 2000-11-29 | 2001-11-28 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362462A JP2002164428A (ja) | 2000-11-29 | 2000-11-29 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164428A true JP2002164428A (ja) | 2002-06-07 |
| JP2002164428A5 JP2002164428A5 (ja) | 2005-02-03 |
Family
ID=18833731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362462A Pending JP2002164428A (ja) | 2000-11-29 | 2000-11-29 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6812127B2 (ja) |
| JP (1) | JP2002164428A (ja) |
| KR (1) | KR100830666B1 (ja) |
| TW (1) | TW541657B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004105123A1 (ja) * | 2003-05-21 | 2004-12-02 | Fujitsu Limited | 半導体装置 |
| JP2007129223A (ja) * | 2005-11-02 | 2007-05-24 | Internatl Business Mach Corp <Ibm> | 半導体構造およびその製作方法（チャネルの応力向上のための低ヤング率スペーサ） |
| US7323781B2 (en) | 2003-03-25 | 2008-01-29 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US8012871B2 (en) | 2002-10-17 | 2011-09-06 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JPWO2010125682A1 (ja) * | 2009-04-30 | 2012-10-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| TW544855B (en) * | 2001-06-25 | 2003-08-01 | Nec Electronics Corp | Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer |
| US7474002B2 (en) * | 2001-10-30 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dielectric film having aperture portion |
| JP2003257970A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 半導体装置及びその配線構造 |
| TWI300971B (en) * | 2002-04-12 | 2008-09-11 | Hitachi Ltd | Semiconductor device |
| JP3989763B2 (ja) * | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004031439A (ja) * | 2002-06-21 | 2004-01-29 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| US6917108B2 (en) * | 2002-11-14 | 2005-07-12 | International Business Machines Corporation | Reliable low-k interconnect structure with hybrid dielectric |
| JP2004165559A (ja) * | 2002-11-15 | 2004-06-10 | Toshiba Corp | 半導体装置 |
| JP4489345B2 (ja) * | 2002-12-13 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| NL1023275C2 (nl) * | 2003-04-25 | 2004-10-27 | Cavendish Kinetics Ltd | Werkwijze voor het vervaardigen van een micro-mechanisch element. |
| JP4295730B2 (ja) * | 2003-04-28 | 2009-07-15 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7096450B2 (en) | 2003-06-28 | 2006-08-22 | International Business Machines Corporation | Enhancement of performance of a conductive wire in a multilayered substrate |
| TWI285938B (en) * | 2003-08-28 | 2007-08-21 | Fujitsu Ltd | Semiconductor device |
| KR100605505B1 (ko) * | 2004-06-04 | 2006-07-31 | 삼성전자주식회사 | 버퍼막 패턴을 갖는 반도체 장치들 및 그들의 형성방법들 |
| JP2006024811A (ja) * | 2004-07-09 | 2006-01-26 | Sony Corp | 半導体装置の製造方法 |
| JP4185478B2 (ja) * | 2004-07-23 | 2008-11-26 | 長野計器株式会社 | 歪検出器およびその製造方法 |
| JP2006140404A (ja) * | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体装置 |
| JP2006210508A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 半導体装置およびその製造方法 |
| US7414275B2 (en) * | 2005-06-24 | 2008-08-19 | International Business Machines Corporation | Multi-level interconnections for an integrated circuit chip |
| JP2007019188A (ja) | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP2007123509A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US8013342B2 (en) | 2007-11-14 | 2011-09-06 | International Business Machines Corporation | Double-sided integrated circuit chips |
| US7670927B2 (en) | 2006-05-16 | 2010-03-02 | International Business Machines Corporation | Double-sided integrated circuit chips |
| US7602027B2 (en) * | 2006-12-29 | 2009-10-13 | Semiconductor Components Industries, L.L.C. | Semiconductor component and method of manufacture |
| DE102007037858B4 (de) * | 2007-08-10 | 2012-04-19 | Infineon Technologies Ag | Halbleiterbauelement mit verbessertem dynamischen Verhalten |
| TWI419268B (zh) * | 2007-09-21 | 2013-12-11 | Teramikros Inc | 半導體裝置及其製造方法 |
| US20090079072A1 (en) * | 2007-09-21 | 2009-03-26 | Casio Computer Co., Ltd. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
| US8587124B2 (en) | 2007-09-21 | 2013-11-19 | Teramikros, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
| JP4666028B2 (ja) * | 2008-03-31 | 2011-04-06 | カシオ計算機株式会社 | 半導体装置 |
| US8304863B2 (en) | 2010-02-09 | 2012-11-06 | International Business Machines Corporation | Electromigration immune through-substrate vias |
| US8354339B2 (en) * | 2010-07-20 | 2013-01-15 | International Business Machines Corporation | Methods to form self-aligned permanent on-chip interconnect structures |
| US8642460B2 (en) * | 2011-06-08 | 2014-02-04 | International Business Machines Corporation | Semiconductor switching device and method of making the same |
| CN102332425A (zh) * | 2011-09-23 | 2012-01-25 | 复旦大学 | 一种提升铜互连技术中抗电迁移特性的方法 |
| US8640072B1 (en) | 2012-07-31 | 2014-01-28 | Freescale Semiconductor, Inc. | Method for forming an electrical connection between metal layers |
| US9032615B2 (en) | 2012-07-31 | 2015-05-19 | Freescale Semiconductor, Inc. | Method for forming an electrical connection between metal layers |
| TWI613709B (zh) * | 2013-02-20 | 2018-02-01 | 財團法人工業技術研究院 | 半導體元件結構及其製造方法與應用其之畫素結構 |
| US10541204B2 (en) * | 2015-10-20 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and method of forming the same |
| TWI590350B (zh) * | 2016-06-30 | 2017-07-01 | 欣興電子股份有限公司 | 線路重分佈結構的製造方法與線路重分佈結構單元 |
| US9735015B1 (en) * | 2016-12-05 | 2017-08-15 | United Microelectronics Corporation | Fabricating method of semiconductor structure |
| KR102307127B1 (ko) * | 2017-06-14 | 2021-10-05 | 삼성전자주식회사 | 반도체 소자 |
| US20200312768A1 (en) * | 2019-03-27 | 2020-10-01 | Intel Corporation | Controlled organic layers to enhance adhesion to organic dielectrics and process for forming such |
| KR20220030051A (ko) * | 2020-09-02 | 2022-03-10 | 삼성전자주식회사 | 배선 구조체 및 이를 포함하는 반도체 패키지 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3399154B2 (ja) | 1995-05-22 | 2003-04-21 | ソニー株式会社 | 積層絶縁膜のプラズマエッチング方法 |
| JPH09306988A (ja) | 1996-03-13 | 1997-11-28 | Sony Corp | 多層配線の形成方法 |
| US6048789A (en) | 1997-02-27 | 2000-04-11 | Vlsi Technology, Inc. | IC interconnect formation with chemical-mechanical polishing and silica etching with solution of nitric and hydrofluoric acids |
| US6191007B1 (en) | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| US6171957B1 (en) | 1997-07-16 | 2001-01-09 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method of semiconductor device having high pressure reflow process |
| JPH11111845A (ja) * | 1997-10-03 | 1999-04-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6181012B1 (en) | 1998-04-27 | 2001-01-30 | International Business Machines Corporation | Copper interconnection structure incorporating a metal seed layer |
| US6355571B1 (en) | 1998-11-17 | 2002-03-12 | Applied Materials, Inc. | Method and apparatus for reducing copper oxidation and contamination in a semiconductor device |
| JP2000174019A (ja) * | 1998-12-01 | 2000-06-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6177364B1 (en) * | 1998-12-02 | 2001-01-23 | Advanced Micro Devices, Inc. | Integration of low-K SiOF for damascene structure |
| US6242349B1 (en) | 1998-12-09 | 2001-06-05 | Advanced Micro Devices, Inc. | Method of forming copper/copper alloy interconnection with reduced electromigration |
| JP3974284B2 (ja) | 1999-03-18 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4460669B2 (ja) * | 1999-03-19 | 2010-05-12 | 株式会社東芝 | 半導体装置 |
| US6211063B1 (en) * | 1999-05-25 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Method to fabricate self-aligned dual damascene structures |
| JP4108228B2 (ja) * | 1999-07-15 | 2008-06-25 | 富士通株式会社 | 半導体装置の製造方法 |
| US6521532B1 (en) | 1999-07-22 | 2003-02-18 | James A. Cunningham | Method for making integrated circuit including interconnects with enhanced electromigration resistance |
| US6136680A (en) | 2000-01-21 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Methods to improve copper-fluorinated silica glass interconnects |
| US6284644B1 (en) * | 2000-10-10 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer |
-
2000
- 2000-11-29 JP JP2000362462A patent/JP2002164428A/ja active Pending
-
2001
- 2001-11-13 TW TW090128124A patent/TW541657B/zh not_active IP Right Cessation
- 2001-11-16 US US09/987,914 patent/US6812127B2/en not_active Expired - Fee Related
- 2001-11-28 KR KR1020010074455A patent/KR100830666B1/ko not_active IP Right Cessation
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8012871B2 (en) | 2002-10-17 | 2011-09-06 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8431480B2 (en) | 2003-03-25 | 2013-04-30 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US9659867B2 (en) | 2003-03-25 | 2017-05-23 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8617981B2 (en) | 2003-03-25 | 2013-12-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US7777343B2 (en) | 2003-03-25 | 2010-08-17 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US10304726B2 (en) | 2003-03-25 | 2019-05-28 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8053893B2 (en) | 2003-03-25 | 2011-11-08 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US10121693B2 (en) | 2003-03-25 | 2018-11-06 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8810034B2 (en) | 2003-03-25 | 2014-08-19 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US7323781B2 (en) | 2003-03-25 | 2008-01-29 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US9818639B2 (en) | 2003-03-25 | 2017-11-14 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US9490213B2 (en) | 2003-03-25 | 2016-11-08 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US9064870B2 (en) | 2003-03-25 | 2015-06-23 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| WO2004105123A1 (ja) * | 2003-05-21 | 2004-12-02 | Fujitsu Limited | 半導体装置 |
| US7170177B2 (en) | 2003-05-21 | 2007-01-30 | Fujitsu Limited | Semiconductor apparatus |
| JP2007129223A (ja) * | 2005-11-02 | 2007-05-24 | Internatl Business Mach Corp <Ibm> | 半導体構造およびその製作方法（チャネルの応力向上のための低ヤング率スペーサ） |
| JPWO2010125682A1 (ja) * | 2009-04-30 | 2012-10-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5559775B2 (ja) * | 2009-04-30 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6812127B2 (en) | 2004-11-02 |
| TW541657B (en) | 2003-07-11 |
| KR100830666B1 (ko) | 2008-05-20 |
| US20020100984A1 (en) | 2002-08-01 |
| KR20020042458A (ko) | 2002-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002164428A (ja) | 半導体装置およびその製造方法 | |
| CN107546203B (zh) | 半导体器件及其制造方法 | |
| JP4118029B2 (ja) | 半導体集積回路装置とその製造方法 | |
| US7902066B2 (en) | Damascene contact structure for integrated circuits | |
| US8232618B2 (en) | Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach | |
| US8704375B2 (en) | Barrier structures and methods for through substrate vias | |
| US11127630B2 (en) | Contact plug without seam hole and methods of forming the same | |
| TWI615906B (zh) | 半導體裝置及其製造方法 | |
| TWI717410B (zh) | 半導體結構、製造其的方法及製造密封環結構的方法 | |
| US20080079172A1 (en) | Method for fabricating and beol interconnect structures with simultaneous formation of high-k and low-k dielectric regions | |
| JPH11145288A (ja) | 半導体集積回路装置およびその製造方法 | |
| TWI514449B (zh) | 半導體裝置及其製造方法 | |
| TW201924012A (zh) | 半導體裝置及其製造方法 | |
| US11776855B2 (en) | Fin field effect transistor having airgap and method for manufacturing the same | |
| TWI495043B (zh) | 形成無凹陷連線結構的方法 | |
| TW201735101A (zh) | 半導體裝置及其形成方法 | |
| TWI762301B (zh) | 積體電路裝置及其製造方法 | |
| US20070210339A1 (en) | Shared contact structures for integrated circuits | |
| CN113540096B (zh) | 静态随机存取存储器元件及其制造方法 | |
| JP2002289689A (ja) | 半導体集積回路装置とその製造方法 | |
| KR100783868B1 (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| US20230060269A1 (en) | Forming Interconnect Structures in Semiconductor Devices | |
| JP2011044625A (ja) | 半導体装置、および半導体装置の製造方法 | |
| TW202303759A (zh) | 內連線結構的形成方法 | |
| US20050142861A1 (en) | Method of forming an interconnection line in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050823 |