JP2003257970A - 半導体装置及びその配線構造 - Google Patents

半導体装置及びその配線構造

Info

Publication number
JP2003257970A
JP2003257970A JP2002051803A JP2002051803A JP2003257970A JP 2003257970 A JP2003257970 A JP 2003257970A JP 2002051803 A JP2002051803 A JP 2002051803A JP 2002051803 A JP2002051803 A JP 2002051803A JP 2003257970 A JP2003257970 A JP 2003257970A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
copper
wiring structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002051803A
Other languages
English (en)
Inventor
Yoshihisa Matsubara
義久 松原
Norio Okada
紀雄 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002051803A priority Critical patent/JP2003257970A/ja
Priority to US10/372,089 priority patent/US6936926B2/en
Priority to CN03106674.7A priority patent/CN1256771C/zh
Publication of JP2003257970A publication Critical patent/JP2003257970A/ja
Priority to US10/703,607 priority patent/US20040099956A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】銅からなる多層配線構造または平面配線構造に
おいて、銅の凝集現象に起因するボイドの発生を防止す
る。 【解決手段】第一の配線幅Ｗ１を有する第一の銅配線１
１と、第一の銅配線１１と同一層で形成され、第一の配
線幅Ｗ１よりも大きい第二の配線幅Ｗ２を有し、第一の
銅配線１１に接続される第二の銅配線１２と、からなる
配線構造において、第一及び第二の配線１１、１２が同
一の厚さを有している場合、第二の配線１２の面積と第
一の配線１１の面積との比がＮ：１としたときに、Ｎは
３以上かつ２００００００００以下の任意の数（３≦Ｎ
≦２００００００００）に設定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線構造またはそ
の配線構造を有する半導体装置に関し、特に、デュアル
ダマシン配線構造またはそのデュアルダマシン配線構造
を有する半導体装置に関する。
【０００２】
【従来の技術】従来、半導体装置の金属配線材料として
は、アルミニウムまたはアルミニウム合金が多く用いら
れてきた。アルミニウム及びアルミニウム合金は低い抵
抗率を有しているため、フォトレジストマスク及びエッ
チングガスを用いることにより、容易にパターニングす
ることができるためである。
【０００３】近年、半導体装置の微細化及び作動速度の
上昇に伴い、抵抗率がより低く、かつ、電流密度がより
高い配線材料が求められており、このような要求を満た
す配線材料として銅（Ｃｕ）が関心を集めている。
【０００４】銅配線をパターニングする場合、アルミニ
ウム配線と同様にして銅配線をエッチングすると、銅が
エッチングガス及び水分の影響を受けて、銅配線の内部
にコロージョン（腐食）が発生する。このため、アルミ
ニウム配線とは異なり、フォトレジストマスク及びエッ
チングガスを用いたパターニングは銅配線には適さな
い。
【０００５】コロージョンの発生を回避するための銅配
線のパターニング方法としてダマシン法が一般的に用い
られている。ダマシン法とは、下地層に予め凹部を形成
しておき、その凹部に銅を埋め込んだ後、不要部分を研
磨により除去し、下地層上に銅配線を形成する方法であ
る。
【０００６】多層配線構造における上層配線層と下層配
線層とを接続する場合には、上層配線層と下層配線層と
の間に形成された層間絶縁膜にビアホールを形成し、こ
のビアホールを金属その他の導電性物質で埋め込むこと
により、ビア導電体を形成し、このビア導電体を介して
上層配線層と下層配線層とを接続する。
【０００７】この場合、上層配線層とビア導電体とを別
個の工程でそれぞれ形成すると、製造時間の増加をもた
らす。このため、一般的には、デュアルダマシン法を用
いることにより、製造時間の短縮が図られている。デュ
アルダマシン法とは、層間絶縁膜に形成されたビアホー
ルと上層配線層に形成された凹部とに同一工程で金属を
埋め込み、その後、その金属を研磨し、ビアホールと凹
部内にのみ金属を残し、ビア導電体を形成する方法であ
る。
【０００８】デュアルダマシン法に用いる金属として
は、一般的には、ダマシン法と同様に、銅が用いられ
る。
【０００９】
【発明が解決しようとする課題】しかしながら、銅に
は、高温熱処理を施すと、凝集を起こすという性質があ
る。すなわち、例えば、銅の薄膜に高温熱処理を施す
と、銅の薄膜は凝集して円形の小さい塊の集合体にな
る。このような銅の凝集は銅膜の厚さが薄いほど起こり
やすく、凝集を起こした銅膜はもはや銅配線材料として
は使用することができなくなる。なぜならば、銅膜が凝
集を起こすと、銅配線におけるボイドの原因となり、ひ
いては、その銅配線における断線その他の配線欠陥を引
き起こすことになるからである。
【００１０】以下、従来のデュアルダマシン法により形
成した銅配線に生じる配線欠陥の例を説明する。
【００１１】図１２（Ａ）は銅多層配線構造の一例を示
す断面図である。
【００１２】先ず、下層絶縁層１０４の表面に凹部を形
成し、この凹部の中に銅下層配線層１０５を形成する。
【００１３】銅下層配線層１０５は、例えば、以下のよ
うにして形成される。先ず、凹部の内壁にバリアメタル
層をスパッタリングで堆積した後、電界メッキで銅配線
材料を凹部の内部に形成する。この後、下層絶縁層１０
４の表面上に堆積した銅を化学機械的研磨法（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ：ＣＭＰ）により除去することにより、銅下層配線層
１０５が形成される。
【００１４】銅下層配線層１０５を形成した後、その上
に、層間絶縁膜としてのＳｉＮ層１０６、ＳｉＯ2層１
０７、ＳｉＮ層１１６、ＳｉＯ2層１１７を堆積する。
【００１５】次いで、この層間絶縁膜中にビアホール１
０８を形成した後、ビアホール１０８をレジストにより
埋め戻す。その後、ＳｉＮ層１１６及びＳｉＯ2層１１
７を選択的に除去し、上層配線用凹部を形成する。
【００１６】次いで、上層配線用凹部とビアホール１０
８とを露出させた状態で、ビア導電体１０９と上層配線
層１１０とを同一の工程により形成する。例えば、バリ
アメタル層をスパッタリングで堆積した後、その上に銅
配線層を電界メッキで形成する。ＳｉＯ2層１１７の表
面上に堆積した銅は研磨により除去される。
【００１７】このようにして、ビア導電体１０９及び上
層配線層１１０からなるデュアルダマシン配線が形成さ
れる。
【００１８】この後、上層配線層１１０の表面にＳｉＮ
層１１１及びＳｉＯ2層１１２からなる上層絶縁層が形
成される。
【００１９】このように、デュアルダマシン多層配線構
造においては、下層配線層１０５と上層配線層１１０と
を接続するビア導電体１０９は上層配線層１１０と同一
の材料（図１２（Ａ）に示した例では銅）により形成さ
れる。
【００２０】このようにして形成されるデュアルダマシ
ン配線構造においては、上述した銅の凝集現象に起因し
て、ボイドの発生が問題となっていた。以下、ボイドの
発生例を図１２（Ｂ）、（Ｃ）、（Ｄ）に示す。
【００２１】図１２（Ｂ）は、ビアホール１０８のほぼ
中央にボイド１２０Ｂが発生した例を示す。ビアホール
１０８のほぼ中央に生じたボイド１２０Ｂにより、下層
配線層１０５と上層配線層１１０との間の電気的接続が
遮断されている。
【００２２】図１２（Ｃ）は、ビアホール１０８の底部
にボイド１２０Ｃが発生した例を示す。ビアホール１０
８の底部に生じたボイド１２０Ｃにより、図１２（Ｂ）
の場合と同様に、下層配線層１０５と上層配線層１１０
との間の電気的接続が遮断されている。
【００２３】図１３は、ビアホールの底部に生じたボイ
ドを実際に撮影した電子顕微鏡写真である。
【００２４】図１２（Ｄ）は、ビア導電体１０９と下層
配線層１０５との境界において、下層配線層１０５側に
ボイド１２０Ｄが発生した例を示す。ボイド１２０Ｄ
は、図１２（Ｂ）及び図１２（Ｃ）の場合と異なり、ビ
アホール１０８の内部には生じてはいないが、結果的に
は、下層配線層１０５と上層配線層１１０との間の電気
的接続が遮断されている。
【００２５】図１２は、立体構造（３次元構造）である
多層配線構造におけるボイドの発生例を示したものであ
るが、ボイドは、多層配線構造に限らず、平面構造（２
次元構造）においても発生する。
【００２６】図１４は、銅配線構造の一例を示す平面図
である。
【００２７】図１４に示すように、第一の配線幅Ｗ１を
有する第一の配線層１２１と、第一の配線幅Ｗ１よりも
大きい第二の配線幅Ｗ２を有する第二の配線層１２２と
が相互に接続されている。第一の配線層１２１と第二の
配線層１２２とは同一層で形成されており、かつ、同一
の膜厚を有しているものとする。また、第一の配線層１
２１及び第二の配線層１２２は何れも銅で形成されてい
る。
【００２８】図１４に示した銅配線構造において、第二
の配線層１２２の体積（図１４に示した例においては、
第一の配線層１２１と第二の配線層１２２とは同一の膜
厚を有しているものとしたので、「体積」を「面積」と
置き換えて考えても良い）が第一の配線層１２１の体積
よりも格段に大きい場合には、第一の配線層１２１の内
部において銅の凝集が生じ、その結果として、第一の配
線層１２１から第二の配線層１２２に向かう引張応力１
２３が発生し、第二の配線層１２２が第一の配線層１２
１に吸収されることがある。
【００２９】この結果、第一の配線層１２１の端部にボ
イド１２４が発生する。
【００３０】以上のように、デュアルダマシン法により
形成された多層配線構造または平面配線構造の何れにお
いても、配線材料である銅の凝集現象に起因するボイド
が発生し、ひいては、配線の断線を引き起こしている。
【００３１】このため、銅の凝集現象に起因するボイド
の発生を防止することを可能にした配線構造が種々提案
されている。
【００３２】そのような配線構造の一例として、特開２
００１−２９８０８４号公報に記載されたダマシン配線
構造を図１５に示す。
【００３３】図１５（Ａ）は、上記公報に記載されてい
るダマシン配線構造を上方から見たときの平面図、図１
５（Ｂ）は、図１５（Ａ）のＸ−Ｘ線における断面図で
ある。
【００３４】このダマシン配線構造は、下層配線層１３
０と、下層配線層１３０上に堆積された層間絶縁膜１３
１と、層間絶縁膜１３１上に形成された上層配線層１３
２（破線で示す）と、を備えている。
【００３５】層間絶縁膜１３１の表面には配線用溝１３
１ａが形成されており、さらに、配線用溝１３１ａの底
面には、配線用溝１３１ａの底面から下層配線層１３０
に達するビアホール１３３が形成されている。ビアホー
ル１３３の径は配線用溝１３１ａの幅よりも小さい。
【００３６】ビアホール１３３の周囲には、配線用溝１
３１ａの底面から上方に突出している複数個の絶縁突出
パターン１３４が形成されている。この絶縁突出パター
ン１３４は層間絶縁膜１３１と同一材料で形成されてい
る。
【００３７】図１５に示したダマシン配線構造によれ
ば、広い幅の配線すなわち大きい体積の配線を形成する
場合であっても、ストレスマイグレーションによる不良
発生、典型的には、上述したような銅配線中のボイドの
発生を防止することができるものとされている。
【００３８】しかしながら、図１５に示したダマシン配
線構造は、絶縁突出パターン１３４を形成するためのフ
ォトリソグラフィー工程及びエッチング工程が複雑にな
るため、逆に、製造歩留まりが低下するという欠点があ
った。
【００３９】また、図１５に示したダマシン配線構造に
おいては、上層配線層１３２の内部に絶縁突出パターン
１３４が入り込む構造になるため、上層配線層１３２の
層抵抗を推測することが極めて困難になるとともに、上
層配線層１３２における電流集中の度合いを解析するこ
とも極めて困難になっていた。
【００４０】本発明は、以上のような問題点に鑑みてな
されたものであり、銅からなる多層配線構造または平面
配線構造において、銅の凝集現象に起因するボイドの発
生を防止し、ひいては、配線層の断線を防止することが
できる配線構造及びその配線構造を有する半導体装置を
提供することを目的とする。
【００４１】
【課題を解決するための手段】この目的を達成するた
め、本発明は、第一の配線幅を有する第一の配線と、前
記第一の配線と同一層で形成され、前記第一の配線幅よ
りも大きい第二の配線幅を有し、前記第一の配線に接続
される第二の配線と、からなる配線構造であって、前記
第一及び第二の配線は銅または銅を主成分とする合金か
らなり、前記第一及び第二の配線は同一の厚さを有して
おり、前記第二の配線の面積と前記第一の配線の面積と
の比がＮ：１であり、前記Ｎは２０００以上かつ２００
００００００以下の任意の数（２０００≦Ｎ≦２０００
０００００）である配線構造を提供する。
【００４２】後に詳述するように、第二の配線と第一の
配線との膜厚が等しい場合には、第二の配線と第一の配
線との面積比Ｎを２０００以上かつ２００００００００
以下の任意の数に設定することにより、第一の配線にお
ける銅の凝集現象、ひいては、ボイドの発生を防止する
ことができる。
【００４３】本発明によれば、特開２００１−２９８０
８４号公報に開示されているダマシン配線構造における
絶縁突出パターン１３４のようなパターンを形成する必
要はないので、より簡素化した製造工程により、細い配
線層における銅の凝集現象を防止することができる。
【００４４】前記面積比Ｎの好ましい範囲は２０００以
上、かつ、２００００００以下の任意の数（２０００≦
Ｎ≦２００００００）である。
【００４５】また、前記第一及び第二の配線の厚さは１
５０ｎｍ以上、かつ、６５０ｎｍ以下の範囲内にあるこ
とが望ましい。
【００４６】特に、前記第一の配線幅は０．２８μｍ以
下、０．２０μｍ以下、０．１４μｍ以下または９８ｎ
ｍ以下であることが好ましい。
【００４７】あるいは、前記第一の配線幅は０．２８μ
ｍ±０．０４μｍ、０．２０μｍ±０．０４μｍ、０．
１４μｍ±０．０４μｍあるいは９８ｎｍ±０．０４μ
ｍであることが好ましい。
【００４８】また、前記第二の配線幅が１．１２μｍ以
上であり、かつ、前記第一の配線の長さが０．５６μｍ
以下である場合には、前記第一の配線幅は０．２８μｍ
以上であることが好ましい。
【００４９】また、前記第一の配線の幅と長さには好適
な組み合わせが存在する。
【００５０】例えば、前記第一の配線幅を０．１４μ
ｍ、前記第一の配線の長さを約０．４０μｍ以上とする
ことが好ましい。
【００５１】または、前記第一の配線幅を０．２０μ
ｍ、前記第一の配線の長さを約０．２０μｍ以上とする
ことがこのましい。
【００５２】または、前記第一の配線幅を０．２８μ
ｍ、前記第一の配線の長さを約０．１９μｍ以上とする
ことが好ましい。
【００５３】銅の凝集現象を抑制するパラメータの一つ
として銅の熱処理温度がある。本発明者の実験によれ
ば、前記第一及び第二の配線が銅からなるものである場
合には、前記第一及び第二の配線は摂氏１５０度以上の
温度において熱処理されることが好ましいことが判明し
た。
【００５４】また、配線層を構成する銅に混合物を混入
することにより、すなわち、配線層を銅合金から構成す
ることにより、熱処理温度の下限を引き上げることがで
きることも判明した。すなわち、前記第一及び第二の配
線が銅を主成分とする合金からなるものである場合に
は、前記第一及び第二の配線が銅からなるものである場
合の熱処理温度よりも高い温度において熱処理すること
が可能である。
【００５５】また、本発明は、上層配線層と下層配線層
とをビアで接続する配線構造であって、前記上層配線
層、前記下層配線層及び前記ビアは銅または銅を主成分
とする合金からなり、前記上層配線層または前記下層配
線層の体積と前記ビアの体積との比がＮ：１であり、前
記Ｎは３以上かつ２００００００００以下の任意の数
（３≦Ｎ≦２００００００００）である配線構造を提供
する。
【００５６】後に詳述するように、第二の配線と第一の
配線との膜厚が異なる場合には、第二の配線と第一の配
線との体積比Ｎを２０００以上かつ２００００００００
以下の任意の数に設定することにより、第一の配線にお
ける銅の凝集現象、ひいては、ボイドの発生を防止する
ことができる。
【００５７】本発明によれば、特開２００１−２９８０
８４号公報に開示されているダマシン配線構造における
絶縁突出パターン１３４のようなパターンを形成する必
要はないので、より簡素化した製造工程により、細い配
線層における銅の凝集現象を防止することができる。
【００５８】体積比Ｎの好ましい範囲は２０００以上、
かつ、２００００００以下の任意の数（２０００≦Ｎ≦
２００００００）である。
【００５９】さらに、本発明は、上層配線層と下層配線
層とをビアで接続する配線構造であって、前記上層配線
層、前記下層配線層及び前記ビアは銅または銅を主成分
とする合金からなり、前記上層配線層または前記下層配
線層の体積と前記ビアの体積との比をＮ：１と表したと
きに、前記Ｎが３．５以上、かつ、２００００００以下
（３．５≦Ｎ≦２００００００）である場合には、前記
上層配線層と前記下層配線層とを２個以上のビアで接続
するものである配線構造を提供する。
【００６０】ビアの形状は、正方形断面の他に、円形断
面を有するものとしても形成することができる。
【００６１】ビアを円形断面を有するものとして形成す
る場合には、その直径は０．２８μｍ以下が好ましく、
０．２０μｍ以下がより好ましく、０．１４μｍ以下が
さらに好ましく、９８ｎｍ以下であることが最も好まし
い。
【００６２】さらに、これらの直径の臨界的な値は±
０．０４μｍの許容範囲を有している。すなわち、ビア
を円形断面を有するものとして形成する場合には、その
直径は０．２８μｍ±０．０４μｍが好ましく、０．２
０μｍ±０．０４μｍがより好ましく、０．１４μｍ±
０．０４μｍがさらに好ましく、９８ｎｍ±０．０４μ
ｍであることが最も好ましい。
【００６３】さらに、本発明は、上層配線層と下層配線
層とをビアで接続する配線構造であって、前記上層配線
層、前記下層配線層及び前記ビアは銅または銅を主成分
とする合金からなり、前記上層配線層または前記下層配
線層の体積と前記ビアの体積との比がＮ：１であり、前
記ビアが０．１４μｍ±０．０４μｍの直径の円形断面
を有するものである場合には、前記Ｎは３以下である配
線構造を提供する。
【００６４】また、本発明は、上層配線層と下層配線層
とをビアで接続する配線構造であって、前記上層配線
層、前記下層配線層及び前記ビアは銅または銅を主成分
とする合金からなり、前記上層配線層または前記下層配
線層の体積と前記ビアの体積との比がＮ：１であり、前
記ビアが０．２０μｍ±０．０４μｍの直径の円形断面
を有するものである場合には、前記Ｎは９以下である配
線構造を提供する。
【００６５】なお、上層配線層と下層配線層とをビアで
接続する配線構造であって、前記上層配線層、前記下層
配線層及び前記ビアは銅または銅を主成分とする合金か
らなり、前記上層配線層または前記下層配線層の体積と
前記ビアの体積との比がＮ：１であり、前記ビアが０．
２８μｍ±０．０４μｍの直径の円形断面を有するもの
である場合には、前記Ｎは１５以下とすることが好まし
い。
【００６６】この配線構造においても、前記第一及び第
二の配線は摂氏１５０度以上の温度において熱処理され
るものであることが好ましく、また、前記第一及び第二
の配線が銅を主成分とする合金からなるものである場合
には、前記第一及び第二の配線が銅からなるものである
場合の熱処理温度よりも高い温度において熱処理される
ことが好ましい。
【００６７】前記ビアを正方形断面を有するように構成
する場合には、その正方形断面の一辺の長さを３μｍ以
下にすることが好ましい。
【００６８】上記のような配線構造は、例えば、半導体
装置に適用することができる。
【００６９】
【発明の実施の形態】（第一の実施形態）図１は、本発
明の第一の実施形態に係る配線構造１０の平面図であ
り、図２は、図１に示した配線構造１０の概略的な斜視
図である。この配線構造１０は、例えば、半導体装置に
おける平面配線パターンの一部として適用することが可
能である。
【００７０】本実施形態に係る配線構造１０は、第一の
配線層１１と、第一の配線層１１に接続されている第二
の配線層１２と、を備えている。第一の配線層１１と第
二の配線層１２は同一層として形成されており、ともに
銅で形成されている。
【００７１】図１及び図２に示すように、第一の配線層
１１は、長さＬ１、幅Ｗ１及び高さＨ１を有しており、
第二の配線層１２は、長さＬ２、幅Ｗ２及び高さＨ２を
有している。第二の配線層１２の幅Ｗ２は第一の配線層
１１の幅Ｗ１よりも大きいものとする（Ｗ２＞Ｗ１）。
【００７２】第一の配線層１１の体積Ｖ１及び第二の配
線層１２の体積Ｖ２は以下のように表される。
【００７３】Ｖ１＝Ｌ１×Ｗ１×Ｈ１ Ｖ２＝Ｌ２×Ｗ２×Ｈ２ 仮に、Ｖ２≫Ｖ１である場合には、前述のように、第一
の配線層１１を構成する銅に凝集が起こり、体積Ｖ１を
有する第一の配線層１１が体積Ｖ２の第二の配線層１２
に吸収され、第一の配線層１１の端部にボイドを生じる
ことがあった。
【００７４】そこで、本発明者は、第一の配線層１１に
銅凝集が起こらない、すなわち、第二の配線層１２が第
一の配線層１１に吸収されないような体積Ｖ１と体積Ｖ
２との比における臨界点を見い出すべく、実験を行っ
た。
【００７５】その結果、本発明者の実験結果によれば、
Ｎ＝Ｖ２／Ｖ１ とおくと、２０００≦Ｎ≦２００００
００００の範囲内にＮを設定することにより、第一の配
線層１１の凝集ひいては第一の配線層１１の第二の配線
層１２への吸収を防止することができることが判明し
た。
【００７６】２０００≦Ｎ≦２００００００００の範囲
内のＮのうち、Ｎの最適範囲は２０００≦Ｎ≦２０００
０００であった。
【００７７】また、図３に示すように、第一の配線層１
１の高さＨ１と第二の配線層１２の高さＨ２とをともに
Ｈに等しく設定した場合には（Ｈ１＝Ｈ２＝Ｈ）、上述
の体積Ｖ２と体積Ｖ１との体積比Ｎは第一の配線層１１
の面積と第二の配線層１２の面積との比に等しくなる。
すなわち、Ｎ＝Ｌ２Ｗ２／Ｌ１Ｗ１となる。従って、Ｈ
１＝Ｈ２＝Ｈである場合には、２０００≦Ｎ＝Ｌ２Ｗ２
／Ｌ１Ｗ１≦２００００００００となるように、第一の
配線層１１の長さＬ１及び幅Ｗ１ならびに第二の配線層
１２の長さＬ２及び幅Ｗ２を設定すればよい。
【００７８】以下、上記の体積比Ｎの範囲を決定するた
めの実験方法及びその結果について説明する。
【００７９】図４は、本実験に用いた配線構造を示す平
面図であり、図５は、図４のＸ−Ｘ線における断面図で
ある。
【００８０】この配線構造は、図５に示すように、横一
列に配置された複数個の下層配線層１５と、各下線配線
層１５の間に配置され、ビアホール１６を介して隣接す
る二つの下層配線層１５と電気的に接続する上層配線層
１７と、を有している。
【００８１】各下層配線層１５は、図１及び図３に示し
た配線構造と同一の構造を有しており、第一の配線層１
５ａと、第一の配線層１５ａに接続されている第二の配
線層１５ｂと、を備えている。第一の配線層１５ａと第
二の配線層１５ｂは同一層として形成されており、とも
に銅で形成されている。
【００８２】第二の配線層１５ｂの長さＬ２は３．０μ
ｍ、幅Ｗ２は３．０μｍに設定されている。
【００８３】一方、第一の配線層１５ａの長さＬ１とし
ては０．１４μｍ、０．２７μｍ、０．５５μｍ、１．
１２μｍの４種類を設定し、さらに、それらの４種類の
長さＬ１の各々に対して第一の配線層１５ａの幅Ｗ１を
０．１４μｍ、０．２０μｍ、０．２８μｍの３種類に
変更した配線構造を製造し、それぞれの配線構造につい
ての良品率を測定した。
【００８４】図６は、第一の配線層１５ａの各長さＬ１
及び各幅Ｗ１について測定した良品率を示すグラフであ
る。
【００８５】図６から明らかであるように、幅Ｗ１＝
０．１４μｍ、０．２０μｍ、０．２８μｍの何れの場
合においても、長さＬ１が大きくなるほど、良品率は上
昇している。
【００８６】ここで、許容良品率を８０％に設定する
と、幅Ｗ１＝０．１４μｍの場合には、長さＬ１は約
０．４０μｍ以上であればよいことがわかる。
【００８７】同様に、幅Ｗ１＝０．２０μｍの場合に
は、長さＬ１は約０．２０μｍ以上であればよく、ま
た、幅Ｗ１＝０．２８μｍの場合には、長さＬ１は約
０．１９μｍ以上であればよいことがわかる。
【００８８】また、第一の配線層１５ａの幅Ｗ１として
は、９８ｎｍまたはそれ以下の値を取ることも可能であ
ることが判明した。
【００８９】さらに、上記の実験においては、幅Ｗ１を
０．１４μｍ、０．２０μｍ、０．２８μｍまたは９８
ｎｍの何れかの限定的な値に設定したが、これらの値に
は±０．０４μｍの許容範囲が存在することも同時に判
明した。従って、上述の長さＬ１の好ましい範囲は幅Ｗ
１が０．１４μｍ±０．０４μｍ、０．２０μｍ±０．
０４μｍ、０．２８μｍ±０．０４μｍまたは９８ｎｍ
±０．０４μｍの場合にも成立する。
【００９０】さらに、第二の配線層１５ｂの幅Ｗ２が
１．１２μｍ以上であり、かつ、第一の配線層１５ａの
長さＬ１が０．５６μｍ以下である場合に、第一の配線
層１５ａの幅Ｗ１は０．２８μｍ以上であることが好ま
しいことも判明した。
【００９１】なお、第一の配線層１５ａの長さＬ１＝
０．１４μｍに対しては、第一の配線層１５ａを摂氏１
５０度で熱処理する前のものと、熱処理した後のものの
双方について測定した。図６から明らかであるように、
第一の配線層１５ａを摂氏１５０度で熱処理することに
より、良品率は若干低下する。
【００９２】以上の実験結果から、体積Ｖ２と体積Ｖ１
との体積比Ｎの好適な範囲は２０００≦Ｎ≦２００００
００００であり、さらに好適な範囲は２０００≦Ｎ≦２
００００００であることがわかる。
【００９３】前述のように、第一の配線層１１、１５ａ
において生じるボイドは第一の配線層１１、１５ａを形
成する銅の凝集に起因する。この銅の凝集を起こすパラ
メータの一つとして、熱処理の温度及び配線層の膜厚が
ある。
【００９４】このため、本発明者は、銅の凝集を引き起
こすことがない熱処理温度及び配線層の膜厚を求める実
験を行った。
【００９５】実験は、第一の配線層１５ａ及び第二の配
線層１５ｂに対して、種々の温度で熱処理を施し、各温
度における銅分子間の距離を測定することにより行っ
た。熱処理温度は、室温（ＲＴ）、摂氏５０度、摂氏１
００度、摂氏１５０度、摂氏２００度、摂氏３００度及
び摂氏４００度とした。
【００９６】図７は、実験の結果を示すグラフである。
図７（Ａ）は、比較的大きな面積を有する第二の配線層
１５ｂに対する実験結果を示し、図７（Ｂ）は、比較的
小さな面積を有する第一の配線層１５ａに対する実験結
果を示す。図７（Ａ）、（Ｂ）の縦軸は銅分子の存在確
率であり、横軸は任意の基準点からの銅分子の距離（単
位はオングストローム）である。
【００９７】図７（Ａ）、（Ｂ）において、ピークはそ
の位置において銅分子が存在していることを示し、ピー
クの高さは銅分子の存在確率を表す。図７（Ａ）、
（Ｂ）から明らかであるように、約２．２オングストロ
ーム、約４．１オングストローム及び約４．８オングス
トロームの各距離において、それぞれピークが出現して
おり、それらの位置において、銅分子が存在しているこ
とがわかる。
【００９８】しかしながら、これらのピークは摂氏１０
０度以下の温度においては明確に出現しているが、摂氏
１５０度を境としてそれ以上の温度においては、ピーク
が明確には出現しなくなっている。これは、摂氏１５０
度以上の熱処理を行うと、銅分子の熱振動が大きくな
り、それに応じて、銅分子の移動性が増し、銅分子の凝
集が起こりにくくなっている、すなわち、ボイドが生じ
にくくなっていることを示している。
【００９９】従って、第一の配線層１５ａにおけるボイ
ドの発生を避けるためには、その熱処理の温度は摂氏１
５０度以上が好ましいことがわかる。
【０１００】また、第一の配線層１５ａにおけるボイド
の発生を避けるための第一の配線層１５ａ及び第二の配
線層１５ｂの好ましい膜厚Ｔの範囲は１５０ｎｍ≦Ｔ≦
６５０ｎｍであることが判明した。
【０１０１】上述の実験例においては、第一の配線層１
５ａは銅からなるものとしたが、第一の配線層１５ａは
銅のみならず、銅を主成分とする銅合金から形成するこ
とも可能である。
【０１０２】第一の配線層１５ａを形成する銅合金とし
て選択可能な合金は、例えば、銅−アルミニウム、銅−
スズ、銅−銀、銅−クロム、銅−チタニウム、銅−コバ
ルト、銅−マグネシウムである。また、銅と銅以外の金
属との混合比率は、熱処理温度、各配線層の幅、長さ及
び膜厚などのパラメータに応じて適宜決定することがで
きる。
【０１０３】なお、第一の配線層１５ａにおけるボイド
の発生を避けるためには、その熱処理温度は摂氏１５０
度以上が好ましいことは前述したが、この値は第一の配
線層１５ａが銅のみからなる場合の値である。
【０１０４】本発明者は、第一の配線層１５ａが銅合金
からなるものである場合には、熱処理温度の下限が摂氏
１５０度よりも高くなることを見いだした。
【０１０５】すなわち、第一の配線層１５ａ及び第二の
配線層１５ｂが銅を主成分とする合金からなるものであ
る場合には、第一の配線層１５ａ及び第二の配線層１５
ｂが銅からなるものである場合の熱処理温度よりも高い
温度において熱処理することが可能である。 （第二の実施形態）図８は本発明の第二の実施形態に係
る配線構造２０を示す。図８（Ａ）は配線構造２０の平
面図であり、図８（Ｂ）は図８（Ａ）のＸ−Ｘ線におけ
る断面図である。この配線構造２０は、例えば、半導体
装置における多層配線構造として適用することが可能で
ある。
【０１０６】本実施形態に係る配線構造２０は、下層配
線層２１ａ、２１ｂと、下層配線層２１ａ、２１ｂの上
方において下層配線層２１ａ、２１ｂにまたがって形成
されている上層配線層２２と、下層配線層２１ａと上層
配線層２２とを電気的に接続するビア導電体２３ａと、
下層配線層２１ｂと上層配線層２２とを電気的に接続す
るビア導電体２３ｂと、を備えている。下層配線層２１
ａ、２１ｂ、上層配線層２２及びビア導電体２３ａ、２
３ｂは何れも銅で形成されている。
【０１０７】下層配線層２１ａ、２１ｂは、図１及び図
３に示した第一の実施形態に係る配線構造１０と同様の
構造を有している。
【０１０８】上層配線層２２は縦横断面がともに矩形状
の立方体形状を有しており、その体積はＶ２である。
【０１０９】また、ビア導電体２３ａ、２３ｂは何れも
横断面がほぼ正方形をなす立方体形状をなしており、そ
れぞれの体積をＶ１とする。
【０１１０】仮に、Ｖ２≫Ｖ１である場合には、前述の
ように、ビア導電体２３ａ、２３ｂを構成する銅に凝集
が起こり、体積Ｖ１を有する各ビア導電体２３ａ、２３
ｂが体積Ｖ２の上層配線層２２に吸収され、ビア導電体
２３ａ、２３ｂにボイドを生じることがあった。
【０１１１】そこで、本発明者は、ビア導電体２３ａ、
２３ｂの各々に銅凝集が起こらない、すなわち、ビア導
電体２３ａ、２３ｂが上層配線層２２に吸収されないよ
うな体積Ｖ１と体積Ｖ２との比における臨界点を見い出
すべく、実験を行った。
【０１１２】なお、第一の実施形態においては、２次元
的な配線構造における体積比Ｎを求めたが、本実施形態
においては、３次元的な配線構造における体積比Ｎを求
めるものである。
【０１１３】２次元的な配線構造においては、配線層を
構成する銅はＸ方向とＹ方向の２方向に凝集するのに対
して、３次元的な配線構造においては、配線層を構成す
る銅はＸ方向、Ｙ方向及びＺ方向の３方向に凝集すると
いう相違点がある。このため、３次元的な配線構造にお
ける銅凝集のメカニズム及び臨界的な体積比Ｎは２次元
的な配線構造におけるそれらと若干の相違がある。
【０１１４】その結果、本発明者の実験結果によれば、
Ｎ＝Ｖ２／Ｖ１ とおくと、３≦Ｎ≦２０００００００
０の範囲内にＮを設定することにより、ビア導電体２３
ａ、２３ｂの凝集ひいてはビア導電体２３ａ、２３ｂの
上層配線層２２への吸収を防止することができることが
判明した。
【０１１５】３≦Ｎ≦２００００００００の範囲内のＮ
のうち、Ｎの最適範囲は２０００≦Ｎ≦２００００００
であった。
【０１１６】さらに、本発明者は、ビア導電体２３ａ、
２３ｂを正方形の断面を有する立方体形状に形成した場
合に、正方形断面の一辺の長さの最適値を求める実験を
行った。その実験結果を図９に示す。横軸は正方形断面
の一辺の長さ、縦軸は配線構造の良品率である。
【０１１７】図９から明らかであるように、正方形断面
の一辺の長さが３μｍ以下である場合には、良品率はほ
ぼ１００％の値を維持している。これに対して、正方形
断面の一辺の長さが３μｍを超えると、良品率は減少を
開始し、正方形断面の一辺の長さが２０μｍの場合に
は、良品率は約２８％にまで低下する。
【０１１８】以上の結果から明らかであるように、１０
０％の良品率を維持するためには、ビア導電体２３ａ、
２３ｂの正方形断面の一辺の長さは３μｍ以下であるこ
とを要する。
【０１１９】また、正方形断面の一辺の長さが４μｍで
ある場合の良品率は約８０％である。従って、８０％の
良品率を維持するためには、ビア導電体２３ａ、２３ｂ
の正方形断面の一辺の長さは４μｍ以下であることを要
する。
【０１２０】また、仮に、１個のビア導電体２３ａまた
は２３ｂを形成した場合の体積比Ｎが３．５以上、か
つ、２００００００以下（３．５≦Ｎ≦２０００００
０）である場合には、例えば、上層配線層２２と下層配
線層２１ａとを接続するビア導電体は２個以上形成する
ことが好ましい。
【０１２１】この場合、ビア導電体の個数の上限は実験
により求めることができる。
【０１２２】なお、上述の例においては、ビア導電体２
３ａまたは２３ｂを正方形断面を有するものとして形成
したが、ビア導電体２３ａまたは２３ｂを円形断面を有
するものとして形成することも可能である。
【０１２３】ビア導電体２３ａまたは２３ｂを円形断面
を有する形状に形成する場合には、本発明者の実験によ
れば、その好ましい直径の範囲は０．２８μｍ以下であ
り、さらに好ましい直径の範囲は０．２０μｍ以下であ
り、それよりも好ましい直径の範囲は０．１４μｍ以下
であり、最も好ましい直径の範囲は９８ｎｍ以下である
ことがわかった。
【０１２４】さらに、それらの臨界的な直径の値０．２
８μｍ、０．２０μｍ、０．１４μｍ、９８ｎｍは、そ
れぞれ±０．０４μｍの許容範囲を有していることも判
明した。
【０１２５】さらに、後述するように、ビア導電体２３
ａまたは２３ｂの直径に応じて、好ましい体積比Ｎの範
囲も変化する。
【０１２６】以下、図１０を参照して、本実施形態に係
る配線構造２０を適用した一実施例を説明する。
【０１２７】先ず、図１０（Ａ）に示すように、トラン
ジスタ部（図示せず）とコンタクト（図示せず）を形成
したシリコン基板３１上に絶縁膜３２を形成する。
【０１２８】続いて、絶縁膜３２上にＳｉＮ4３３を５
０ｎｍ程度の膜厚に成膜した後、シリコン酸化膜からな
る平坦化絶縁膜３４を４００ｎｍ程度の膜厚で成膜す
る。
【０１２９】続いて、フォトリソグラフィー技術を用い
て、反転パターンのレジストマスク３５を形成する。
【０１３０】続いて、図１０（Ｂ）に示すように、レジ
ストマスク３５を介して酸化膜３４をエッチングして、
溝３４ａを形成する。
【０１３１】続いて、レジストマスク３５を除去した後
に、図１０（Ｃ）に示すように、窒素を含有する高融点
金属膜３５（ＴａＮ）を２０ｎｍ程度の膜厚で全面に成
膜し、続いて、高融点金属膜３５上に銅３６を０．１μ
ｍ程度の膜厚で成膜する。
【０１３２】次いで、膜厚１００ｎｍの銅膜３７をスパ
ッタで形成する。
【０１３３】続いて、膜厚８００ｎｍの銅膜３８をメッ
キ法により、成膜する。
【０１３４】その後に、ＣＭＰで銅膜３７、３８及び高
融点金属膜３５をエッチバックして図１０（Ｄ）に示す
ような配線構造を得る。
【０１３５】本発明者は、図８に示した配線構造におい
て、ビア導電体２３ａまたは２３ｂの体積に応じて、体
積比Ｎも変化することを予測し、それを実証するための
実験を行った。その実験結果を示したグラフを図１１に
示す。図１１は、図８に示した配線構造において、ビア
導電体２３ａまたは２３ｂを円形断面を有する形状に形
成した場合の体積比と良品率の関係を示すグラフであ
る。
【０１３６】この実験においては、ビア導電体２３ａを
０．１４μｍ、０．２０μｍ、０．２８μｍ、０．４０
μｍの直径を有する４種類の円形断面のビア導電体２３
ａを形成し、それぞれのビア導電体２３ａに対して体積
比Ｎを徐々に変化させたときに良筆率がどのように変化
するかを測定した。
【０１３７】図１１に示すように、ビア導電体２３ａの
直径が小さくなるに伴って、熱ストレスは増加し、良品
率は低下する。
【０１３８】０．１４μｍの直径を有するビア導電体２
３ａにおいては、体積比Ｎが３以下の場合には、良品率
は１００％を維持していたが、体積比Ｎが３を超える
と、良品率は低下した。
【０１３９】従って、ビア導電体２３ａを直径０．１４
μｍの円形断面に形成する場合には、体積比Ｎは３以下
に設定することが好ましいことが判明した。
【０１４０】０．２０μｍの直径を有するビア導電体２
３ａにおいては、体積比Ｎが９以下の場合には、良品率
は１００％を維持していたが、体積比Ｎが９を超える
と、良品率は低下した。
【０１４１】従って、ビア導電体２３ａを直径０．２０
μｍの円形断面に形成する場合には、体積比Ｎは９以下
に設定することが好ましいことが判明した。
【０１４２】また、０．２８μｍの直径を有するビア導
電体２３ａにおいては、体積比Ｎが１５以下の場合に
は、良品率は１００％を維持していたが、体積比Ｎが１
５を超えると、良品率は低下した。
【０１４３】従って、ビア導電体２３ａを直径０．２８
μｍの円形断面に形成する場合には、体積比Ｎは１５以
下に設定することが好ましいことが判明した。（ただ
し、０．２８μｍに関しては、図１１にデータが載って
いません。）０．４０μｍの直径を有するビア導電体２
３ａにおいては、実験で測定した体積比Ｎの範囲内にお
いては、体積比Ｎの値にかかわらず、良品率は１００％
を維持していた。
【０１４４】従って、ビア導電体２３ａを直径０．４０
μｍの円形断面に形成する場合には、体積比Ｎは特に制
限なく任意の値に設定することができるものと考えられ
る。
【０１４５】さらに、ビア導電体２３ａの各直径０．１
４μｍ、０．２０μｍ、０．２８μｍ、０．４０μｍが
±０．０４μｍの範囲の誤差を有している場合であって
も、同様の結果を得た。従って、ビア導電体２３ａの直
径を０．１４μｍ±０．０４μｍ、０．２０μｍ±０．
０４μｍ、０．２８μｍ±０．０４μｍ、０．４０μｍ
±０．０４μｍに設定する場合の好ましい体積比Ｎはそ
れぞれ３以下、９以下、１５以下、任意の値に設定する
ことが可能である。
【０１４６】
【発明の効果】以上のように、本発明に係る配線構造に
よれば、銅からなる多層配線構造または平面配線構造に
おいて、銅の凝集現象に起因するボイドの発生を防止す
ることができ、ひいては、配線層相互間の断線を防止す
ることが可能になる。このため、本発明に係る配線構造
を適用した装置、例えば、半導体装置の信頼性を向上さ
せることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係る配線構造の平面
図である。
【図２】図１に示した配線構造の概略的な斜視図であ
る。
【図３】図１に示した配線構造の他の例の概略的な斜視
図である。
【図４】実験に用いた配線構造の平面図である。
【図５】図４のＸ−Ｘ線における断面図である。
【図６】実験結果を示すグラフである。
【図７】実験結果を示すグラフである。
【図８】本発明の第二の実施形態に係る配線構造の平面
図（図８（Ａ））と図８（Ａ）のＸ−Ｘ線における断面
図（図８（Ｂ））である。
【図９】ビア導電体の幅と良品率との関係を示すグラフ
である。
【図１０】一実施例に係る配線構造の製造工程を示す断
面図である。
【図１１】ビア導電体のサイズと良品率との関係を示す
グラフである。
【図１２】従来の配線構造を示す断面図である。
【図１３】ボイドの発生状況を示す電子顕微鏡写真であ
る。
【図１４】ボイドの発生状況を示す概略的な平面図であ
る。
【図１５】従来の配線構造を示す平面図（図１５
（Ａ））と断面図（図１５（Ｂ））である。
【符号の説明】
１０ 第一の実施形態に係る配線構造 １１ 第一の配線層 １２ 第二の配線層 １５ 下層配線層 １５ａ 第一の配線層 １５ｂ 第二の配線層 １６ ビアホール １７ 上層配線層 ２０ 第二の実施形態に係る配線構造 ２１ａ、２１ｂ 下層配線層 ２２ 上層配線層 ２３ａ、２３ｂ ビア導電体 ３１ シリコン基板 ３２ 絶縁膜 ３３ ＳｉＮ4膜 ３４ 平坦化絶縁膜 ３５ レジストマスク ３６、３７、３８ 銅膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年９月３日（２００２．９．３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】銅下層配線層１０５は、例えば、以下のよ
うにして形成される。先ず、凹部の内壁にバリアメタル
層をスパッタリングで堆積した後、電解メッキで銅配線
材料を凹部の内部に形成する。この後、下層絶縁層１０
４の表面上に堆積した銅を化学機械的研磨法（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ：ＣＭＰ）により除去することにより、銅下層配線層
１０５が形成される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】次いで、上層配線用凹部とビアホール１０
８とを露出させた状態で、ビア導電体１０９と上層配線
層１１０とを同一の工程により形成する。例えば、バリ
アメタル層をスパッタリングで堆積した後、その上に銅
配線層を電解メッキで形成する。ＳｉＯ2層１１７の表
面上に堆積した銅は研磨により除去される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】後に詳述するように、第二の配線と第一の
配線との膜厚が異なる場合には、第二の配線と第一の配
線との体積比Ｎを３以上かつ２００００００００以下の
任意の数に設定することにより、第一の配線における銅
の凝集現象、ひいては、ボイドの発生を防止することが
できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】変更
【補正内容】
【０１３６】この実験においては、ビア導電体２３ａを
０．１４μｍ、０．２０μｍ、０．２８μｍ、０．４０
μｍの直径を有する４種類の円形断面のビア導電体２３
ａを形成し、それぞれのビア導電体２３ａに対して体積
比Ｎを徐々に変化させたときに良品率がどのように変化
するかを測定した。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正内容】
【０１４３】従って、ビア導電体２３ａを直径０．２８
μｍの円形断面に形成する場合には、体積比Ｎは１５以
下に設定することが好ましいことが判明した。０．４０
μｍの直径を有するビア導電体２３ａにおいては、実験
で測定した体積比Ｎの範囲内においては、体積比Ｎの値
にかかわらず、良品率は１００％を維持していた。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 HH21 HH32 JJ11 JJ21 JJ32 KK11 KK12 MM01 MM02 MM03 MM05 MM13 NN06 NN07 PP15 PP27 PP28 QQ08 QQ09 QQ10 QQ37 QQ48 QQ73 RR04 RR06 UU03 UU04 WW00 WW01 WW02 WW03 XX09 XX10

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 第一の配線幅を有する第一の配線と、 前記第一の配線と同一層で形成され、前記第一の配線幅
    よりも大きい第二の配線幅を有し、前記第一の配線に接
    続される第二の配線と、 からなる配線構造であって、 前記第一及び第二の配線は銅または銅を主成分とする合
    金からなり、 前記第一及び第二の配線は同一の厚さを有しており、 前記第二の配線の面積と前記第一の配線の面積との比が
    Ｎ：１であり、 前記Ｎは２０００以上かつ２００００００００以下の任
    意の数（２０００≦Ｎ≦２００００００００）である配
    線構造。
  2. 【請求項２】 前記Ｎは２０００以上、かつ、２０００
    ０００以下の任意の数（２０００≦Ｎ≦２０００００
    ０）であることを特徴とする請求項１に記載の配線構
    造。
  3. 【請求項３】 前記第一及び第二の配線の厚さは１５０
    ｎｍ以上、かつ、６５０ｎｍ以下の範囲内にあることを
    特徴とする請求項１または２に記載の配線構造。
  4. 【請求項４】 前記第一の配線幅は０．２８μｍ以下で
    あることを特徴とする請求項１乃至３の何れか一項に記
    載の配線構造。
  5. 【請求項５】 前記第一の配線幅は０．２０μｍ以下で
    あることを特徴とする請求項１乃至３の何れか一項に記
    載の配線構造。
  6. 【請求項６】 前記第一の配線幅は０．１４μｍ以下で
    あることを特徴とする請求項１乃至３の何れか一項に記
    載の配線構造。
  7. 【請求項７】 前記第一の配線幅は９８ｎｍ以下である
    ことを特徴とする請求項１乃至３の何れか一項に記載の
    配線構造。
  8. 【請求項８】 前記第一の配線幅は０．２８μｍ±０．
    ０４μｍであることを特徴とする請求項１乃至３の何れ
    か一項に記載の配線構造。
  9. 【請求項９】 前記第一の配線幅は０．２０μｍ±０．
    ０４μｍであることを特徴とする請求項１乃至３の何れ
    か一項に記載の配線構造。
  10. 【請求項１０】 前記第一の配線幅は０．１４μｍ±
    ０．０４μｍであることを特徴とする請求項１乃至３の
    何れか一項に記載の配線構造。
  11. 【請求項１１】 前記第一の配線幅は９８ｎｍ±０．０
    ４μｍであることを特徴とする請求項１乃至３の何れか
    一項に記載の配線構造。
  12. 【請求項１２】 前記第二の配線幅が１．１２μｍ以上
    であり、かつ、前記第一の配線の長さが０．５６μｍ以
    下である場合には、前記第一の配線幅は０．２８μｍ以
    上であることを特徴とする請求項１乃至３の何れか一項
    に記載の配線構造。
  13. 【請求項１３】 前記第一の配線幅が０．１４μｍであ
    り、前記第一の配線の長さが約０．４０μｍ以上である
    ことを特徴とする請求項１乃至３の何れか一項に記載の
    配線構造。
  14. 【請求項１４】 前記第一の配線幅が０．２０μｍであ
    り、前記第一の配線の長さが約０．２０μｍ以上である
    ことを特徴とする請求項１乃至３の何れか一項に記載の
    配線構造。
  15. 【請求項１５】 前記第一の配線幅が０．２８μｍであ
    り、前記第一の配線の長さが約０．１９μｍ以上である
    ことを特徴とする請求項１乃至３の何れか一項に記載の
    配線構造。
  16. 【請求項１６】 前記第一及び第二の配線が銅からなる
    ものである場合には、前記第一及び第二の配線は摂氏１
    ５０度以上の温度において熱処理されるものであること
    を特徴とする請求項１乃至１５の何れか一項に記載の配
    線構造。
  17. 【請求項１７】 前記第一及び第二の配線が銅を主成分
    とする合金からなるものである場合には、前記第一及び
    第二の配線が銅からなるものである場合の熱処理温度よ
    りも高い温度において熱処理されるものであることを特
    徴とする請求項１乃至１６の何れか一項に記載の配線構
    造。
  18. 【請求項１８】 上層配線層と下層配線層とをビアで接
    続する配線構造であって、 前記上層配線層、前記下層配線層及び前記ビアは銅また
    は銅を主成分とする合金からなり、 前記上層配線層または前記下層配線層の体積と前記ビア
    の体積との比がＮ：１であり、 前記Ｎは３以上、かつ、２００００００００以下の任意
    の数（３≦Ｎ≦２００００００００）である配線構造。
  19. 【請求項１９】 前記Ｎは２０００以上、かつ、２００
    ００００以下の任意の数（２０００≦Ｎ≦２０００００
    ０）であることを特徴とする請求項１８に記載の配線構
    造。
  20. 【請求項２０】 上層配線層と下層配線層とをビアで接
    続する配線構造であって、 前記上層配線層、前記下層配線層及び前記ビアは銅また
    は銅を主成分とする合金からなり、 前記上層配線層または前記下層配線層の体積と前記ビア
    の体積との比をＮ：１と表したときに、前記Ｎが３．５
    以上、かつ、２００００００以下（３．５≦Ｎ≦２００
    ００００）である場合には、前記上層配線層と前記下層
    配線層とを２個以上のビアで接続するものである配線構
    造。
  21. 【請求項２１】 前記ビアはほぼ円形断面を有してお
    り、その直径が０．２８μｍ以下であることを特徴とす
    る請求項１８乃至２０の何れか一項に記載の配線構造。
  22. 【請求項２２】 前記ビアはほぼ円形断面を有してお
    り、その直径が０．２０μｍ以下であることを特徴とす
    る請求項１８乃至２０の何れか一項に記載の配線構造。
  23. 【請求項２３】 前記ビアはほぼ円形断面を有してお
    り、その直径が０．１４μｍ以下であることを特徴とす
    る請求項１８乃至２０の何れか一項に記載の配線構造。
  24. 【請求項２４】 前記ビアはほぼ円形断面を有してお
    り、その直径が９８ｎｍ以下であることを特徴とする請
    求項１８乃至２０の何れか一項に記載の配線構造。
  25. 【請求項２５】 前記ビアはほぼ円形断面を有してお
    り、その直径が０．２８μｍ±０．０４μｍであること
    を特徴とする請求項１８乃至２０の何れか一項に記載の
    配線構造。
  26. 【請求項２６】 前記ビアはほぼ円形断面を有してお
    り、その直径が０．２０μｍ±０．０４μｍであること
    を特徴とする請求項１８乃至２０の何れか一項に記載の
    配線構造。
  27. 【請求項２７】 前記ビアはほぼ円形断面を有してお
    り、その直径が０．１４μｍ±０．０４μｍであること
    を特徴とする請求項１８乃至２０の何れか一項に記載の
    配線構造。
  28. 【請求項２８】 前記ビアはほぼ円形断面を有してお
    り、その直径が９８ｎｍ±０．０４μｍであることを特
    徴とする請求項１８乃至２０の何れか一項に記載の配線
    構造。
  29. 【請求項２９】 上層配線層と下層配線層とをビアで接
    続する配線構造であって、 前記上層配線層、前記下層配線層及び前記ビアは銅また
    は銅を主成分とする合金からなり、 前記上層配線層または前記下層配線層の体積と前記ビア
    の体積との比がＮ：１であり、 前記ビアが０．１４μｍ±０．０４μｍの直径の円形断
    面を有するものである場合には、前記Ｎは３以下である
    配線構造。
  30. 【請求項３０】 上層配線層と下層配線層とをビアで接
    続する配線構造であって、 前記上層配線層、前記下層配線層及び前記ビアは銅また
    は銅を主成分とする合金からなり、 前記上層配線層または前記下層配線層の体積と前記ビア
    の体積との比がＮ：１であり、 前記ビアが０．２０μｍ±０．０４μｍの直径の円形断
    面を有するものである場合には、前記Ｎは９以下である
    配線構造。
  31. 【請求項３１】 前記第一及び第二の配線は摂氏１５０
    度以上の温度において熱処理されるものであることを特
    徴とする請求項１８乃至３０の何れか一項に記載の配線
    構造。
  32. 【請求項３２】 前記第一及び第二の配線が銅を主成分
    とする合金からなるものである場合には、前記第一及び
    第二の配線が銅からなるものである場合の熱処理温度よ
    りも高い温度において熱処理されるものであることを特
    徴とする請求項１８乃至３０の何れか一項に記載の配線
    構造。
  33. 【請求項３３】 前記ビアは正方形断面を有しており、
    その正方形断面の一辺の長さは３μｍ以下であることを
    特徴とする請求項１８乃至２０の何れか一項に記載の配
    線構造。
  34. 【請求項３４】 請求項１乃至３３の何れか一項に記載
    の配線構造を有する半導体装置。
JP2002051803A 2002-02-27 2002-02-27 半導体装置及びその配線構造 Pending JP2003257970A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002051803A JP2003257970A (ja) 2002-02-27 2002-02-27 半導体装置及びその配線構造
US10/372,089 US6936926B2 (en) 2002-02-27 2003-02-25 Wiring structure in a semiconductor device
CN03106674.7A CN1256771C (zh) 2002-02-27 2003-02-27 半导体器件中的布线结构
US10/703,607 US20040099956A1 (en) 2002-02-27 2003-11-10 Wiring structure in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002051803A JP2003257970A (ja) 2002-02-27 2002-02-27 半導体装置及びその配線構造

Publications (1)

Publication Number Publication Date
JP2003257970A true JP2003257970A (ja) 2003-09-12

Family

ID=27750861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002051803A Pending JP2003257970A (ja) 2002-02-27 2002-02-27 半導体装置及びその配線構造

Country Status (3)

Country Link
US (2) US6936926B2 (ja)
JP (1) JP2003257970A (ja)
CN (1) CN1256771C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004087B2 (en) 2004-08-12 2011-08-23 Nec Corporation Semiconductor device with dual damascene wirings and method for manufacturing same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259968A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
US8432040B2 (en) * 2006-06-01 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure design for low RC delay and leakage
JP4731456B2 (ja) 2006-12-19 2011-07-27 富士通セミコンダクター株式会社 半導体装置
DE102008059503A1 (de) * 2008-11-28 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Leistungsverbesserung in Metallisierungssystemen von Mikrostrukturbauelementen durch Einbau von Metallstrukturen mit größeren Korngrenzen
US8896136B2 (en) * 2010-06-30 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark and method of formation
JP2018026451A (ja) * 2016-08-10 2018-02-15 エスアイアイ・セミコンダクタ株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060621A (ja) * 1999-08-20 2001-03-06 Kobe Steel Ltd 半導体装置の製造方法
JP2001118922A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置およびその製造方法
JP2001250796A (ja) * 2000-03-06 2001-09-14 Kobe Steel Ltd 金属配線膜の形成方法及び型成装置
JP2002033384A (ja) * 2000-07-13 2002-01-31 Hitachi Ltd 配線構造およびそれを有する半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374230B (en) * 1996-03-05 1999-11-11 Tokyo Electron Ltd Method of forming multilevel-interconnection for a semiconductor device
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
JPH1140564A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体装置およびその製造方法
JP3909920B2 (ja) * 1997-07-24 2007-04-25 メック株式会社 銅および銅合金の表面処理法
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
US6211073B1 (en) * 1998-02-27 2001-04-03 Micron Technology, Inc. Methods for making copper and other metal interconnections in integrated circuits
JP4304547B2 (ja) * 1998-03-20 2009-07-29 キヤノンアネルバ株式会社 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法
US6475912B1 (en) * 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
US6037001A (en) * 1998-09-18 2000-03-14 Gelest, Inc. Method for the chemical vapor deposition of copper-based films
JP4162779B2 (ja) * 1998-11-04 2008-10-08 キヤノンアネルバ株式会社 Ｃｖｄ装置およびｃｖｄ方法
US6096651A (en) * 1999-01-11 2000-08-01 Taiwan Semiconductor Manufacturing Company Key-hole reduction during tungsten plug formation
JP3819670B2 (ja) 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
JP3547364B2 (ja) * 2000-04-21 2004-07-28 シャープ株式会社 半導体装置の製造方法
US6436810B1 (en) * 2000-09-27 2002-08-20 Institute Of Microelectronics Bi-layer resist process for dual damascene
JP4083968B2 (ja) * 2000-11-02 2008-04-30 株式会社東芝 半導体装置の製造方法
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6511609B2 (en) * 2001-02-20 2003-01-28 Industrial Technology Research Institute Cu seed layer deposition for ULSI metalization
JP4118029B2 (ja) * 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
US6444566B1 (en) * 2001-04-30 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of making borderless contact having a sion buffer layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060621A (ja) * 1999-08-20 2001-03-06 Kobe Steel Ltd 半導体装置の製造方法
JP2001118922A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置およびその製造方法
JP2001250796A (ja) * 2000-03-06 2001-09-14 Kobe Steel Ltd 金属配線膜の形成方法及び型成装置
JP2002033384A (ja) * 2000-07-13 2002-01-31 Hitachi Ltd 配線構造およびそれを有する半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004087B2 (en) 2004-08-12 2011-08-23 Nec Corporation Semiconductor device with dual damascene wirings and method for manufacturing same
US8916466B2 (en) 2004-08-12 2014-12-23 Renesas Electronics Corporation Method for manufacturing dual damascene wiring in semiconductor device
US9257390B2 (en) 2004-08-12 2016-02-09 Renesas Electronics Corporation Semiconductor device with dual damascene wirings

Also Published As

Publication number Publication date
US20040099956A1 (en) 2004-05-27
CN1256771C (zh) 2006-05-17
US6936926B2 (en) 2005-08-30
US20030160328A1 (en) 2003-08-28
CN1450636A (zh) 2003-10-22

Similar Documents

Publication Publication Date Title
US20230013937A1 (en) Semiconductor device with reduced via resistance
JP2009105289A (ja) Ｃｕ配線の形成方法
JP2003249547A (ja) 配線間の接続構造及びその製造方法
JP5285612B2 (ja) 半導体デバイスおよび相互接続構造体の形成方法
JP2003257970A (ja) 半導体装置及びその配線構造
KR100898430B1 (ko) 반도체장치 및 그 제조방법
JPH10284600A (ja) 半導体装置及びその製造方法
US20090236748A1 (en) Semiconductor device and method of manufacturing a semiconductor device
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
US8003536B2 (en) Electromigration resistant aluminum-based metal interconnect structure
US6716743B2 (en) Method of manufacturing a semiconductor device
US9911643B2 (en) Semiconductor constructions and methods of forming intersecting lines of material
JP2001176965A (ja) 半導体装置及びその製造方法
US7095119B2 (en) Semiconductor device
TW202145482A (zh) 電路
US6545362B2 (en) Semiconductor device and method of manufacturing the same
JP3924501B2 (ja) 集積回路装置の製造方法
JP3052892B2 (ja) 半導体集積回路装置の製造方法
CN1291476C (zh) 集成电路的虚拟图案
US20230187343A1 (en) Top via interconnect structure with texture suppression layers
JP2839029B2 (ja) 半導体集積回路の配線構造
KR100546940B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP5380929B2 (ja) 半導体装置及びその製造方法
KR100870271B1 (ko) 반도체 소자의 금속배선 및 그의 형성 방법
US6960306B2 (en) Low Cu percentages for reducing shorts in AlCu lines

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090811

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090904

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090918

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426