JP4162779B2 - Ｃｖｄ装置およびｃｖｄ方法 - Google Patents
Ｃｖｄ装置およびｃｖｄ方法 Download PDFInfo
- Publication number
- JP4162779B2 JP4162779B2 JP31348998A JP31348998A JP4162779B2 JP 4162779 B2 JP4162779 B2 JP 4162779B2 JP 31348998 A JP31348998 A JP 31348998A JP 31348998 A JP31348998 A JP 31348998A JP 4162779 B2 JP4162779 B2 JP 4162779B2
- Authority
- JP
- Japan
- Prior art keywords
- cvd
- film
- module
- film formation
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0209—Pretreatment of the material to be coated by heating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＶＤ装置およびＣＶＤ方法に関し、特に、シリコン基板に高集積回路デバイスを形成するための配線用銅膜を下地形成と厚み増大の２つのＣＶＤ成膜プロセスで成膜するＣＶＤ装置およびＣＶＤ方法に関する。
【０００２】
【従来の技術】
半導体高集積回路デバイスの配線用銅膜を成膜する銅ＣＶＤ（化学気相成長または化学蒸着）装置は、従来、実験装置のみが製作されており、量産用の枚葉式銅ＣＶＤ装置はいまだ完成していない。量産用の枚葉式銅ＣＶＤ装置を製作する場合、シリコン、化合物半導体、ガラス等の基板に配線用銅膜を成膜するにあたり、膜の成膜速度を大きくして成膜効率を高めること、および段差被覆性等の埋込み特性を良好にして膜の質を向上することが要求される。そこで、高い成膜効率および高い膜質を達成するという観点から、従来より、枚葉式銅ＣＶＤ装置における最適な成膜プロセスの構成、段数、成膜モジュールの個数、構造等が研究されている。しかし、量産用枚葉式銅ＣＶＤ装置において、いまだ望ましい成膜モジュールの構成例は確定されていない。
【０００３】
【発明が解決しようとする課題】
実際のところ、ＣＶＤ装置において基板に配線用銅膜を成膜する場合、１つのプロセス（１つの成膜室で１つの成膜条件）で成膜を行うとすると、一般的に成膜速度と埋込み特性の間にはトレードオフの関係が存在するので、成膜速度と埋込み特性の両方を満足する成膜を行うことは非常に困難である。このため実用的な量産用枚葉式銅ＣＶＤ装置は未完成の状態にあった。そこで本発明者等は、先に出願した特願平１０−９２３９９号（平成１０年３月２０日出願）で、量産を可能にする実用的な枚葉式のＣＶＤ装置およびＣＶＤ方法を提案した。先の出願に係る発明では、配線用金属膜の成膜を行うにあたり、成膜速度が小さくかつ埋込み特性が良い第１成膜条件で成膜を行うプロセスと、成膜速度が大きくかつ埋込み特性が悪い第２成膜条件で成膜を行うプロセスの２つのプロセスに分けて成膜を行うことに特徴がある。他方、先の出願の段階では２つのプロセスの各々で使用される原料に関して十分な検討がなされていなかった。
【０００４】
本発明の目的は、基板に配線用銅膜を成膜することにおいて、成膜条件の異なる２つのＣＶＤプロセスのそれぞれで好ましい原料を使用して成膜を行い、良好な埋込み特性と大きい成膜速度を実現し、成膜効率と膜質を向上するＣＶＤ成膜を可能にしたＣＶＤ装置およびＣＶＤ方法を提供することにある。
本発明に従えば、第１の成膜条件による成膜プロセスに適した原料、第２の成膜条件による成膜プロセスに適した原料を具体的に提案する。この際において、先の出願では、第１成膜条件と第２成膜条件は、成膜速度の大小と埋込み特性の良・悪のトレードオフの関係に基づき関連づけられていたが、実際の配線用銅膜の成膜を考慮すれば、上記トレードオフ関係を強く考慮する必要はなく、主に成膜速度の大小だけに基づいて異なる成膜条件を必要に応じて設定し、２つのプロセスで配線用銅膜の堆積を完了することが可能となる。
【０００５】
【課題を解決するための手段および作用】
本発明に係るＣＶＤ装置およびＣＶＤ方法は、上記目的を達成するため、次のように構成される。
【０００６】
ＣＶＤ装置は、基板に配線用銅膜を成膜するにあたり、成膜速度が小さいCu(hfac)(tmvs)（正式名称：トリメチルビニルシリル・ヘキサフルオロアセチルアセトナト酸塩銅）系原料を用いて下地としての銅膜を成膜する第１ＣＶＤモジュールと、成膜速度が大きいCu(hfac)(atms)（正式名称：アリルトリメチルシリル・ヘキサフルオロアセチルアセトナト酸塩銅）系原料を用いて上記銅膜の厚みを厚くする成膜を行う第２ＣＶＤモジュールを備えて成る。
上記ＣＶＤ装置では、Cu(hfac)(tmvs)系原料の成膜速度は約１００ｎｍ／分、Cu(hfac)(atms)系原料の成膜速度は約４００ｎｍ／分であり、配線用銅膜を成膜する１つのＣＶＤ成膜プロセスを成膜速度の異なる２つの原料に基づくサブプロセスに分け、各サブプロセスを第１および第２のＣＶＤモジュールの各々で実行するようにした。そのため、成膜効率を高めることと膜質を向上することの両方を達成できる実用性のある量産用のＣＶＤ装置が実現される。
上記構成を有するＣＶＤ装置において、Cu(hfac)(tmvs)系原料を用いた成膜プロセスとCu(hfac)(atms)系原料を用いた成膜プロセスの組合せによって１つの成膜プロセスが完了するように構成される。第１の成膜プロセスと第２の成膜プロセスをそれぞれサブプロセスとして、１つの成膜プロセスを実行する。そのためにそれぞれの原料に対応するＣＶＤモジュールが用意される。
さらに、１つのＣＶＤ成膜チャンバを設け、上記の第１ＣＶＤモジュールと第２ＣＶＤモジュールのそれぞれの成膜チャンバを当該１つの成膜チャンバで共用するように構成することもできる。なお当然のことながら、第１ＣＶＤモジュールと第２ＣＶＤモジュールがそれぞれ専用のＣＶＤ成膜チャンバを備えるように構成できるのは勿論である。
【０００７】
ＣＶＤ方法は、基板に配線用銅膜を成膜する方法であり、成膜速度が小さいCu(hfac)(tmvs)系原料を用いて良好な埋込み特性を有する下地の銅膜を成膜する第１ＣＶＤプロセスと、成膜速度が大きいCu(hfac)(atms)系原料を用いて上記銅膜を厚くするための成膜を行う第２ＣＶＤプロセスを順次に実行して１つの成膜プロセスを完了するように構成される。
【０００８】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【０００９】
図１に本発明に係るＣＶＤ装置の代表的実施形態を示す。図１は、中央に位置する搬送モジュール１１の周囲に複数の各種モジュール１２〜１６を備えたマルチチャンバ式ＣＶＤ装置を上方から見た図を示している。ここで「モジュール」とは、装置・機械・システムを構成する部分で、機能的にまとまった部分を意味する。搬送モジュール１１とモジュール１２〜１６の各々のチャンバの間にはゲートバルブ１７が設けられている。搬送モジュール１１のチャンバ中には搬送ロボット（基板搬送機構）１８が設けられ、搬送ロボット１８はそのハンドでシリコン基板１９を各モジュールに搬入しまたは各モジュールから搬出する。搬送モジュール１１の周囲に配置される複数のモジュールは、２つのロード／アンロード・ロック・モジュール１２，１３と、予備加熱モジュール１４と、第１のＣＶＤモジュール１５（以下「第１ＣＶＤモジュール１５」）と、第２のＣＶＤモジュール１６（以下「第２ＣＶＤモジュール１６」）である。これらのモジュール１２〜１６は、それぞれ、シリコン基板１９が搬入されるチャンバを備えている。特に第１ＣＶＤモジュール１５と第２ＣＶＤモジュール１６はそれぞれ専用の成膜チャンバを備えている。さらに第１ＣＶＤモジュール１５と第２ＣＶＤモジュール１６は、その他に各成膜に必要な装置構成を含んでいる。ＣＶＤモジュール１５，１６は例えば熱ＣＶＤによる成膜を行うモジュールであり、詳しくはシリコン基板１９の表面上に形成された配線パターン（配線構造）の上に配線用銅膜の成膜を行う。第１ＣＶＤモジュール１５では少なくとも相対的に成膜速度が小さい原料を使用する第１の成膜条件で成膜が行われ、第２ＣＶＤモジュール１６では少なくとも相対的に成膜速度が大きい原料を使用する第２の成膜条件で成膜が行われる。
【００１０】
第１の成膜条件における成膜速度が小さい原料としてCu(hfac)(tmvs)系の原料が使用され、第２の成膜条件における成膜速度が大きい原料としてCu(hfac)(atms)系の原料が使用される。従って第１ＣＶＤモジュール１５にはCu(hfac)(tmvs)系原料を供給するための原料容器３１が付設され、第２ＣＶＤモジュール１６にはCu(hfac)(atms)系原料を供給するための原料容器３２が付設される。Cu(hfac)(tmvs)系の原料の成膜速度は約１００ｎｍ／分であり、初期核生成が良好な特性を有し、Cu(hfac)(atms)系の原料の成膜速度は約４００ｎｍ／分であり、初期核生成の特性は不良である。Cu(hfac)(atms)系の原料の成膜では下地としての銅が必要となる。
【００１１】
成膜速度の小さいCu(hfac)(tmvs)系の原料を用いて成膜を行う第１ＣＶＤモジュール１５では、シリコン基板１９の配線パターンに下地用の銅膜を埋め込むためのＣＶＤ成膜が行われる。また成膜速度の大きいCu(hfac)(atms)系の原料を用いて成膜を行う第２ＣＶＤモジュール１６では、第１ＣＶＤモジュール１５で成膜された薄い銅膜を下地としてこの銅膜の厚みを厚くするためのＣＶＤ成膜が行われる。第２ＣＶＤモジュール１６での成膜によれば、シリコン基板１９の上に配線用銅膜を高速に堆積させ、例えば後述のごとく４００ｎｍ程度の銅膜を短時間で形成する。
【００１２】
上記第１の成膜条件では成膜温度を相対的に低く設定し、第２の成膜条件では成膜温度を相対的に高く設定することもできるし、あるいは第１および第２の成膜条件を同じにすることもできる。上記成膜温度は実質的に基板温度で決められる。なお上記では熱ＣＶＤによる成膜としたが、これに限定されるものではない。成膜条件を異なるように設定できるように構成された他の方式のＣＶＤであってもよい。
【００１３】
上記の代表的実施形態によるＣＶＤ装置において、カセット（図示せず）にセットされた１枚のシリコン基板１９は１つのロード／アンロード・ロック・モジュール１２から搬送ロボット１８によって、予備加熱モジュール１４に搬入され、そこで約１７５℃に加熱された後、第１ＣＶＤモジュール１５に搬入される。第１ＣＶＤモジュール１５は成膜温度として好ましくは１７５℃に設定されている。成膜を２分間行った後、シリコン基板１９は搬送ロボット１８によって第１ＣＶＤモジュール１５から搬出され、第２ＣＶＤモジュール１６に移される。第２ＣＶＤモジュール１６は成膜温度として好ましくは１９０℃に設定されている。成膜を１分間行った後、シリコン基板１９は搬送ロボット１８によって第２ＣＶＤモジュール１６から搬出され、ロード／アンロード・ロック・モジュール１３に戻される。
【００１４】
次に具体的に図２に示した膜構造を有する銅膜を上記ＣＶＤ装置を用いて成膜する例について説明する。図２は、既に第１と第２のＣＶＤ成膜モジュールで成膜が完了した状態を示している。図２で、２１，２２はシリコン基板１９の上に積層された配線形成用パターン層であり、２３は下側に形成された配線（銅）であり、２４，２５は上側のパターン層２２に形成された配線トレンチ（溝）である。配線トレンチ２４は狭幅トレンチ、配線トレンチ２５は広幅トレンチである。パターン層２１，２２の間には絶縁層２６が形成され、絶縁層２６にはビアホール２７が形成されている。上側のパターン層２２に配線を形成するために、本実施形態によるＣＶＤ装置が用いられる。上側のパターン層２２上にて、下側に堆積された銅膜２８は第１ＣＶＤモジュール１５によって成膜され、その上側に堆積された銅膜２９は第２ＣＶＤモジュール１６によって成膜されたものである。この例において、銅膜２８の厚みは後述するごとく２００ｎｍであり、銅膜２９の厚みは後述するごとく４００ｎｍであるとする。下側に形成された配線２３はビアホール２７内に堆積した銅によって上側の配線となる銅膜に電気的に接続されている。
【００１５】
図２に示した配線構造をさらに詳しく述べると、配線構造を形成するパターン層には、例えば、幅１．５μｍ（ミクロン）、深さ０．５μｍの上記広幅トレンチ２５と、幅０．３μｍ、深さ０．５μｍの上記狭幅トレンチ２４と、直径０．２μｍ、深さ０．５μｍの微細ビアホール２７が共存して形成されている。
【００１６】
上記ＣＶＤ装置によれば、最初に第１ＣＶＤモジュール１５でシリコン基板１９に対して成膜速度の小さいCu(hfac)(tmvs)系の原料を用いて２分間成膜を行い、厚み２００ｎｍの銅膜２８が成膜される。第１ＣＶＤモジュール１５での成膜では埋込み特性が良好であるので、この間に０．３μｍ径以下のビアホールおよび０．３５μｍ幅以下の配線トレンチは銅膜で完全に埋め込まれる。従って図２に示すごとく微細ビアホール２７と狭幅トレンチ２４は埋め込まれる。一方、広幅トレンチ２５は、この段階では２００ｎｍのコンフォーマルな膜堆積が起こるが、銅膜２８による埋込みは完了していない。
【００１７】
続いてシリコン基板１９を第２ＣＶＤモジュール１６へ搬送し、この第２ＣＶＤモジュール１６で成膜速度の大きいCu(hfac)(atms)系の原料を用いて１分間成膜を行い、厚み４００ｎｍの銅膜２９の成膜が行われる。この成膜では、前述の銅膜２８は下地として利用され、銅膜２９が存在することによってCu(hfac)(atms)系原料を利用したＣＶＤ成膜が可能となり、銅膜２８が堆積する。図２では銅膜２８と銅膜２９は別の層として描かれているが、銅膜としては実質的に同じものである。従って第２ＣＶＤモジュール１６による銅のＣＶＤ成膜は、銅膜２８の厚みを全体として厚くするための成膜であり、銅膜を高速で形成することができる。また第２ＣＶＤモジュール１６での成膜によって、広幅トレンチ２５にも、ＣＶＤモジュール１５による２００ｎｍの銅膜２８と併せて厚み６００ｎｍまで銅膜が堆積することになる。これによって広幅トレンチ２５への銅の埋込みが完了する。
【００１８】
微細なビアホール、狭幅トレンチ、広幅トレンチが共存する配線用パターンに対して単一の成膜条件で成膜プロセスを実行して銅の埋込みを行おうとすると、埋込み特性の良好な成膜条件である第１ＣＶＤモジュール１５で埋め込むことになる。しかし、この成膜条件では成膜速度が小さいため、（トレンチ深さ：１．０μｍ）＋（埋込み余裕度確保のための成膜の厚み：０．１μｍ）＝１．１μｍの成膜を行うには、１２分３０秒もの長い成膜時間が必要となる。これに対して、上記実施形態では、第１と第２のＣＶＤモジュール１５，１６を設け、第１ＣＶＤモジュールでは成膜速度の小さいCu(hfac)(tmvs)系の原料を用いて配線パターンの埋め込みを確実に行うと共に次の銅膜形成の下地の銅として利用し、第２ＣＶＤモジュール１６では銅膜２８を下地として成膜速度の大きいCu(hfac)(atms)系原料を利用して銅膜形成を可能にしかつ厚い銅膜の形成を行う。以上説明したように、微細ホール、狭幅トレンチ、広幅トレンチが共存する配線パターンに対して銅膜を堆積して配線構造を作るとき、本実施形態によるＣＶＤモジュール１５，１６を備えたＣＶＤ装置を用いることにより、銅膜を完全にしかも高速に埋め込むことが可能であり、５分に銅膜を成膜することができる。図２を使用して本発明の一実施形態を説明したが、銅膜を形成する前に、しばしば、バリア層および／または密着層を成膜した後、銅膜を形成することがある。本発明において重要な点はパターンの形状であるので、バリア層および／または密着層の図示および説明は省略されている。
【００１９】
次に図３を参照して本発明に係るＣＶＤ装置の変形例を説明する。この実施形態では、搬送モジュール１１の周囲にＣＶＤ成膜のためのチャンバとして１つのＣＶＤ成膜チャンバ４１が設けられている。ＣＶＤ成膜チャンバ４１には、第１ＣＶＤモジュール用供給機構１５Ａを介して原料容器３１からCu(hfac)(tmvs)系の原料が供給され、または第２ＣＶＤモジュール用供給機構１６Ａを介して原料容器３２からCu(hfac)(atms)系の原料が供給されるように構成されている。いずれの原料をＣＶＤ成膜チャンバ４１に供給するかは、コントローラ４２の制御に基づいて決定される。第１ＣＶＤモジュール用供給機構１５Ａと第２ＣＶＤモジュール用供給機構１６Ａの各々には供給路に開閉バルブ４３，４４が設けられる。開閉バルブ４３，４４の開閉動作はコントローラ４２によって制御される。
【００２０】
上記において、第１ＣＶＤモジュール用供給機構１５ＡとＣＶＤ成膜チャンバ４１により前述の第１ＣＶＤモジュール１５が構成され、第２ＣＶＤモジュール用供給機構１６ＡとＣＶＤ成膜チャンバ４１により前述の第２ＣＶＤモジュール１６が構成される。以上の構成により明らかなように、ＣＶＤ成膜チャンバ４１は、前述した第１ＣＶＤモジュールと第２ＣＶＤモジュールにとって共通の成膜チャンバとして共用される。第１ＣＶＤモジュールによるCu(hfac)(tmvs)系の原料を用いたＣＶＤ成膜、第２ＣＶＤモジュールによるCu(hfac)(atms)系の原料を用いたＣＶＤ成膜は、コントローラ４２の制御に基づいて前述と同様に行われる。なおＣＶＤ成膜チャンバ４１における前述した第１と第２の各々の成膜条件は、コントローラ４２が条件設定器４５を制御することにより設定される。なおコントローラ４２のメモリには、本発明に係るＣＶＤ方法を実施するためのプログラムが内蔵されている。ＣＶＤ成膜方法の説明は、前述した通りであるので、ここでは省略する。
【００２１】
【発明の効果】
以上の説明で明らかなように本発明によれば、シリコン基板に配線用銅膜を成膜する例えば枚葉式のＣＶＤ装置またはＣＶＤ方法において、１つのＣＶＤプロセスを、成膜速度の小さいプロセスと成膜速度の大きいプロセスを組合せて行うようにしたため、良好な成膜速度特性と埋込み特性を実現し、成膜効率と膜質を向上でき、高い生産性を達成する効率的な半導体デバイスの製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明に係るＣＶＤ装置の代表的実施形態を示す平面図である。
【図２】配線構造と膜堆積状態の一例を示す断面図である。
【図３】本発明に係るＣＶＤ装置の実施形態の変形例を示す平面図である。
【符号の説明】
１１ 搬送モジュール
１２，１３ ロード／アンロード・ロック・モジュール
１４ 予備加熱モジュール
１５，１６ ＣＶＤモジュール
１５Ａ 第１ＣＶＤモジュール用供給機構
１６Ａ 第２ＣＶＤモジュール用供給機構
１７ ゲートバルブ
１８ 搬送ロボット
１９ シリコン基板
２１，２２ パターン層
２３ 配線
２８，２９ 銅膜
３１ Cu(hfac)(tmvs)系原料の原料容器
３２ Cu(hfac)(atms)系原料の原料容器
４１ ＣＶＤ成膜チャンバ
４２ コントローラ
４３，４４ 開閉バルブ
【発明の属する技術分野】
本発明は、ＣＶＤ装置およびＣＶＤ方法に関し、特に、シリコン基板に高集積回路デバイスを形成するための配線用銅膜を下地形成と厚み増大の２つのＣＶＤ成膜プロセスで成膜するＣＶＤ装置およびＣＶＤ方法に関する。
【０００２】
【従来の技術】
半導体高集積回路デバイスの配線用銅膜を成膜する銅ＣＶＤ（化学気相成長または化学蒸着）装置は、従来、実験装置のみが製作されており、量産用の枚葉式銅ＣＶＤ装置はいまだ完成していない。量産用の枚葉式銅ＣＶＤ装置を製作する場合、シリコン、化合物半導体、ガラス等の基板に配線用銅膜を成膜するにあたり、膜の成膜速度を大きくして成膜効率を高めること、および段差被覆性等の埋込み特性を良好にして膜の質を向上することが要求される。そこで、高い成膜効率および高い膜質を達成するという観点から、従来より、枚葉式銅ＣＶＤ装置における最適な成膜プロセスの構成、段数、成膜モジュールの個数、構造等が研究されている。しかし、量産用枚葉式銅ＣＶＤ装置において、いまだ望ましい成膜モジュールの構成例は確定されていない。
【０００３】
【発明が解決しようとする課題】
実際のところ、ＣＶＤ装置において基板に配線用銅膜を成膜する場合、１つのプロセス（１つの成膜室で１つの成膜条件）で成膜を行うとすると、一般的に成膜速度と埋込み特性の間にはトレードオフの関係が存在するので、成膜速度と埋込み特性の両方を満足する成膜を行うことは非常に困難である。このため実用的な量産用枚葉式銅ＣＶＤ装置は未完成の状態にあった。そこで本発明者等は、先に出願した特願平１０−９２３９９号（平成１０年３月２０日出願）で、量産を可能にする実用的な枚葉式のＣＶＤ装置およびＣＶＤ方法を提案した。先の出願に係る発明では、配線用金属膜の成膜を行うにあたり、成膜速度が小さくかつ埋込み特性が良い第１成膜条件で成膜を行うプロセスと、成膜速度が大きくかつ埋込み特性が悪い第２成膜条件で成膜を行うプロセスの２つのプロセスに分けて成膜を行うことに特徴がある。他方、先の出願の段階では２つのプロセスの各々で使用される原料に関して十分な検討がなされていなかった。
【０００４】
本発明の目的は、基板に配線用銅膜を成膜することにおいて、成膜条件の異なる２つのＣＶＤプロセスのそれぞれで好ましい原料を使用して成膜を行い、良好な埋込み特性と大きい成膜速度を実現し、成膜効率と膜質を向上するＣＶＤ成膜を可能にしたＣＶＤ装置およびＣＶＤ方法を提供することにある。
本発明に従えば、第１の成膜条件による成膜プロセスに適した原料、第２の成膜条件による成膜プロセスに適した原料を具体的に提案する。この際において、先の出願では、第１成膜条件と第２成膜条件は、成膜速度の大小と埋込み特性の良・悪のトレードオフの関係に基づき関連づけられていたが、実際の配線用銅膜の成膜を考慮すれば、上記トレードオフ関係を強く考慮する必要はなく、主に成膜速度の大小だけに基づいて異なる成膜条件を必要に応じて設定し、２つのプロセスで配線用銅膜の堆積を完了することが可能となる。
【０００５】
【課題を解決するための手段および作用】
本発明に係るＣＶＤ装置およびＣＶＤ方法は、上記目的を達成するため、次のように構成される。
【０００６】
ＣＶＤ装置は、基板に配線用銅膜を成膜するにあたり、成膜速度が小さいCu(hfac)(tmvs)（正式名称：トリメチルビニルシリル・ヘキサフルオロアセチルアセトナト酸塩銅）系原料を用いて下地としての銅膜を成膜する第１ＣＶＤモジュールと、成膜速度が大きいCu(hfac)(atms)（正式名称：アリルトリメチルシリル・ヘキサフルオロアセチルアセトナト酸塩銅）系原料を用いて上記銅膜の厚みを厚くする成膜を行う第２ＣＶＤモジュールを備えて成る。
上記ＣＶＤ装置では、Cu(hfac)(tmvs)系原料の成膜速度は約１００ｎｍ／分、Cu(hfac)(atms)系原料の成膜速度は約４００ｎｍ／分であり、配線用銅膜を成膜する１つのＣＶＤ成膜プロセスを成膜速度の異なる２つの原料に基づくサブプロセスに分け、各サブプロセスを第１および第２のＣＶＤモジュールの各々で実行するようにした。そのため、成膜効率を高めることと膜質を向上することの両方を達成できる実用性のある量産用のＣＶＤ装置が実現される。
上記構成を有するＣＶＤ装置において、Cu(hfac)(tmvs)系原料を用いた成膜プロセスとCu(hfac)(atms)系原料を用いた成膜プロセスの組合せによって１つの成膜プロセスが完了するように構成される。第１の成膜プロセスと第２の成膜プロセスをそれぞれサブプロセスとして、１つの成膜プロセスを実行する。そのためにそれぞれの原料に対応するＣＶＤモジュールが用意される。
さらに、１つのＣＶＤ成膜チャンバを設け、上記の第１ＣＶＤモジュールと第２ＣＶＤモジュールのそれぞれの成膜チャンバを当該１つの成膜チャンバで共用するように構成することもできる。なお当然のことながら、第１ＣＶＤモジュールと第２ＣＶＤモジュールがそれぞれ専用のＣＶＤ成膜チャンバを備えるように構成できるのは勿論である。
【０００７】
ＣＶＤ方法は、基板に配線用銅膜を成膜する方法であり、成膜速度が小さいCu(hfac)(tmvs)系原料を用いて良好な埋込み特性を有する下地の銅膜を成膜する第１ＣＶＤプロセスと、成膜速度が大きいCu(hfac)(atms)系原料を用いて上記銅膜を厚くするための成膜を行う第２ＣＶＤプロセスを順次に実行して１つの成膜プロセスを完了するように構成される。
【０００８】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【０００９】
図１に本発明に係るＣＶＤ装置の代表的実施形態を示す。図１は、中央に位置する搬送モジュール１１の周囲に複数の各種モジュール１２〜１６を備えたマルチチャンバ式ＣＶＤ装置を上方から見た図を示している。ここで「モジュール」とは、装置・機械・システムを構成する部分で、機能的にまとまった部分を意味する。搬送モジュール１１とモジュール１２〜１６の各々のチャンバの間にはゲートバルブ１７が設けられている。搬送モジュール１１のチャンバ中には搬送ロボット（基板搬送機構）１８が設けられ、搬送ロボット１８はそのハンドでシリコン基板１９を各モジュールに搬入しまたは各モジュールから搬出する。搬送モジュール１１の周囲に配置される複数のモジュールは、２つのロード／アンロード・ロック・モジュール１２，１３と、予備加熱モジュール１４と、第１のＣＶＤモジュール１５（以下「第１ＣＶＤモジュール１５」）と、第２のＣＶＤモジュール１６（以下「第２ＣＶＤモジュール１６」）である。これらのモジュール１２〜１６は、それぞれ、シリコン基板１９が搬入されるチャンバを備えている。特に第１ＣＶＤモジュール１５と第２ＣＶＤモジュール１６はそれぞれ専用の成膜チャンバを備えている。さらに第１ＣＶＤモジュール１５と第２ＣＶＤモジュール１６は、その他に各成膜に必要な装置構成を含んでいる。ＣＶＤモジュール１５，１６は例えば熱ＣＶＤによる成膜を行うモジュールであり、詳しくはシリコン基板１９の表面上に形成された配線パターン（配線構造）の上に配線用銅膜の成膜を行う。第１ＣＶＤモジュール１５では少なくとも相対的に成膜速度が小さい原料を使用する第１の成膜条件で成膜が行われ、第２ＣＶＤモジュール１６では少なくとも相対的に成膜速度が大きい原料を使用する第２の成膜条件で成膜が行われる。
【００１０】
第１の成膜条件における成膜速度が小さい原料としてCu(hfac)(tmvs)系の原料が使用され、第２の成膜条件における成膜速度が大きい原料としてCu(hfac)(atms)系の原料が使用される。従って第１ＣＶＤモジュール１５にはCu(hfac)(tmvs)系原料を供給するための原料容器３１が付設され、第２ＣＶＤモジュール１６にはCu(hfac)(atms)系原料を供給するための原料容器３２が付設される。Cu(hfac)(tmvs)系の原料の成膜速度は約１００ｎｍ／分であり、初期核生成が良好な特性を有し、Cu(hfac)(atms)系の原料の成膜速度は約４００ｎｍ／分であり、初期核生成の特性は不良である。Cu(hfac)(atms)系の原料の成膜では下地としての銅が必要となる。
【００１１】
成膜速度の小さいCu(hfac)(tmvs)系の原料を用いて成膜を行う第１ＣＶＤモジュール１５では、シリコン基板１９の配線パターンに下地用の銅膜を埋め込むためのＣＶＤ成膜が行われる。また成膜速度の大きいCu(hfac)(atms)系の原料を用いて成膜を行う第２ＣＶＤモジュール１６では、第１ＣＶＤモジュール１５で成膜された薄い銅膜を下地としてこの銅膜の厚みを厚くするためのＣＶＤ成膜が行われる。第２ＣＶＤモジュール１６での成膜によれば、シリコン基板１９の上に配線用銅膜を高速に堆積させ、例えば後述のごとく４００ｎｍ程度の銅膜を短時間で形成する。
【００１２】
上記第１の成膜条件では成膜温度を相対的に低く設定し、第２の成膜条件では成膜温度を相対的に高く設定することもできるし、あるいは第１および第２の成膜条件を同じにすることもできる。上記成膜温度は実質的に基板温度で決められる。なお上記では熱ＣＶＤによる成膜としたが、これに限定されるものではない。成膜条件を異なるように設定できるように構成された他の方式のＣＶＤであってもよい。
【００１３】
上記の代表的実施形態によるＣＶＤ装置において、カセット（図示せず）にセットされた１枚のシリコン基板１９は１つのロード／アンロード・ロック・モジュール１２から搬送ロボット１８によって、予備加熱モジュール１４に搬入され、そこで約１７５℃に加熱された後、第１ＣＶＤモジュール１５に搬入される。第１ＣＶＤモジュール１５は成膜温度として好ましくは１７５℃に設定されている。成膜を２分間行った後、シリコン基板１９は搬送ロボット１８によって第１ＣＶＤモジュール１５から搬出され、第２ＣＶＤモジュール１６に移される。第２ＣＶＤモジュール１６は成膜温度として好ましくは１９０℃に設定されている。成膜を１分間行った後、シリコン基板１９は搬送ロボット１８によって第２ＣＶＤモジュール１６から搬出され、ロード／アンロード・ロック・モジュール１３に戻される。
【００１４】
次に具体的に図２に示した膜構造を有する銅膜を上記ＣＶＤ装置を用いて成膜する例について説明する。図２は、既に第１と第２のＣＶＤ成膜モジュールで成膜が完了した状態を示している。図２で、２１，２２はシリコン基板１９の上に積層された配線形成用パターン層であり、２３は下側に形成された配線（銅）であり、２４，２５は上側のパターン層２２に形成された配線トレンチ（溝）である。配線トレンチ２４は狭幅トレンチ、配線トレンチ２５は広幅トレンチである。パターン層２１，２２の間には絶縁層２６が形成され、絶縁層２６にはビアホール２７が形成されている。上側のパターン層２２に配線を形成するために、本実施形態によるＣＶＤ装置が用いられる。上側のパターン層２２上にて、下側に堆積された銅膜２８は第１ＣＶＤモジュール１５によって成膜され、その上側に堆積された銅膜２９は第２ＣＶＤモジュール１６によって成膜されたものである。この例において、銅膜２８の厚みは後述するごとく２００ｎｍであり、銅膜２９の厚みは後述するごとく４００ｎｍであるとする。下側に形成された配線２３はビアホール２７内に堆積した銅によって上側の配線となる銅膜に電気的に接続されている。
【００１５】
図２に示した配線構造をさらに詳しく述べると、配線構造を形成するパターン層には、例えば、幅１．５μｍ（ミクロン）、深さ０．５μｍの上記広幅トレンチ２５と、幅０．３μｍ、深さ０．５μｍの上記狭幅トレンチ２４と、直径０．２μｍ、深さ０．５μｍの微細ビアホール２７が共存して形成されている。
【００１６】
上記ＣＶＤ装置によれば、最初に第１ＣＶＤモジュール１５でシリコン基板１９に対して成膜速度の小さいCu(hfac)(tmvs)系の原料を用いて２分間成膜を行い、厚み２００ｎｍの銅膜２８が成膜される。第１ＣＶＤモジュール１５での成膜では埋込み特性が良好であるので、この間に０．３μｍ径以下のビアホールおよび０．３５μｍ幅以下の配線トレンチは銅膜で完全に埋め込まれる。従って図２に示すごとく微細ビアホール２７と狭幅トレンチ２４は埋め込まれる。一方、広幅トレンチ２５は、この段階では２００ｎｍのコンフォーマルな膜堆積が起こるが、銅膜２８による埋込みは完了していない。
【００１７】
続いてシリコン基板１９を第２ＣＶＤモジュール１６へ搬送し、この第２ＣＶＤモジュール１６で成膜速度の大きいCu(hfac)(atms)系の原料を用いて１分間成膜を行い、厚み４００ｎｍの銅膜２９の成膜が行われる。この成膜では、前述の銅膜２８は下地として利用され、銅膜２９が存在することによってCu(hfac)(atms)系原料を利用したＣＶＤ成膜が可能となり、銅膜２８が堆積する。図２では銅膜２８と銅膜２９は別の層として描かれているが、銅膜としては実質的に同じものである。従って第２ＣＶＤモジュール１６による銅のＣＶＤ成膜は、銅膜２８の厚みを全体として厚くするための成膜であり、銅膜を高速で形成することができる。また第２ＣＶＤモジュール１６での成膜によって、広幅トレンチ２５にも、ＣＶＤモジュール１５による２００ｎｍの銅膜２８と併せて厚み６００ｎｍまで銅膜が堆積することになる。これによって広幅トレンチ２５への銅の埋込みが完了する。
【００１８】
微細なビアホール、狭幅トレンチ、広幅トレンチが共存する配線用パターンに対して単一の成膜条件で成膜プロセスを実行して銅の埋込みを行おうとすると、埋込み特性の良好な成膜条件である第１ＣＶＤモジュール１５で埋め込むことになる。しかし、この成膜条件では成膜速度が小さいため、（トレンチ深さ：１．０μｍ）＋（埋込み余裕度確保のための成膜の厚み：０．１μｍ）＝１．１μｍの成膜を行うには、１２分３０秒もの長い成膜時間が必要となる。これに対して、上記実施形態では、第１と第２のＣＶＤモジュール１５，１６を設け、第１ＣＶＤモジュールでは成膜速度の小さいCu(hfac)(tmvs)系の原料を用いて配線パターンの埋め込みを確実に行うと共に次の銅膜形成の下地の銅として利用し、第２ＣＶＤモジュール１６では銅膜２８を下地として成膜速度の大きいCu(hfac)(atms)系原料を利用して銅膜形成を可能にしかつ厚い銅膜の形成を行う。以上説明したように、微細ホール、狭幅トレンチ、広幅トレンチが共存する配線パターンに対して銅膜を堆積して配線構造を作るとき、本実施形態によるＣＶＤモジュール１５，１６を備えたＣＶＤ装置を用いることにより、銅膜を完全にしかも高速に埋め込むことが可能であり、５分に銅膜を成膜することができる。図２を使用して本発明の一実施形態を説明したが、銅膜を形成する前に、しばしば、バリア層および／または密着層を成膜した後、銅膜を形成することがある。本発明において重要な点はパターンの形状であるので、バリア層および／または密着層の図示および説明は省略されている。
【００１９】
次に図３を参照して本発明に係るＣＶＤ装置の変形例を説明する。この実施形態では、搬送モジュール１１の周囲にＣＶＤ成膜のためのチャンバとして１つのＣＶＤ成膜チャンバ４１が設けられている。ＣＶＤ成膜チャンバ４１には、第１ＣＶＤモジュール用供給機構１５Ａを介して原料容器３１からCu(hfac)(tmvs)系の原料が供給され、または第２ＣＶＤモジュール用供給機構１６Ａを介して原料容器３２からCu(hfac)(atms)系の原料が供給されるように構成されている。いずれの原料をＣＶＤ成膜チャンバ４１に供給するかは、コントローラ４２の制御に基づいて決定される。第１ＣＶＤモジュール用供給機構１５Ａと第２ＣＶＤモジュール用供給機構１６Ａの各々には供給路に開閉バルブ４３，４４が設けられる。開閉バルブ４３，４４の開閉動作はコントローラ４２によって制御される。
【００２０】
上記において、第１ＣＶＤモジュール用供給機構１５ＡとＣＶＤ成膜チャンバ４１により前述の第１ＣＶＤモジュール１５が構成され、第２ＣＶＤモジュール用供給機構１６ＡとＣＶＤ成膜チャンバ４１により前述の第２ＣＶＤモジュール１６が構成される。以上の構成により明らかなように、ＣＶＤ成膜チャンバ４１は、前述した第１ＣＶＤモジュールと第２ＣＶＤモジュールにとって共通の成膜チャンバとして共用される。第１ＣＶＤモジュールによるCu(hfac)(tmvs)系の原料を用いたＣＶＤ成膜、第２ＣＶＤモジュールによるCu(hfac)(atms)系の原料を用いたＣＶＤ成膜は、コントローラ４２の制御に基づいて前述と同様に行われる。なおＣＶＤ成膜チャンバ４１における前述した第１と第２の各々の成膜条件は、コントローラ４２が条件設定器４５を制御することにより設定される。なおコントローラ４２のメモリには、本発明に係るＣＶＤ方法を実施するためのプログラムが内蔵されている。ＣＶＤ成膜方法の説明は、前述した通りであるので、ここでは省略する。
【００２１】
【発明の効果】
以上の説明で明らかなように本発明によれば、シリコン基板に配線用銅膜を成膜する例えば枚葉式のＣＶＤ装置またはＣＶＤ方法において、１つのＣＶＤプロセスを、成膜速度の小さいプロセスと成膜速度の大きいプロセスを組合せて行うようにしたため、良好な成膜速度特性と埋込み特性を実現し、成膜効率と膜質を向上でき、高い生産性を達成する効率的な半導体デバイスの製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明に係るＣＶＤ装置の代表的実施形態を示す平面図である。
【図２】配線構造と膜堆積状態の一例を示す断面図である。
【図３】本発明に係るＣＶＤ装置の実施形態の変形例を示す平面図である。
【符号の説明】
１１ 搬送モジュール
１２，１３ ロード／アンロード・ロック・モジュール
１４ 予備加熱モジュール
１５，１６ ＣＶＤモジュール
１５Ａ 第１ＣＶＤモジュール用供給機構
１６Ａ 第２ＣＶＤモジュール用供給機構
１７ ゲートバルブ
１８ 搬送ロボット
１９ シリコン基板
２１，２２ パターン層
２３ 配線
２８，２９ 銅膜
３１ Cu(hfac)(tmvs)系原料の原料容器
３２ Cu(hfac)(atms)系原料の原料容器
４１ ＣＶＤ成膜チャンバ
４２ コントローラ
４３，４４ 開閉バルブ
Claims (4)
- 基板に配線用銅膜を成膜するＣＶＤ装置において、Cu(hfac)(tmvs)系原料を用いて成膜を行う第１ＣＶＤモジュールと、Cu(hfac)(atms)系原料を用いて成膜を行う第２ＣＶＤモジュールを備えたことを特徴とするＣＶＤ装置。
- 前記Cu(hfac)(tmvs)系原料を用いた下地銅膜の成膜プロセスと、前記Cu(hfac)(atms)系原料を用いた厚みを増す銅膜の成膜プロセスの組合せによって１つの成膜プロセスが完了することを特徴とする請求項１記載のＣＶＤ装置。
- １つのＣＶＤ成膜チャンバを設け、このＣＶＤ成膜チャンバが、前記第１ＣＶＤモジュールの成膜チャンバおよび第２ＣＶＤモジュールの成膜チャンバとして共用されることを特徴とする請求項１または２記載のＣＶＤ装置。
- 基板に配線用銅膜を成膜するＣＶＤ方法において、 Cu(hfac)(tmvs) 系原料を用いて下地銅膜の成膜を行う第１ＣＶＤプロセスと、 Cu(hfac)(atms) 系原料を用いて厚みを増す銅膜の成膜を行う第２ＣＶＤプロセスを順次に実行して１つの成膜プロセスを完了するようにしたことを特徴とするＣＶＤ方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31348998A JP4162779B2 (ja) | 1998-11-04 | 1998-11-04 | Ｃｖｄ装置およびｃｖｄ方法 |
| TW088116576A TW448239B (en) | 1998-11-04 | 1999-09-28 | CVD apparatus and CVD method |
| KR1019990043038A KR100352673B1 (ko) | 1998-11-04 | 1999-10-06 | Ｃｖｄ 장치 및 ｃｖｄ 방법 |
| US09/785,459 US20010006701A1 (en) | 1998-11-04 | 2001-02-20 | CVD apparatus and CVD method for copper deposition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31348998A JP4162779B2 (ja) | 1998-11-04 | 1998-11-04 | Ｃｖｄ装置およびｃｖｄ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000144420A JP2000144420A (ja) | 2000-05-26 |
| JP4162779B2 true JP4162779B2 (ja) | 2008-10-08 |
Family
ID=18041938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31348998A Expired - Fee Related JP4162779B2 (ja) | 1998-11-04 | 1998-11-04 | Ｃｖｄ装置およびｃｖｄ方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20010006701A1 (ja) |
| JP (1) | JP4162779B2 (ja) |
| KR (1) | KR100352673B1 (ja) |
| TW (1) | TW448239B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257970A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 半導体装置及びその配線構造 |
| US7727881B1 (en) | 2004-11-03 | 2010-06-01 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
| US7396759B1 (en) | 2004-11-03 | 2008-07-08 | Novellus Systems, Inc. | Protection of Cu damascene interconnects by formation of a self-aligned buffer layer |
| US7704873B1 (en) | 2004-11-03 | 2010-04-27 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
| US7727880B1 (en) | 2004-11-03 | 2010-06-01 | Novellus Systems, Inc. | Protective self-aligned buffer layers for damascene interconnects |
| WO2006101130A1 (ja) * | 2005-03-23 | 2006-09-28 | Tokyo Electron Limited | 成膜装置及び成膜方法 |
| DE102005056324A1 (de) * | 2005-11-25 | 2007-06-06 | Aixtron Ag | CVD-Reaktor mit auswechselbarer Prozesskammerdecke |
| US7648899B1 (en) | 2008-02-28 | 2010-01-19 | Novellus Systems, Inc. | Interfacial layers for electromigration resistance improvement in damascene interconnects |
| US7858510B1 (en) | 2008-02-28 | 2010-12-28 | Novellus Systems, Inc. | Interfacial layers for electromigration resistance improvement in damascene interconnects |
| US8268722B2 (en) * | 2009-06-03 | 2012-09-18 | Novellus Systems, Inc. | Interfacial capping layers for interconnects |
| CN103582932B (zh) | 2011-06-03 | 2017-01-18 | 诺发系统公司 | 用于互连的包含金属和硅的盖层 |
| US9633896B1 (en) | 2015-10-09 | 2017-04-25 | Lam Research Corporation | Methods for formation of low-k aluminum-containing etch stop films |
| KR101712424B1 (ko) | 2015-10-22 | 2017-03-06 | 김봉철 | 쎌카봉을 이용한 차량비상안전장치 |
-
1998
- 1998-11-04 JP JP31348998A patent/JP4162779B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-28 TW TW088116576A patent/TW448239B/zh not_active IP Right Cessation
- 1999-10-06 KR KR1019990043038A patent/KR100352673B1/ko active IP Right Grant
-
2001
- 2001-02-20 US US09/785,459 patent/US20010006701A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW448239B (en) | 2001-08-01 |
| US20010006701A1 (en) | 2001-07-05 |
| KR20000034970A (ko) | 2000-06-26 |
| KR100352673B1 (ko) | 2002-09-16 |
| JP2000144420A (ja) | 2000-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100763221B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4162779B2 (ja) | Ｃｖｄ装置およびｃｖｄ方法 | |
| JPH08241895A (ja) | 半導体装置及びその製造方法 | |
| TWI662607B (zh) | 半導體裝置之製造方法及半導體裝置之製造系統 | |
| JP2002329682A (ja) | Ｃｕ薄膜作製方法 | |
| KR100508422B1 (ko) | 동배선막 형성 방법 | |
| JP4304547B2 (ja) | 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 | |
| JP3156886B2 (ja) | 半導体装置の製造方法 | |
| US6548398B1 (en) | Production method of semiconductor device and production device therefor | |
| KR100443353B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| JPH1064848A (ja) | 半導体装置の製造装置および製造方法 | |
| JP3490317B2 (ja) | 化学蒸着法による銅薄膜形成法 | |
| JPH10233444A (ja) | 半導体装置の製造方法 | |
| JPH0467655A (ja) | 半導体装置およびその製造方法 | |
| JPH09283467A (ja) | 半導体装置の製造方法 | |
| JP2765625B2 (ja) | 半導体装置の製造方法とスルーホールのＴｉ膜の腐食防止方法 | |
| KR101051950B1 (ko) | 반도체소자의 제조방법 | |
| KR950000108B1 (ko) | 다층 금속 배선방법 | |
| JPH0448635A (ja) | 半導体装置の製造方法 | |
| JP2004040128A (ja) | 化学蒸着法による銅薄膜の形成方法 | |
| JPS61256718A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07307311A (ja) | タングステンの成膜方法 | |
| JPH0456317A (ja) | 半導体装置の製造方法 | |
| JPH04287317A (ja) | 成膜方法及び装置 | |
| JPS61287149A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |