JP4304547B2 - 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 - Google Patents
枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 Download PDFInfo
- Publication number
- JP4304547B2 JP4304547B2 JP09239998A JP9239998A JP4304547B2 JP 4304547 B2 JP4304547 B2 JP 4304547B2 JP 09239998 A JP09239998 A JP 09239998A JP 9239998 A JP9239998 A JP 9239998A JP 4304547 B2 JP4304547 B2 JP 4304547B2
- Authority
- JP
- Japan
- Prior art keywords
- cvd
- film
- film formation
- copper
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005229 chemical vapour deposition Methods 0.000 title claims description 114
- 230000015572 biosynthetic process Effects 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 55
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 42
- 229910052802 copper Inorganic materials 0.000 claims description 42
- 239000010949 copper Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 40
- VMQMZMRVKUZKQL-UHFFFAOYSA-N Cu+ Chemical compound [Cu+] VMQMZMRVKUZKQL-UHFFFAOYSA-N 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002994 raw material Substances 0.000 claims description 6
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 6
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical group C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 claims description 5
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 claims 1
- -1 trimethyl vinyl Chemical group 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
Description
【０００１】
【発明の属する技術分野】
本発明は枚葉式ＣＶＤ装置および枚葉式ＣＶＤ方法に関し、特に、シリコン基板等に高集積回路デバイス等を形成するための配線用等の金属膜を複数のＣＶＤ成膜モジュールを利用し分けて成膜する枚葉式ＣＶＤ装置および枚葉式ＣＶＤ方法に関する。
【０００２】
【従来の技術】
半導体高集積回路デバイスの配線用銅膜を成膜する銅ＣＶＤ（化学気相成長または化学蒸着）装置は、従来、実験装置のみが製作されており、量産用の枚葉式銅ＣＶＤ装置はいまだ完成していない。量産用の枚葉式銅ＣＶＤ装置を製作する場合、シリコン、化合物半導体、ガラス等の基板に配線用銅膜を成膜するにあたり、膜の成膜速度を大きくして成膜効率を高めること、および段差被覆性等の埋込み特性を良好にして膜の質を向上することが要求される。そこで、高い成膜効率および高い膜質を達成するという観点から、従来より、枚葉式銅ＣＶＤ装置における最適な成膜プロセスの構成、段数、成膜モジュールの個数、構造等が研究されている。しかし、量産用枚葉式銅ＣＶＤ装置において、いまだ望ましい成膜モジュールの構成例は確定されていない。
【０００３】
【発明が解決しようとする課題】
実際のところ、銅ＣＶＤ装置において基板に配線用銅膜を成膜する場合、１つのプロセス（１つの成膜室で１つの成膜条件）で成膜を行うとすると、成膜速度と埋込み特性の間にはトレードオフの関係が存在するので、成膜速度と埋込み特性の両方を満足する成膜を行うことは非常に困難である。このため、現在に至るまで、実用的な量産用枚葉式銅ＣＶＤ装置は未完成の状態にある。
【０００４】
本発明の目的は、上記課題を解決することにあり、基板に配線用金属膜を成膜する枚葉式ＣＶＤ装置において、大きい成膜速度と良好な埋込み特性を実現し、成膜効率と膜質を共に向上した枚葉式ＣＶＤ装置および枚葉式ＣＶＤ方法を提供することにある。
【０００５】
【課題を解決するための手段および作用】
本発明に係る枚葉式ＣＶＤ装置および枚葉式ＣＶＤ方法は、上記目的を達成するため、次のように構成される。
【０００６】
第１の枚葉式ＣＶＤ装置（請求項１に対応）は、基板に配線用金属膜を成膜する装置であり、相対的に成膜速度が小さくかつ埋込み特性が良い第１成膜条件で成膜を行う第１ＣＶＤモジュールと、相対的に成膜速度が大きくかつ埋込み特性が悪い第２成膜条件で成膜を行う第２ＣＶＤモジュールを備え、第１ＣＶＤモジュールと第２ＣＶＤモジュールで使用される原料はβジケトナート銅（Ｉ）錯体であり、金属膜は銅膜であり、第１成膜条件では基板温度が１５０〜１９０℃（１９０℃を除く）の範囲に含まれる温度に設定され、第２成膜条件では基板温度が１９０〜２３０℃の範囲に含まれる温度に設定され、かつ、第１成膜条件での基板温度と第２成膜条件での基板温度との差が５℃以上であるように構成されている。
本発明によるＣＶＤ装置では、成膜温度（基板温度）を相対的に低く設定した場合（第１成膜条件）には成膜速度が相対的に遅くなりかつ段差被覆性等の埋込み特性は相対的に向上すること、逆に上記成膜温度を相対的に高く設定した場合（第２成膜条件）には成膜速度が相対的に速くなりかつ埋込み特性は低下することを利用することにより、配線用金属膜を成膜する１つのＣＶＤ成膜プロセスを２つの成膜条件に基づくサブプロセスに分け、各サブプロセスを第１および第２のＣＶＤモジュールの各々で実行するようにした。そのため、成膜効率を高めることと膜質を向上することの両方を達成できる実用性のある量産用の枚葉式ＣＶＤ装置が実現される。
第２の枚葉式ＣＶＤ装置（請求項２に対応）は、上記第１の構成において、第１成膜条件で行われる成膜プロセスと第２成膜条件で行われる成膜プロセスの組合せによって１つの成膜プロセスが完了するように構成される。第１成膜条件に基づく成膜プロセスと第２成膜条件に基づく成膜プロセスをそれぞれサブプロセスとして、１つの成膜プロセスを実行する。そのためにそれぞれの成膜条件に対応するＣＶＤモジュールが用意される。
第３の枚葉式ＣＶＤ装置（請求項３に対応）は、上記第１の構成において、好ましくは、第１ＣＶＤモジュールと第２ＣＶＤモジュールはいずれも熱ＣＶＤモジュールであることを特徴とする。
第４の枚葉式ＣＶＤ装置（請求項４に対応）は、上記第４の構成において、好ましくは、βジケトナート銅（Ｉ）錯体はトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）であることを特徴とする。
【０００７】
第１の枚葉式ＣＶＤ方法（請求項５に対応）は、基板に配線用金属膜を成膜する方法であり、相対的に成膜速度が小さくかつ埋込み特性が良い第１成膜条件で成膜する第１ＣＶＤプロセスと、相対的に成膜速度が大きくかつ埋込み特性が悪い第２成膜条件で成膜する第２ＣＶＤプロセスを順次に実行して１つの成膜プロセスを完了し、第１ＣＶＤプロセスと第２ＣＶＤプロセスで使用される原料はβジケトナート銅（Ｉ）錯体であり、金属膜は銅膜であり、第１成膜条件では基板温度が１５０〜１９０℃（１９０℃を除く）の範囲に含まれる温度に設定され、第２成膜条件では基板温度が１９０〜２３０℃の範囲に含まれる温度に設定され、かつ、第１成膜条件での基板温度と第２成膜条件での基板温度との差が５℃以上である方法である。
第２の枚葉式ＣＶＤ方法（請求項６に対応）は、上記第１の方法において、第１ＣＶＤプロセスと第２ＣＶＤプロセスの実行順序は、成膜処理が施される配線パターンの形態に応じて決められる。
第３の枚葉式ＣＶＤ方法（請求項７に対応）は、上記第２の方法において、配線パターンの形態が相対的に小さいときには先に第１ＣＶＤプロセスを実行し後に第２ＣＶＤプロセスを実行し、配線パターンの形態が相対的に大きいときには先に第２ＣＶＤプロセスを実行し後に第１ＣＶＤプロセスを実行することを特徴とする。
第４の枚葉式ＣＶＤ方法（請求項８に対応）は、上記第１〜３の各方法において、第１ＣＶＤプロセスと第２ＣＶＤプロセスはいずれも熱ＣＶＤであることを特徴とする。
第５の枚葉式ＣＶＤ方法（請求項９に対応）は、上記第５の方法において、βジケトナート銅（Ｉ）錯体はトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）であることを特徴とする。
【０００８】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【０００９】
図１に本発明に係る枚葉式ＣＶＤ装置の第１実施形態を示す。図１は、中央に位置する搬送モジュール１１の周囲に複数の各種モジュール１２〜１６を備えたＣＶＤ装置を上方から見た図を示している。搬送モジュール１１とモジュール１２〜１６の各々との間にはゲートバルブ１７が設けられている。搬送モジュール１１の中には搬送ロボット１８が設けられ、搬送ロボット１８はそのハンドでシリコン基板１９を各モジュールに搬入しまたは各モジュールから搬出する。搬送モジュール１１の周囲に配置される複数のモジュールは、２つのロード／アンロード・ロック・モジュール１２，１３と、予備加熱モジュール１４と、第１のＣＶＤモジュール１５と、第２のＣＶＤモジュール１６である。ＣＶＤモジュール１５，１６は熱ＣＶＤによる成膜を行うモジュールであり、詳しくはシリコン基板１９の表面上に形成された配線パターン（配線構造）の上に配線用銅膜の成膜を行う。第１のＣＶＤモジュール１５では相対的に成膜速度が小さくかつ埋込み特性が良い第１の成膜条件で成膜が行われ、第２のＣＶＤモジュール１６では相対的に成膜速度が大きくかつ埋込み特性が悪い第２の成膜条件で成膜が行われる。上記第１の成膜条件は成膜温度を相対的に低く設定することにより達成され、第２の成膜条件は成膜温度を相対的に高く設定することにより達成される。上記成膜温度は実質的に基板温度で決められる。なお上記では熱ＣＶＤによる成膜としたが、これに限定されるものではない。成膜条件を異なるように設定できるにように構成された他の方式のＣＶＤであってもよい。
【００１０】
上記ＣＶＤ装置において、カセット（図示せず）にセットされた１枚のシリコン基板１９は１つのロード／アンロード・ロック・モジュール１２を介して搬送ロボット１８に取り込まれ、予備加熱モジュール１４にて約１７５℃に加熱された後、ＣＶＤモジュール１５に搬入される。銅膜を成膜するにあたり、原料は例えばトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）である。ＣＶＤモジュール１５は成膜温度として好ましくは１７５℃に設定されている。成膜を２分３０秒行った後、シリコン基板１９は搬送ロボット１８によってＣＶＤモジュール１５から搬出され、ＣＶＤモジュール１６に移される。ＣＶＤモジュール１６は成膜温度として好ましくは２１０℃に設定されている。成膜を２分３０秒行った後、シリコン基板１９は搬送ロボット１８によってＣＶＤモジュール１６から搬出され、ロード／アンロード・ロック・モジュール１３に戻される。
【００１１】
図２を参照して上記ＣＶＤ装置で実行される銅膜の成膜について説明する。図２で、２１，２２はシリコン基板１９の上に積層された配線形成用パターン層であり、２３は下側に形成された配線（銅）であり、２４，２５は上側のパターン層２１に形成された配線トレンチ（溝）である。配線トレンチ２４は狭幅トレンチ、配線トレンチ２５は広幅トレンチである。パターン層２１，２２の間には絶縁層２６が形成され、絶縁層２６にはビアホール２７が形成されている。上側のパターン層２２に配線を形成するために、本実施形態によるＣＶＤ装置が用いられる。上側のパターン層２２上にて、下側に堆積された銅膜２８はＣＶＤモジュール１５によって成膜され、その上側に堆積された銅膜２９はＣＶＤモジュール１６によって成膜される。下側に形成された配線２３は、ビアホール２７内に堆積した銅によって上側の配線となる銅膜に電気的に接続されている。
【００１２】
図２に示した配線構造をさらに詳しく述べると、配線構造を形成するパターン層２２には、例えば、幅１．５μｍ（ミクロン）、深さ０．５μｍの上記広幅トレンチ２５と、幅０．３μｍ、深さ０．５μｍの上記狭幅トレンチ２４と、直径０．２μｍ、深さ０．５μｍの微細な上記ビアホール２７とが、共存して形成されている。
【００１３】
上記ＣＶＤ装置によれば、ＣＶＤモジュール１５で上記第１の成膜条件に基づき厚み２００ｎｍ（ナノメートル）の銅膜２８の成膜が行われる。ＣＶＤモジュール１５は埋込み特性が良好となる成膜条件に設定されているので、この間に０．３μｍ径以下ビアホールおよび０．３５μｍ幅以下の配線トレンチは銅膜で完全に埋め込まれる。従って、図２に示すごとく微細ビアホール２７と狭幅トレンチ２４は埋め込まれる。一方、広幅トレンチ２５は、この段階では２００ｎｍのコンフォーマルな膜堆積が起こるが、銅膜２８による埋込みは完了していない。
【００１４】
続いてＣＶＤモジュール１６において上記第２の成膜条件に基づき厚み４００ｎｍの銅膜２９の成膜が行われる。この成膜によって、広幅トレンチ２５にも、ＣＶＤモジュール１５による２００ｎｍの銅膜２８と併せて厚み６００ｎｍまで銅膜が堆積することになる。これによって広幅トレンチ２５への銅の埋込みが完了する。
【００１５】
微細なビアホール、狭幅トレンチ、広幅トレンチが共存する配線用パターンに対して単一の成膜条件で成膜プロセスを実行して銅の埋込みを行おうとすると、埋込み特性の良好な成膜条件であるＣＶＤモジュール１５で埋め込むことになる。しかし、この成膜条件では成膜速度が小さいため、（トレンチ深さ：０．５μｍ）＋（埋込み余裕度確保のための成膜の厚み：０．１μｍ）＝０．６μｍの成膜を行うには、７分３０秒もの長い成膜時間が必要となる。他方、仮にＣＶＤモジュール１６の成膜条件のみで埋込みを行った場合には、微細ビアホールや狭幅トレンチにボイド形成などの埋込み不良が発生することになる。
【００１６】
以上、詳細に説明したように、微細ホール、狭幅トレンチ、広幅トレンチが共存する配線パターンに対して銅膜を堆積して配線構造を作るとき、本実施形態によるＣＶＤモジュール１５，１６を備えたＣＶＤ装置を用いることにより、銅膜を完全にしかも高速に埋め込むことが可能である。
【００１７】
次に、図３を参照して本発明に係る枚葉式ＣＶＤ装置の第２実施形態を説明する。このＣＶＤ装置では、３つのＣＶＤモジュール３１，３２，３３が備えられている。ＣＶＤモジュール３１，３２では成膜温度が２１０℃に設定されている。ＣＶＤモジュール３３では成膜温度が１７５℃に設定されている。ＣＶＤモジュール３１，３２は前述のＣＶＤモジュール１６と実質的に同じであり、ＣＶＤモジュール３３は前述のＣＶＤモジュール１５と実質的に同じである。本実施形態によるＣＶＤ装置による成膜は、ＣＶＤモジュール３１，３２でそれぞれ２分１５秒連続的に行われ、その後、ＣＶＤモジュール３３で２分１５秒連続して行われる。ＣＶＤ装置のその他の構成は第１実施形態で説明したＣＶＤ装置と同じであり、図４において同一の要素には同一の符号を付している。
【００１８】
本実施形態のＣＶＤ装置による配線用銅膜の成膜の場合には、配線構造が図４に示されるようになっている。図４において４１は下の配線、４２はビアホール、４３は上側の配線トレンチである。なお２１，２２は配線構造を決める前述のパターン層であり、また４４はＣＶＤモジュール３１，３２によって堆積された銅膜であり、４５はＣＶＤモジュール３３によって堆積された銅膜である。
【００１９】
第２の実施形態では、最小ビアホール４２の直径は１μｍ、深さは１μｍである。配線トレンチ４３の幅は１．２μｍより広く、その深さは１μｍである。この配線構造の場合にはアスペクト比が小さいので、概略の埋込みは、成膜温度２１０℃で可能である。そこで、前述のごとく最初にＣＶＤモジュール３１，３２で銅の埋込みを行い、銅膜４４の成膜を行う。しかし図４に示すようにＣＶＤモジュール３１，３２による銅の埋込みの後の段階ではアスペクト比の大きなボイドが銅膜４４に残る。そこで、その後前述のごとくＣＶＤモジュール３３で成膜温度１７５℃のＣＶＤ成膜で銅の埋込みを行うことにより、上記ボイドは埋め込まれる。
【００２０】
上記の各実施形態において、２つの成膜条件として、成膜温度１７５℃と２１０℃の例を示したが、成膜温度はこれらの値に限定されるものではない。配線トレンチとビアホール等からなる配線構造（配線用パターンの形態）に対応させて、埋込み特性に優れる成膜条件と、成膜速度に優れる成膜条件を組み合わせること、および成膜の順序を適宜に設定することによって、最適な枚葉式ＣＶＤ装置を実現できる。また基板はシリコン基板に限定されず、化合物半導体による基板、ガラス基板であってもよい。さらに配線用金属膜は銅膜に限定されず、その他の金属であってもよい。
【００２１】
また上記実施形態では、原料としてトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）を用いた場合には、埋込み特性の良い成膜条件としては基板温度を１５０℃以上１９０℃未満（１５０〜１９０℃（１９０℃を除く））の範囲に含まれる温度に設定し、成膜速度に優れる成膜条件としては基板温度を１９０℃以上２３０℃以下（１９０〜２３０℃）の範囲に含まれる温度に設定することが望ましい。さらに２つの成膜条件の基板温度の差は少なくとも５℃以上に設定することが望ましい。
【００２２】
【発明の効果】
以上の説明で明らかなように本発明によれば、シリコン基板等に配線用金属膜を成膜する枚葉式ＣＶＤ装置またはＣＶＤ方法において、１つのＣＶＤプロセスを、埋込み特性の優れたプロセスと成膜速度の優れたプロセスを組合せて行うようにしたため、大きい成膜速度と良好な埋込み特性を実現し、成膜効率と膜質を向上することができる。さらに配線構造に対応させて効率的な埋込みが可能となり、効率的な半導体デバイスの製造方法を与えることができる。
【図面の簡単な説明】
【図１】本発明に係る枚葉式ＣＶＤ装置の第１実施形態を示す平面図である。
【図２】第１実施形態の配線構造と膜堆積状態を示す断面図である。
【図３】本発明に係る枚葉式ＣＶＤ装置の第２実施形態を示す平面図である。
【図４】第２実施形態の配線構造と膜堆積状態を示す断面図である。
【符号の説明】
１１ 搬送モジュール
１２，１３ ロード／アンロード・ロック・モジュール
１４ 予備加熱モジュール
１５，１６ ＣＶＤモジュール
１７ ゲートバルブ
１８ 搬送ロボット
１９ シリコン基板
２１，２２ パターン層
２３ 配線
２８，２９ 銅膜
３１，３２，３３ ＣＶＤモジュール
【発明の属する技術分野】
本発明は枚葉式ＣＶＤ装置および枚葉式ＣＶＤ方法に関し、特に、シリコン基板等に高集積回路デバイス等を形成するための配線用等の金属膜を複数のＣＶＤ成膜モジュールを利用し分けて成膜する枚葉式ＣＶＤ装置および枚葉式ＣＶＤ方法に関する。
【０００２】
【従来の技術】
半導体高集積回路デバイスの配線用銅膜を成膜する銅ＣＶＤ（化学気相成長または化学蒸着）装置は、従来、実験装置のみが製作されており、量産用の枚葉式銅ＣＶＤ装置はいまだ完成していない。量産用の枚葉式銅ＣＶＤ装置を製作する場合、シリコン、化合物半導体、ガラス等の基板に配線用銅膜を成膜するにあたり、膜の成膜速度を大きくして成膜効率を高めること、および段差被覆性等の埋込み特性を良好にして膜の質を向上することが要求される。そこで、高い成膜効率および高い膜質を達成するという観点から、従来より、枚葉式銅ＣＶＤ装置における最適な成膜プロセスの構成、段数、成膜モジュールの個数、構造等が研究されている。しかし、量産用枚葉式銅ＣＶＤ装置において、いまだ望ましい成膜モジュールの構成例は確定されていない。
【０００３】
【発明が解決しようとする課題】
実際のところ、銅ＣＶＤ装置において基板に配線用銅膜を成膜する場合、１つのプロセス（１つの成膜室で１つの成膜条件）で成膜を行うとすると、成膜速度と埋込み特性の間にはトレードオフの関係が存在するので、成膜速度と埋込み特性の両方を満足する成膜を行うことは非常に困難である。このため、現在に至るまで、実用的な量産用枚葉式銅ＣＶＤ装置は未完成の状態にある。
【０００４】
本発明の目的は、上記課題を解決することにあり、基板に配線用金属膜を成膜する枚葉式ＣＶＤ装置において、大きい成膜速度と良好な埋込み特性を実現し、成膜効率と膜質を共に向上した枚葉式ＣＶＤ装置および枚葉式ＣＶＤ方法を提供することにある。
【０００５】
【課題を解決するための手段および作用】
本発明に係る枚葉式ＣＶＤ装置および枚葉式ＣＶＤ方法は、上記目的を達成するため、次のように構成される。
【０００６】
第１の枚葉式ＣＶＤ装置（請求項１に対応）は、基板に配線用金属膜を成膜する装置であり、相対的に成膜速度が小さくかつ埋込み特性が良い第１成膜条件で成膜を行う第１ＣＶＤモジュールと、相対的に成膜速度が大きくかつ埋込み特性が悪い第２成膜条件で成膜を行う第２ＣＶＤモジュールを備え、第１ＣＶＤモジュールと第２ＣＶＤモジュールで使用される原料はβジケトナート銅（Ｉ）錯体であり、金属膜は銅膜であり、第１成膜条件では基板温度が１５０〜１９０℃（１９０℃を除く）の範囲に含まれる温度に設定され、第２成膜条件では基板温度が１９０〜２３０℃の範囲に含まれる温度に設定され、かつ、第１成膜条件での基板温度と第２成膜条件での基板温度との差が５℃以上であるように構成されている。
本発明によるＣＶＤ装置では、成膜温度（基板温度）を相対的に低く設定した場合（第１成膜条件）には成膜速度が相対的に遅くなりかつ段差被覆性等の埋込み特性は相対的に向上すること、逆に上記成膜温度を相対的に高く設定した場合（第２成膜条件）には成膜速度が相対的に速くなりかつ埋込み特性は低下することを利用することにより、配線用金属膜を成膜する１つのＣＶＤ成膜プロセスを２つの成膜条件に基づくサブプロセスに分け、各サブプロセスを第１および第２のＣＶＤモジュールの各々で実行するようにした。そのため、成膜効率を高めることと膜質を向上することの両方を達成できる実用性のある量産用の枚葉式ＣＶＤ装置が実現される。
第２の枚葉式ＣＶＤ装置（請求項２に対応）は、上記第１の構成において、第１成膜条件で行われる成膜プロセスと第２成膜条件で行われる成膜プロセスの組合せによって１つの成膜プロセスが完了するように構成される。第１成膜条件に基づく成膜プロセスと第２成膜条件に基づく成膜プロセスをそれぞれサブプロセスとして、１つの成膜プロセスを実行する。そのためにそれぞれの成膜条件に対応するＣＶＤモジュールが用意される。
第３の枚葉式ＣＶＤ装置（請求項３に対応）は、上記第１の構成において、好ましくは、第１ＣＶＤモジュールと第２ＣＶＤモジュールはいずれも熱ＣＶＤモジュールであることを特徴とする。
第４の枚葉式ＣＶＤ装置（請求項４に対応）は、上記第４の構成において、好ましくは、βジケトナート銅（Ｉ）錯体はトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）であることを特徴とする。
【０００７】
第１の枚葉式ＣＶＤ方法（請求項５に対応）は、基板に配線用金属膜を成膜する方法であり、相対的に成膜速度が小さくかつ埋込み特性が良い第１成膜条件で成膜する第１ＣＶＤプロセスと、相対的に成膜速度が大きくかつ埋込み特性が悪い第２成膜条件で成膜する第２ＣＶＤプロセスを順次に実行して１つの成膜プロセスを完了し、第１ＣＶＤプロセスと第２ＣＶＤプロセスで使用される原料はβジケトナート銅（Ｉ）錯体であり、金属膜は銅膜であり、第１成膜条件では基板温度が１５０〜１９０℃（１９０℃を除く）の範囲に含まれる温度に設定され、第２成膜条件では基板温度が１９０〜２３０℃の範囲に含まれる温度に設定され、かつ、第１成膜条件での基板温度と第２成膜条件での基板温度との差が５℃以上である方法である。
第２の枚葉式ＣＶＤ方法（請求項６に対応）は、上記第１の方法において、第１ＣＶＤプロセスと第２ＣＶＤプロセスの実行順序は、成膜処理が施される配線パターンの形態に応じて決められる。
第３の枚葉式ＣＶＤ方法（請求項７に対応）は、上記第２の方法において、配線パターンの形態が相対的に小さいときには先に第１ＣＶＤプロセスを実行し後に第２ＣＶＤプロセスを実行し、配線パターンの形態が相対的に大きいときには先に第２ＣＶＤプロセスを実行し後に第１ＣＶＤプロセスを実行することを特徴とする。
第４の枚葉式ＣＶＤ方法（請求項８に対応）は、上記第１〜３の各方法において、第１ＣＶＤプロセスと第２ＣＶＤプロセスはいずれも熱ＣＶＤであることを特徴とする。
第５の枚葉式ＣＶＤ方法（請求項９に対応）は、上記第５の方法において、βジケトナート銅（Ｉ）錯体はトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）であることを特徴とする。
【０００８】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【０００９】
図１に本発明に係る枚葉式ＣＶＤ装置の第１実施形態を示す。図１は、中央に位置する搬送モジュール１１の周囲に複数の各種モジュール１２〜１６を備えたＣＶＤ装置を上方から見た図を示している。搬送モジュール１１とモジュール１２〜１６の各々との間にはゲートバルブ１７が設けられている。搬送モジュール１１の中には搬送ロボット１８が設けられ、搬送ロボット１８はそのハンドでシリコン基板１９を各モジュールに搬入しまたは各モジュールから搬出する。搬送モジュール１１の周囲に配置される複数のモジュールは、２つのロード／アンロード・ロック・モジュール１２，１３と、予備加熱モジュール１４と、第１のＣＶＤモジュール１５と、第２のＣＶＤモジュール１６である。ＣＶＤモジュール１５，１６は熱ＣＶＤによる成膜を行うモジュールであり、詳しくはシリコン基板１９の表面上に形成された配線パターン（配線構造）の上に配線用銅膜の成膜を行う。第１のＣＶＤモジュール１５では相対的に成膜速度が小さくかつ埋込み特性が良い第１の成膜条件で成膜が行われ、第２のＣＶＤモジュール１６では相対的に成膜速度が大きくかつ埋込み特性が悪い第２の成膜条件で成膜が行われる。上記第１の成膜条件は成膜温度を相対的に低く設定することにより達成され、第２の成膜条件は成膜温度を相対的に高く設定することにより達成される。上記成膜温度は実質的に基板温度で決められる。なお上記では熱ＣＶＤによる成膜としたが、これに限定されるものではない。成膜条件を異なるように設定できるにように構成された他の方式のＣＶＤであってもよい。
【００１０】
上記ＣＶＤ装置において、カセット（図示せず）にセットされた１枚のシリコン基板１９は１つのロード／アンロード・ロック・モジュール１２を介して搬送ロボット１８に取り込まれ、予備加熱モジュール１４にて約１７５℃に加熱された後、ＣＶＤモジュール１５に搬入される。銅膜を成膜するにあたり、原料は例えばトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）である。ＣＶＤモジュール１５は成膜温度として好ましくは１７５℃に設定されている。成膜を２分３０秒行った後、シリコン基板１９は搬送ロボット１８によってＣＶＤモジュール１５から搬出され、ＣＶＤモジュール１６に移される。ＣＶＤモジュール１６は成膜温度として好ましくは２１０℃に設定されている。成膜を２分３０秒行った後、シリコン基板１９は搬送ロボット１８によってＣＶＤモジュール１６から搬出され、ロード／アンロード・ロック・モジュール１３に戻される。
【００１１】
図２を参照して上記ＣＶＤ装置で実行される銅膜の成膜について説明する。図２で、２１，２２はシリコン基板１９の上に積層された配線形成用パターン層であり、２３は下側に形成された配線（銅）であり、２４，２５は上側のパターン層２１に形成された配線トレンチ（溝）である。配線トレンチ２４は狭幅トレンチ、配線トレンチ２５は広幅トレンチである。パターン層２１，２２の間には絶縁層２６が形成され、絶縁層２６にはビアホール２７が形成されている。上側のパターン層２２に配線を形成するために、本実施形態によるＣＶＤ装置が用いられる。上側のパターン層２２上にて、下側に堆積された銅膜２８はＣＶＤモジュール１５によって成膜され、その上側に堆積された銅膜２９はＣＶＤモジュール１６によって成膜される。下側に形成された配線２３は、ビアホール２７内に堆積した銅によって上側の配線となる銅膜に電気的に接続されている。
【００１２】
図２に示した配線構造をさらに詳しく述べると、配線構造を形成するパターン層２２には、例えば、幅１．５μｍ（ミクロン）、深さ０．５μｍの上記広幅トレンチ２５と、幅０．３μｍ、深さ０．５μｍの上記狭幅トレンチ２４と、直径０．２μｍ、深さ０．５μｍの微細な上記ビアホール２７とが、共存して形成されている。
【００１３】
上記ＣＶＤ装置によれば、ＣＶＤモジュール１５で上記第１の成膜条件に基づき厚み２００ｎｍ（ナノメートル）の銅膜２８の成膜が行われる。ＣＶＤモジュール１５は埋込み特性が良好となる成膜条件に設定されているので、この間に０．３μｍ径以下ビアホールおよび０．３５μｍ幅以下の配線トレンチは銅膜で完全に埋め込まれる。従って、図２に示すごとく微細ビアホール２７と狭幅トレンチ２４は埋め込まれる。一方、広幅トレンチ２５は、この段階では２００ｎｍのコンフォーマルな膜堆積が起こるが、銅膜２８による埋込みは完了していない。
【００１４】
続いてＣＶＤモジュール１６において上記第２の成膜条件に基づき厚み４００ｎｍの銅膜２９の成膜が行われる。この成膜によって、広幅トレンチ２５にも、ＣＶＤモジュール１５による２００ｎｍの銅膜２８と併せて厚み６００ｎｍまで銅膜が堆積することになる。これによって広幅トレンチ２５への銅の埋込みが完了する。
【００１５】
微細なビアホール、狭幅トレンチ、広幅トレンチが共存する配線用パターンに対して単一の成膜条件で成膜プロセスを実行して銅の埋込みを行おうとすると、埋込み特性の良好な成膜条件であるＣＶＤモジュール１５で埋め込むことになる。しかし、この成膜条件では成膜速度が小さいため、（トレンチ深さ：０．５μｍ）＋（埋込み余裕度確保のための成膜の厚み：０．１μｍ）＝０．６μｍの成膜を行うには、７分３０秒もの長い成膜時間が必要となる。他方、仮にＣＶＤモジュール１６の成膜条件のみで埋込みを行った場合には、微細ビアホールや狭幅トレンチにボイド形成などの埋込み不良が発生することになる。
【００１６】
以上、詳細に説明したように、微細ホール、狭幅トレンチ、広幅トレンチが共存する配線パターンに対して銅膜を堆積して配線構造を作るとき、本実施形態によるＣＶＤモジュール１５，１６を備えたＣＶＤ装置を用いることにより、銅膜を完全にしかも高速に埋め込むことが可能である。
【００１７】
次に、図３を参照して本発明に係る枚葉式ＣＶＤ装置の第２実施形態を説明する。このＣＶＤ装置では、３つのＣＶＤモジュール３１，３２，３３が備えられている。ＣＶＤモジュール３１，３２では成膜温度が２１０℃に設定されている。ＣＶＤモジュール３３では成膜温度が１７５℃に設定されている。ＣＶＤモジュール３１，３２は前述のＣＶＤモジュール１６と実質的に同じであり、ＣＶＤモジュール３３は前述のＣＶＤモジュール１５と実質的に同じである。本実施形態によるＣＶＤ装置による成膜は、ＣＶＤモジュール３１，３２でそれぞれ２分１５秒連続的に行われ、その後、ＣＶＤモジュール３３で２分１５秒連続して行われる。ＣＶＤ装置のその他の構成は第１実施形態で説明したＣＶＤ装置と同じであり、図４において同一の要素には同一の符号を付している。
【００１８】
本実施形態のＣＶＤ装置による配線用銅膜の成膜の場合には、配線構造が図４に示されるようになっている。図４において４１は下の配線、４２はビアホール、４３は上側の配線トレンチである。なお２１，２２は配線構造を決める前述のパターン層であり、また４４はＣＶＤモジュール３１，３２によって堆積された銅膜であり、４５はＣＶＤモジュール３３によって堆積された銅膜である。
【００１９】
第２の実施形態では、最小ビアホール４２の直径は１μｍ、深さは１μｍである。配線トレンチ４３の幅は１．２μｍより広く、その深さは１μｍである。この配線構造の場合にはアスペクト比が小さいので、概略の埋込みは、成膜温度２１０℃で可能である。そこで、前述のごとく最初にＣＶＤモジュール３１，３２で銅の埋込みを行い、銅膜４４の成膜を行う。しかし図４に示すようにＣＶＤモジュール３１，３２による銅の埋込みの後の段階ではアスペクト比の大きなボイドが銅膜４４に残る。そこで、その後前述のごとくＣＶＤモジュール３３で成膜温度１７５℃のＣＶＤ成膜で銅の埋込みを行うことにより、上記ボイドは埋め込まれる。
【００２０】
上記の各実施形態において、２つの成膜条件として、成膜温度１７５℃と２１０℃の例を示したが、成膜温度はこれらの値に限定されるものではない。配線トレンチとビアホール等からなる配線構造（配線用パターンの形態）に対応させて、埋込み特性に優れる成膜条件と、成膜速度に優れる成膜条件を組み合わせること、および成膜の順序を適宜に設定することによって、最適な枚葉式ＣＶＤ装置を実現できる。また基板はシリコン基板に限定されず、化合物半導体による基板、ガラス基板であってもよい。さらに配線用金属膜は銅膜に限定されず、その他の金属であってもよい。
【００２１】
また上記実施形態では、原料としてトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）を用いた場合には、埋込み特性の良い成膜条件としては基板温度を１５０℃以上１９０℃未満（１５０〜１９０℃（１９０℃を除く））の範囲に含まれる温度に設定し、成膜速度に優れる成膜条件としては基板温度を１９０℃以上２３０℃以下（１９０〜２３０℃）の範囲に含まれる温度に設定することが望ましい。さらに２つの成膜条件の基板温度の差は少なくとも５℃以上に設定することが望ましい。
【００２２】
【発明の効果】
以上の説明で明らかなように本発明によれば、シリコン基板等に配線用金属膜を成膜する枚葉式ＣＶＤ装置またはＣＶＤ方法において、１つのＣＶＤプロセスを、埋込み特性の優れたプロセスと成膜速度の優れたプロセスを組合せて行うようにしたため、大きい成膜速度と良好な埋込み特性を実現し、成膜効率と膜質を向上することができる。さらに配線構造に対応させて効率的な埋込みが可能となり、効率的な半導体デバイスの製造方法を与えることができる。
【図面の簡単な説明】
【図１】本発明に係る枚葉式ＣＶＤ装置の第１実施形態を示す平面図である。
【図２】第１実施形態の配線構造と膜堆積状態を示す断面図である。
【図３】本発明に係る枚葉式ＣＶＤ装置の第２実施形態を示す平面図である。
【図４】第２実施形態の配線構造と膜堆積状態を示す断面図である。
【符号の説明】
１１ 搬送モジュール
１２，１３ ロード／アンロード・ロック・モジュール
１４ 予備加熱モジュール
１５，１６ ＣＶＤモジュール
１７ ゲートバルブ
１８ 搬送ロボット
１９ シリコン基板
２１，２２ パターン層
２３ 配線
２８，２９ 銅膜
３１，３２，３３ ＣＶＤモジュール
Claims (9)
- 基板に配線用金属膜を成膜する枚葉式ＣＶＤ装置において、
相対的に成膜速度が小さくかつ埋込み特性が良い第１成膜条件で成膜を行う第１ＣＶＤモジュールと、相対的に成膜速度が大きくかつ埋込み特性が悪い第２成膜条件で成膜を行う第２ＣＶＤモジュールを備え、
前記第１ＣＶＤモジュールと前記第２ＣＶＤモジュールで使用される原料はβジケトナート銅（Ｉ）錯体であり、前記金属膜は銅膜であり、
前記第１成膜条件では基板温度が１５０〜１９０℃（１９０℃を除く）の範囲に含まれる温度に設定され、前記第２成膜条件では基板温度が１９０〜２３０℃の範囲に含まれる温度に設定され、かつ、前記第１成膜条件での基板温度と前記第２成膜条件での基板温度との差が５℃以上である、
こと特徴とする枚葉式ＣＶＤ装置。 - 前記第１成膜条件で行われる成膜プロセスと前記第２成膜条件で行われる成膜プロセスの組合せによって１つの成膜プロセスが完了するように構成されることを特徴とする請求項１記載の枚葉式ＣＶＤ装置。
- 前記第１ＣＶＤモジュールと前記第２ＣＶＤモジュールはいずれも熱ＣＶＤモジュールであることを特徴とする請求項１記載の枚葉式ＣＶＤ装置。
- 前記βジケトナート銅（Ｉ）錯体はトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）であることを特徴とする請求項１記載の枚葉式ＣＶＤ装置。
- 基板に配線用金属膜を成膜する枚葉式ＣＶＤ方法において、
相対的に成膜速度が小さくかつ埋込み特性が良い第１成膜条件で成膜する第１ＣＶＤプロセスと、相対的に成膜速度が大きくかつ埋込み特性が悪い第２成膜条件で成膜する第２ＣＶＤプロセスを順次に実行して１つの成膜プロセスを完了し、
前記第１ＣＶＤプロセスと前記第２ＣＶＤプロセスで使用される原料はβジケトナート銅（Ｉ）錯体であり、前記金属膜は銅膜であり、
前記第１成膜条件では基板温度が１５０〜１９０℃（１９０℃を除く）の範囲に含まれる温度に設定され、前記第２成膜条件では基板温度が１９０〜２３０℃の範囲に含まれる温度に設定され、かつ、前記第１成膜条件での基板温度と前記第２成膜条件での基板温度との差が５℃以上である、
こと特徴とする枚葉式ＣＶＤ方法。 - 前記第１ＣＶＤプロセスと前記第２ＣＶＤプロセスの実行順序は、成膜処理が施される配線パターンの形態に応じて決められることを特徴とする請求項５記載の枚葉式ＣＶＤ方法。
- 前記配線パターンの形態が相対的に小さいときには先に前記第１ＣＶＤプロセスを実行し後に前記第２ＣＶＤプロセスを実行し、前記配線パターンの形態が相対的に大きいときには先に前記第２ＣＶＤプロセスを実行し後に前記第１ＣＶＤプロセスを実行することを特徴とする請求項６記載の枚葉式ＣＶＤ方法。
- 前記第１ＣＶＤプロセスと前記第２ＣＶＤプロセスはいずれも熱ＣＶＤであることを特徴とする請求項５〜７のいずれか１項に記載の枚葉式ＣＶＤ方法。
- 前記βジケトナート銅（Ｉ）錯体はトリメチルビニルシラン・ヘキサフルオロアセチルアセトナート銅（Ｉ）であることを特徴とする請求項５記載の枚葉式ＣＶＤ方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09239998A JP4304547B2 (ja) | 1998-03-20 | 1998-03-20 | 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 |
| KR1019980058853A KR100326349B1 (ko) | 1998-03-20 | 1998-12-26 | 매엽식cvd장치및매엽식cvd방법 |
| TW088100230A TW457301B (en) | 1998-03-20 | 1999-01-08 | Single-substrate processing CVD apparatus and a single-substrate processing CVD procedure |
| US09/511,698 US6387444B1 (en) | 1998-03-20 | 2000-02-23 | Single substrate processing CVD procedure for depositing a metal film using first and second CVD processes in first and second process chambers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09239998A JP4304547B2 (ja) | 1998-03-20 | 1998-03-20 | 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274106A JPH11274106A (ja) | 1999-10-08 |
| JP4304547B2 true JP4304547B2 (ja) | 2009-07-29 |
Family
ID=14053348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09239998A Expired - Lifetime JP4304547B2 (ja) | 1998-03-20 | 1998-03-20 | 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6387444B1 (ja) |
| JP (1) | JP4304547B2 (ja) |
| KR (1) | KR100326349B1 (ja) |
| TW (1) | TW457301B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257970A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 半導体装置及びその配線構造 |
| KR100986724B1 (ko) | 2008-07-25 | 2010-10-11 | 주식회사 에스에프에이 | 화학 기상 증착 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4892753A (en) * | 1986-12-19 | 1990-01-09 | Applied Materials, Inc. | Process for PECVD of silicon oxide using TEOS decomposition |
| US4855804A (en) * | 1987-11-17 | 1989-08-08 | Motorola, Inc. | Multilayer trench isolation process and structure |
| US5096737A (en) * | 1990-10-24 | 1992-03-17 | International Business Machines Corporation | Ligand stabilized +1 metal beta-diketonate coordination complexes and their use in chemical vapor deposition of metal thin films |
| JPH05129230A (ja) * | 1991-10-31 | 1993-05-25 | Fujitsu Ltd | タングステン膜の形成方法 |
| CA2067565C (en) * | 1992-04-29 | 1999-02-16 | Ismail T. Emesh | Deposition of tungsten |
| US6127730A (en) * | 1992-05-26 | 2000-10-03 | Texas Instruments Incorporated | Composite metal films for severe topology interconnects |
| CA2082771C (en) * | 1992-11-12 | 1998-02-10 | Vu Quoc Ho | Method for forming interconnect structures for integrated circuits |
| US5358743A (en) * | 1992-11-24 | 1994-10-25 | University Of New Mexico | Selective and blanket chemical vapor deposition of Cu from (β-diketonate)Cu(L)n by silica surface modification |
| US5322712A (en) * | 1993-05-18 | 1994-06-21 | Air Products And Chemicals, Inc. | Process for improved quality of CVD copper films |
| JP2737764B2 (ja) * | 1995-03-03 | 1998-04-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH08255795A (ja) * | 1995-03-15 | 1996-10-01 | Sony Corp | 半導体製造方法および装置 |
| JPH0950992A (ja) * | 1995-08-04 | 1997-02-18 | Sharp Corp | 成膜装置 |
| JPH11510219A (ja) * | 1995-12-19 | 1999-09-07 | エフエスアイ インターナショナル インコーポレイテッド | スプレー・プロセッサを用いる金属膜の無電解めっき |
| US6030893A (en) * | 1996-12-09 | 2000-02-29 | Mosel Vitelic Inc. | Chemical vapor deposition of tungsten(W-CVD) process for growing low stress and void free interconnect |
| US6140228A (en) * | 1997-11-13 | 2000-10-31 | Cypress Semiconductor Corporation | Low temperature metallization process |
-
1998
- 1998-03-20 JP JP09239998A patent/JP4304547B2/ja not_active Expired - Lifetime
- 1998-12-26 KR KR1019980058853A patent/KR100326349B1/ko not_active IP Right Cessation
-
1999
- 1999-01-08 TW TW088100230A patent/TW457301B/zh not_active IP Right Cessation
-
2000
- 2000-02-23 US US09/511,698 patent/US6387444B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6387444B1 (en) | 2002-05-14 |
| KR100326349B1 (ko) | 2002-07-18 |
| KR19990076566A (ko) | 1999-10-15 |
| JPH11274106A (ja) | 1999-10-08 |
| TW457301B (en) | 2001-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11297696A (ja) | 半導体装置及びその製造方法 | |
| US7700478B2 (en) | Intermediate anneal for metal deposition | |
| JPH0465831A (ja) | 金属配線層形成方法 | |
| JP4162779B2 (ja) | Ｃｖｄ装置およびｃｖｄ方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4304547B2 (ja) | 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| KR100443353B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| KR100623594B1 (ko) | 고융점 금속 라이너를 이용한 반도체 소자의 알루미늄배선 형성 방법 | |
| JP2765625B2 (ja) | 半導体装置の製造方法とスルーホールのＴｉ膜の腐食防止方法 | |
| KR101051950B1 (ko) | 반도체소자의 제조방법 | |
| JPH0714917A (ja) | 半導体装置の製造方法 | |
| JPS62254447A (ja) | 多層構造の形成方法 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| JP2833370B2 (ja) | 半導体装置の製造方法 | |
| JPS6249643A (ja) | 半導体装置およびその製造方法 | |
| JPH09283467A (ja) | 半導体装置の製造方法 | |
| KR20050040552A (ko) | 반도체 장치의 구리 배선 형성 방법. | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH0448635A (ja) | 半導体装置の製造方法 | |
| JPH1074761A (ja) | 銅配線製造方法 | |
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| KR19980040644A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |