JPS62254447A - 多層構造の形成方法 - Google Patents

多層構造の形成方法

Info

Publication number
JPS62254447A
JPS62254447A JP9686686A JP9686686A JPS62254447A JP S62254447 A JPS62254447 A JP S62254447A JP 9686686 A JP9686686 A JP 9686686A JP 9686686 A JP9686686 A JP 9686686A JP S62254447 A JPS62254447 A JP S62254447A
Authority
JP
Japan
Prior art keywords
layer
deposition
deposited
polycrystalline
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9686686A
Other languages
English (en)
Other versions
JPH0828357B2 (ja
Inventor
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61096866A priority Critical patent/JPH0828357B2/ja
Priority to GB8709569A priority patent/GB2189935B/en
Priority to DE19873713992 priority patent/DE3713992A1/de
Priority to FR8705920A priority patent/FR2603738B1/fr
Publication of JPS62254447A publication Critical patent/JPS62254447A/ja
Priority to US08/116,542 priority patent/US5324536A/en
Publication of JPH0828357B2 publication Critical patent/JPH0828357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多層構造の形成方法に係り、特に多層構造を
形成する際の表面の平坦化技術に関する。
本発明は、たとえば半導体集積回路、光集積回Ｉｍ！じ
おＬ＋ス島層配饋笛の島暦繍浩の財産に一用される。
［従来技術およびその問題点１ 集積回路技術の長足の進歩により素子サイズは益々縮小
され、それに伴い素子や配線の多層化が進んでいる０例
えば、二層ＡＩ配線は、２５８にビットの記憶素子より
使用されており、今後益々多層化される傾向にある。
多層構造で問題となるのは、各層の配線等によって生じ
る表面の段差又は凹凸である。この段差等が大きいと断
線の原因となり、素子の歩留りや信頼性を大幅に低下さ
せるために、段差等を平坦化する技術は必要不可欠であ
る。
従来の平坦化技術としては１段差のある表面にリン又は
ポロンを添加した５ｉ０２のガラス層をｃｖｎ法又は塗
布によって形成し、熱によるガラスの流動現象を利用し
て表面を平坦化する方法がある。しかしながら、この方
法は高温処理を行うた吟に、配線等の材料が限られると
いう問題点を有していた。
また、その他の平坦化技術も工程の複雑化や工程数の増
加を招来するという問題点を有していた。
［問題点を解決するための手段］ 本発明の目的は、上記従来の問題点を解決するとともに
、工程を大幅に簡略化する多層構造の形成方法を提供す
ることにある。
本発明による多層構造の形成方法は、 平坦ではない堆積面を平坦化して多層構造を形成する方
法において。
前記堆積面の低い部分と高い部分とを異なる種類の材料
で形成し。
該堆積面材料の種類による堆積材料の核形成密度の差を
利用して、前記堆積面の低い部分にのみ前記堆積材料を
選択的に堆積させて平坦化を行うことを特徴とする。
［作用説明等］ このように、堆積面材料の種類による堆積材料の核形成
密度の差を利用して選択的に堆積材料を堆積させるとい
う選択堆積法を用いることによって、工程数を増加させ
ることなく、また工程を複雑化することもなく、容易に
平坦化を達成することができ、歩留りおよび信頼性の高
い多層構造を簡略な工程で形成することができる。
まず、基板上に選択的に堆積膜を形成する選択堆積法に
ついて述べる０選択堆積法とは、表面エネルギ、付着係
数、脱離係数、表面拡散速度等というＦ！膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第４図（轟）およびＣＢ）は選択堆積法の説明図である
。まず同図（Ａ）に示すように、基板１上に。
基板１と上記因子の異なる材料から成る薄膜２を所望部
分に形成する。そして、適当な堆積条件によって適当な
材料から成る薄膜の堆積を行うと、薄膜３は薄膜２上に
のみ成長し、基板１上には成長しないという現象を生じ
させることができる。
この現象を利用することで、自己整合的に成形された薄
膜３を成長させることができ、従来のようなレジストを
用いたリングラフィ工程の省略が可能となる。
このような選択堆積を行うことができる材料としては、
たとえば基板ｌとしてＳｉＯ２、薄１１２としてＳ＋３
　Ｎ　４　、金属、金属シリサイド又は多結晶Ｓｉ等、
そして堆積させる薄ＩＩ３としてＳｉがある。
−例としてＳｉ０２　とＳｉ３　Ｎ　４との場合を次に
示す。
第５図は、ＳｉＯ２の堆積面とＳｉ３　Ｎ　４の堆積面
との核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もな（Ｓｉ０
２上での核形成密度は１０３　ｃｍ−２以下で飽和し、
２０分後でもその値はほとんど変化しない。
それに対してＳｉ３　Ｎ　４上では、　〜４　Ｘ１０５
　ｃｍ−２で一旦飽和し、それから１０分はど変化しな
いが、それ以降は急激に増大する。なお、この測定例で
は、５ｉＣ１４ガスをＨ２ガスで希釈し、圧力１７５Ｔ
ｏｒｒ、温度１０００℃の条件下でＣＶＤ法により堆積
した場合を示している。
この場合、５ｉ０２上の核形成はほとんど問題とならな
いが、反応ガス中にＨＣＩガスを添加するこシ　−　　
Ｑｉｎａ　　　μでのｍ嵌虐ル百じ、廂制　１−　　　
Ｑｉｎａ上でのＳｉの堆積を皆無にすることができる。
このように堆積面の材料としてＳｉ０２およびＳｉ３　
Ｎ　４を選択し、堆積材料としてシリコンを選択すれば
、同グラフに示すように十分に大きな核形成密度差を得
ることができ、Ｓｉ３　Ｎ　４を所望形状にパターニン
グしておけば、　！Ｊｉ３　Ｎ　４上にのみ自己整合的
に多結晶Ｓｉ膜を堆積することができる。
なお、核形成密度の差は、同グラフで示すように核の密
度で１０３倍以上であれば、堆積膜の十分な選択形成を
行うことができ、　Ｓｉ３　Ｎ　４に限らず、上記材料
でも同様に選択形成が可能である。
［実施例］ 以下１本発明の実施例を図面に基づいて詳細に説明する
。
第１図（Ａ）〜（Ｃ）は、本発明による多層構造形成方
法の一実施例における平坦化工程図、第２図（Ａ）およ
び（Ｂ）は１本発明の他の実施例における部分的な平坦
化工程図である。
同図（Ａ）において、まず、素子等が形成されたＳｉ基
板ｌｌ上に、ＣＶＤ法、光ＣＶＯ法やＥＣＲ（Ｅｌｅｃ
ｔｒｏｎｃｙｃｒｏｔｒｏｎ　ｒｅｓｏｎａｎｃｅ）法
によってＳｉ３　Ｎ　４層１２を堆積し、これを絶縁層
とする。その上にＡＩ、Ｗ、Ｎｏ等の金属又はＳｉと金
属との化合物であるシリサイド（たとえば、ＷＳｉ２）
等を配線材料１３としてＣＶＤ法、スパッタリング法、
電子ビーム蒸着法等を用いて形成する。更に、その上に
ＣＶＤ法によって、又は配線材料１３がシリサイドであ
ればその酸化によって、ＳｉＯ２層１４を形成する。
次に、同図（Ｂ）に示すように、リングラフィ技術によ
って配線材料１３および５ｉ０２７１１４をパターニン
グし、配線パターン以外の部分にはＳｉ３　Ｎ　４層１
２を露出させる。
次に、同図（Ｃ）に示すように、上記選択堆積法の条件
で多結晶Ｓｉ層１５をＳｉ３　Ｎ　４層１２上だけに選
択的に堆積させる。すなわち、多結晶５ｉＪｉ１１５は
Ｓｉ３　Ｎ　４層１２の表面から成長し、　Ｓｉ０２層
１４上からは全く成長しない、こうして堆積時間を調整
することで多結晶Ｓｉ層１５をＳｉ０２層１４の上部ま
で堆積させることができ、容易に表面の平坦化を達成す
ることができる。
ここでの配線材料１３の抵抗率は〜１０−４Ω−ｃｍ程
度であり、不純物が添加されていない多結晶Ｓｉ層１５
の抵抗率は１０３Ω−Ｃ１ｌであるから、配線材料１３
から多結晶Ｓｉ層１５への電流は無視することができ、
配線材料１３は電気的に絶縁されていると言える。
しかし、更に完全な絶縁を望む場合には、第２図（Ａ）
に示すように、まずパターニングされた配線材料１３オ
ヨびＳｉ０２層！４上ニＣＶＤ法、光ＣＶＯ法、ＥＣＲ
法等によって５ｉ０２を堆積させ、異方性の反応性イオ
ンエツチング（ＲＩＥ）により配線材料１３の側壁のみ
に５ｔｏ２暦ＩＢを残存させる。続いて、上記実施例と
同様の堆積条件によって多結晶５ｉＪｉｊ１５を堆積さ
せ、同図（Ｂ）に示すような表面の平坦化を達成する。
この場合は、配線材料１３がＳｉ０２層ＩＢおよび高抵
抗の多結晶Ｓｉ層１５によって分離されているために、
より完全な絶縁を達成することができる。また、配線材
料１３にドーピングされた低抵抗の多結晶Ｓｉを使用で
きる。
なお、ここではＳｉＨ２ＣＩ２とＨ２、ＨＣＩの混合ガ
スを用い、基板温度７００℃、圧力〜１７ＧＴｏｒｒの
堆積条件で、　ＣＶＤ法により多結晶Ｓｉ層１５を選択
性良く堆積させた。
第３図（Ａ）〜（Ｄ）は、本発明の一実施例における多
層化工程図である。
同図（Ａ）において、第１図ＣＣ）に示す平坦な表面上
に、　５ｉ０２の層間絶縁層１７を常圧ＣＶＩ）法によ
って堆積させる。下地が平坦であるために、層間絶縁層
１７の表面も自動的に平坦となる。
次に、第３図（Ｂ）に示すように、反応性イオンエツチ
ングによって所望箇所の層間絶縁層１７およびＳｉ０２
層１４をエツチング除去してコンタクトホール１Ｂを形
成する。したがって、コンタクトホール１８の底部には
、金属、金属シリサイド又は多結晶Ｓｉ等の配線材料１
３が表出している。
これらの配線材料は、上述したようにＳｉ０２に比べて
十分高い各形成密度を有しているために、Ｓｉを含むガ
ス（５ｉＣ１４％Ｓｉｎ　２　Ｃ１２、ＳｉＨ４、ホー
ル１８内のみに多結晶５１Ｍ１９を選択的に堆積するこ
とができる【同図（Ｃ）　］　。
ただし、多多結晶Ｓｉ層９の抵抗を下げるには、通常行
われているように、堆積時にＰＨ３ガスを混入させるか
、リン又はボロンをイオン注入するか、或はＰＯＣｌ３
と酸素によるリンガラスを堆積させる。これによって数
十Ω／口のシート抵抗を得ることができる。
次に、居間絶縁層１７および多結晶Ｓｉ層１８上に配線
材料２０を堆積させパターニングすることで、層間接続
された二層目の配線を形成することができる。その際、
コンタクトホール１８内の多結晶Ｓｉ層１８を層間絶縁
層１７の上部まで堆積させておくことで、配線材料２０
を平坦な表面に形成することがで　。
き、理想的な多層配線構造を得ることができる。
更に、第１図および第２図に示す平坦化工程と、第３図
に示す多層化工程を繰返すことによって、多層配線構造
を容易に形成することができる。
て、配線材料１３の間の凹部やコンタクトホール１８の
凹部等を選択的に埋めることができ、表面の平坦化を容
易に達成することができる。
なお、上記実施例では多層配線構造の場合を示したが、
これに限定されるものではなく、素子および配線等によ
る段差又は凹凸を有する表面上に積層する場合であって
も本発明を適用できることは当然である。
［発明の効果］ 以上詳細に説明したように１本発明による多層構造の形
成方法は、堆積面材料の種類による堆積材料の核形成密
度の差を利用して選択的に堆積材料を堆積させるという
選択堆積法を用いることによって、工程数を増加させる
ことなく、また工程を複雑化することもなく、容易に平
坦化を達成することができる。したがって、断線等もな
く、歩留りおよび信頼性の高い多層構造を簡略に形成す
ることができる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｃ）は１本発明による多層構造形成方
法の一実施例における平坦化工程図、第２図（Ａ）およ
び（Ｂ）は１本発明の他の実施例における部分的な平坦
化工程図、 第３図（Ａ）〜（Ｄ）は１本発明の一実施例における多
層化工程図、 第４図（Ａ）および（Ｂ）は選択堆積法の説明図、第５
図は、　Ｓｉ０２の堆積面とＳｉ３　Ｎ　４の堆積面と
の核形成密度の経時変化を示すグラフである。 １１・・・基板 １２・・・Ｓｉ３　Ｎ　４層 １３、２０・・・配線材料 １４・・・Ｓｉ０２層 １５・・・多結晶Ｓｉ層 １８ａ　＠　＠　Ｓｉ０２層 １７・・・層間絶縁層 １８・・・コンタクトホール １９１１・・多結晶Ｓｉ層 代理人　　弁理士　山　下　穣　平 第１　回 第　２　図 ’１２　回 ＩＩ３回 第３図 第４図 （Ａ） （Ｅ３）

Claims (1)

    【特許請求の範囲】
  1. （１）平坦ではない堆積面を平坦化して多層構造を形成
    する方法において、 前記堆積面の低い部分と高い部分とを異なる種類の材料
    で形成し、 該堆積面材料の種類による堆積材料の核形成密度の差を
    利用して、前記堆積面の低い部分にのみ前記堆積材料を
    選択的に堆積させて平坦化を行うことを特徴とする多層
    構造の形成方法。
JP61096866A 1986-04-28 1986-04-28 多層構造の形成方法 Expired - Fee Related JPH0828357B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61096866A JPH0828357B2 (ja) 1986-04-28 1986-04-28 多層構造の形成方法
GB8709569A GB2189935B (en) 1986-04-28 1987-04-23 Method of forming a structure having layers
DE19873713992 DE3713992A1 (de) 1986-04-28 1987-04-27 Verfahren zur bildung einer mehrschichtenstruktur
FR8705920A FR2603738B1 (fr) 1986-04-28 1987-04-27 Procede de formation d'une structure multicouche pour le cablage dans des domaines electronique ou optique
US08/116,542 US5324536A (en) 1986-04-28 1993-09-07 Method of forming a multilayered structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61096866A JPH0828357B2 (ja) 1986-04-28 1986-04-28 多層構造の形成方法

Publications (2)

Publication Number Publication Date
JPS62254447A true JPS62254447A (ja) 1987-11-06
JPH0828357B2 JPH0828357B2 (ja) 1996-03-21

Family

ID=14176361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61096866A Expired - Fee Related JPH0828357B2 (ja) 1986-04-28 1986-04-28 多層構造の形成方法

Country Status (4)

Country Link
JP (1) JPH0828357B2 (ja)
DE (1) DE3713992A1 (ja)
FR (1) FR2603738B1 (ja)
GB (1) GB2189935B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210838A (ja) * 1988-03-30 1990-01-16 Philips Gloeilampenfab:Nv 電子装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307109A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method for forming semiconductor crystal and semiconductor crystal article obtained by said method
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4948286A (ja) * 1972-09-08 1974-05-10
JPS58200557A (ja) * 1982-05-18 1983-11-22 Nec Corp 多層配線の形成方法
JPS628543A (ja) * 1985-07-05 1987-01-16 Fujitsu Ltd 燐珪酸ガラスの選択成長方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1229093B (de) * 1963-01-23 1966-11-24 Basf Ag Verfahren zur Herstellung von Hexahydropyrimidinderivaten
US3403439A (en) * 1966-04-29 1968-10-01 Texas Instruments Inc Electrical isolation of circuit components of monolithic integrated circuits
CH490515A (de) * 1967-11-22 1970-05-15 Battelle Development Corp Verfahren zur Erzeugung von kristallinen Abscheidungen in Form eines Musters auf einer elektrisch isolierenden amorphen, poly- oder einkristallinen Unterlage
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4948286A (ja) * 1972-09-08 1974-05-10
JPS58200557A (ja) * 1982-05-18 1983-11-22 Nec Corp 多層配線の形成方法
JPS628543A (ja) * 1985-07-05 1987-01-16 Fujitsu Ltd 燐珪酸ガラスの選択成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210838A (ja) * 1988-03-30 1990-01-16 Philips Gloeilampenfab:Nv 電子装置の製造方法

Also Published As

Publication number Publication date
GB8709569D0 (en) 1987-05-28
DE3713992C2 (ja) 1990-10-18
FR2603738A1 (fr) 1988-03-11
JPH0828357B2 (ja) 1996-03-21
FR2603738B1 (fr) 1990-09-07
GB2189935B (en) 1990-03-14
GB2189935A (en) 1987-11-04
DE3713992A1 (de) 1987-10-29

Similar Documents

Publication Publication Date Title
KR950000867B1 (ko) 반도체 장치의 제조 방법
JPH08181210A (ja) 半導体装置の製造方法
JPH0645327A (ja) 半導体装置の製造方法
JP2537467B2 (ja) 半導体装置の製造方法
JPS62254447A (ja) 多層構造の形成方法
JPH09312291A (ja) 半導体装置及びその製造方法
JPH10335459A (ja) 半導体装置およびその製造方法
JPH0228253B2 (ja)
US5324536A (en) Method of forming a multilayered structure
JP2702007B2 (ja) 半導体装置の製造方法
JP2621287B2 (ja) 多層配線層の形成方法
JP2606315B2 (ja) 半導体装置の製造方法
JPH0330992B2 (ja)
JP3206943B2 (ja) Ｓｏｉ基板の製法および半導体装置
JP2908200B2 (ja) 半導体装置の製造方法
JP4304547B2 (ja) 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法
JPH04127425A (ja) 半導体集積回路の製造方法
JPH0590203A (ja) 半導体装置の製造方法
JP3070564B2 (ja) 半導体装置の製造方法
JP3279737B2 (ja) 半導体素子の製造方法
JPH11265938A (ja) 半導体装置及びその製造方法
JPH02156537A (ja) 半導体装置の製造方法
JPH05109730A (ja) 半導体装置及びその製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
KR20010003522A (ko) 전기도금을 이용한 구리배선 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees