JPH0645327A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0645327A
JPH0645327A JP3000795A JP79591A JPH0645327A JP H0645327 A JPH0645327 A JP H0645327A JP 3000795 A JP3000795 A JP 3000795A JP 79591 A JP79591 A JP 79591A JP H0645327 A JPH0645327 A JP H0645327A
Authority
JP
Japan
Prior art keywords
insulating film
film
etching
coating film
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3000795A
Other languages
English (en)
Inventor
Fumihide Satou
史英 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3000795A priority Critical patent/JPH0645327A/ja
Priority to US07/816,035 priority patent/US5272115A/en
Priority to EP92300080A priority patent/EP0494745B1/en
Priority to DE69230229T priority patent/DE69230229T2/de
Publication of JPH0645327A publication Critical patent/JPH0645327A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【構成】Ａｌ配線２が形成された半導体基板１上に第１
のシリコン酸化膜３ＡとＢＰＳＧ膜４と樹脂膜５とを形
成する。次でドライエッチング法によりエッチングしＢ
ＰＳＧ膜４の一部を露出させる。次で樹脂膜５よりＢＰ
ＳＧ膜４に対するエッチング速度の大きいドライエッチ
ング法によりエッチングし、第１のシリコン酸化膜３Ａ
の一部を露出させる。次で残った樹脂膜５を除去したの
ち、第２のシリコン酸化膜３Ｂを形成する。 【効果】十分に平坦でかつ高品質の相間絶縁膜を有する
半導体装置が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に平坦な層間絶縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程における従来の層
間絶縁膜の平坦化方法を図面を用いて説明する。
【０００３】まず一つの方法としては、図３（ａ）に示
す様に、下層の半導体素子やＡｌ配線２により段差ので
きたＳｉ等の半導体基板１上に絶縁膜１０を厚く積層し
た上に、塗布膜１１を全面に厚く塗布する。次に図３
（ｂ）に示す様に、絶縁膜１０と塗布膜１１のエッチン
グ速度が互いに等しくなる様な条件で全面エッチングを
行い、平坦な絶縁膜１０を形成する。
【０００４】又、他の方法としては、図４（ａ）に示す
様に、前述の基板と同様な段差のある半導体基板１に塗
布膜１１を塗布し、その塗布膜１１自体を層間絶縁膜と
して利用する方法、更には図４（ｂ）に示す様に、第１
の絶縁膜１２Ａと第２の絶縁膜１２Ｂとの間に塗布膜１
１を挟んで層間絶縁膜とする方法等がある。
【０００５】
【発明が解決しようとする課題】上述した従来の平坦化
方法では、層間絶縁膜を非常に厚く成長しなければなら
ないだけでなく、塗布膜も、塗布膜厚が薄いと下地のパ
ターンに沿って同じ膜厚だけ塗布されてしまい、段差と
しては下地の段差をほとんど保存してしまう事になる
為、非常に厚く塗布しなくてはならなくなる。
【０００６】更に、ウェハ全面にわたって層間絶縁膜と
塗布膜のエッチング速度が等しくなくてはならないが、
一般にエッチング速度とウェハ面内均一性の両方を２種
類の膜に対して同時に等しくする事は困難である。ま
た、膜厚が厚くなればなるほどウェハ面内でエッチング
量の多い所と少ない所の差が増えて、残膜厚のばらつき
が後工程のヴィアホール開孔等を行なう時に対応しきれ
ない程になって来る。更に、この方法では層間絶縁膜の
全面エッチングを下地配線が剥き出しになる事のない程
度のエッチング量で終了させなければならないが、同質
の膜のエッチングの途中で終点を判定しなければならな
いため、再現性良くエッチングを終了させるための安定
な判定方法がない。
【０００７】図４（ａ）に示した様な方法では、充分な
平坦性を得る為には塗布膜１１を厚く塗布しなければな
らないが、あまり厚くするとクラック等の問題が発生し
易くなる。更に、一般に塗布膜は耐湿性等が比較的良く
なく、塗布膜のみで層間膜を形成することは余り望まし
くない。そこで、各種の酸化膜系を絶縁膜で塗布膜をは
さんだりして平坦性と層間膜の品質を両立させるために
図４（ｂ）に示した様な方法もあるが、この方法ではヴ
ィアホールの形成などが困難になったり、ヴィアホール
側面の塗布膜が露出している所から残留揮発成分や吸着
していた水分，ガスなどが出てくる事により、配線の品
質を下げる結果になることが多かった。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面に高低差が形成された半導体基板上に第
１の絶縁膜と第１の絶縁膜と異なる材質の第２の絶縁膜
とを順次形成する工程と、この第２の絶縁膜上に塗布膜
を形成する工程と、この塗布膜を全面エッチングし第２
の絶縁膜の最も高い部分を露出させる工程と、前記塗布
膜より第２の絶縁膜のエッチング速度が大きい条件で全
面エッチングを行い露出した前記第２の絶縁膜下の前記
第１の絶縁膜を露出させる工程とを含んで構成される。
【０００９】
【実施例】次に図面を参照して本発明を説明する。図１
（ａ）〜（ｄ）は本発明の第１の実施例を説明するため
の工程順に示した半導体基板の断面図である。
【００１０】まず、図１（ａ）に示す様に、下層Ａｌ配
線２を形成した半導体基板１上に、不純物をドープしな
い第１のシリコン酸化膜３Ａと、リン及びボロンをドー
プしたシリコン酸化膜（ＢＰＳＧ）４をプラズマＣＶＤ
法により連続して堆積する。この時、例えばＡｌ配線２
の最小スペースが８００ｎｍ，厚さが５００ｎｍ程度の
設計であれば、第１のシリコン酸化膜３Ａの堆積膜厚を
１００〜３００ｎｍ，ＢＰＳＧ膜４の堆積膜厚を３００
〜８００ｎｍの範囲で、膜厚の和が５００〜７００ｎｍ
程度となる様な適当な膜厚で堆積する。続いてＢＰＳＧ
膜４上に５〜１５ｃｐの比較的低粘度のノボラック系の
樹脂膜５（例えば、通常使用されているフォトレジスト
を使用しても良い）を平坦な基板に塗布した時に約５０
０ｎｍとなる条件で塗布し形成する。
【００１１】次に図１（ｂ）に示す様に、酸素を用いる
ドライエッチング法により樹脂膜５の全面エッチングを
行なう。この時、例えばＣＯの発光波長の４５１ｎｍを
モニターすることにより、ＢＰＳＧ膜４が一部出て来た
ところでエッチングを停止する。
【００１２】次に図１（ｃ）に示す様に、ＣＦ4 ＋ＣＨ
Ｆ3 ＋Ａｒガスを用いるドライエッチング法により樹脂
膜５とＢＰＳＧ膜４のエッチング速度比が約２程度とな
る条件で全面エッチングを行なう。この時、前記樹脂膜
５の全面エッチングと同様にＣＯの発光波長である４５
１ｎｍをモニターすることにより、第１のシリコン酸化
膜３Ａが一部出て来たところでエッチングを停止する。
【００１３】次に図１（ｄ）に示す様に、樹脂膜５を剥
離してから、プラズマＣＶＤ法により、配線上の層間絶
縁膜として必要な膜厚となる程度に第２のシリコン酸化
膜３Ｂを堆積する。この、第２のシリコン酸化膜３Ｂを
堆積することにより、ＢＰＳＧ膜４の全面エッチングの
際に樹脂膜５との境界に発生した微小な突起６がなだら
かに均されて、ほぼ平坦な表面が得られる。
【００１４】このように第１の実施例によれば、表面の
平坦な配線層間膜を形成することができるため、必要な
層数の多層配線を形成することが容易にできる様にな
る。また、上記実施例で用いた樹脂はノボラック系の物
に限らず、スチレン系，ボリイミド系、更には有機シリ
カなどでも同様に使用できる。
【００１５】図２（ａ）〜（ｄ）は本発明の第２の実施
例を説明するための半導体基板の断面図である。
【００１６】まず、図２（ａ）に示す様に、第１の実施
例と同様に下層のＡｌ配線２を形成した半導体基板１上
に、第１のシリコン酸化膜３Ａと、シリコン窒化膜７を
プラズマＣＶＤ法により連続して堆積する。この時、例
えばＡｌ配線２の最小スペースが８００ｎｍ，厚さが５
００ｎｍ程度の設計であれば、第１のシリコン酸化膜３
Ａの堆積膜厚を１００〜３００ｎｍ，シリコン窒化膜７
の堆積膜厚を３００〜８００ｎｍの範囲で、膜厚の和が
５００〜７００ｎｍ程度となる様な適当な膜厚で堆積す
る。続いてこのシリコン窒化膜７上に５〜１５ｃｐの比
較的低粘度のノボラック系の樹脂膜５（例えば、通常使
用されているフォトレジストを使用しても良い）を平坦
な基板に塗布した時に約５００ｎｍとなる条件で塗布す
る。
【００１７】次に図２（ｂ）に示す様に、酸素を用いる
ドライエッチング法により樹脂膜５の全面エッチングを
行なう。この時、例えばＣＯの発光波長の４５１ｎｍを
モニターすることにより、、シリコン窒化膜７が一部出
て来たところでエッチングを停止する。
【００１８】次に図２（ｃ）に示す様に、シリコン窒化
膜７に対して等方性となり、樹脂膜５とシリコン窒化膜
７のエッチング速度非が約２程度となる条件で全面エッ
チングを行なう。この時、前記樹脂膜５の全面エッチン
グと同様にＣＯの発光波長である４５１ｎｍをモニター
することにより、シリコン窒化膜７が一部出て来たとこ
ろでエッチングを停止する。
【００１９】次に図２（ｄ）に示す様に、樹脂膜５を剥
離してから、プラズマＣＶＤ法により、配線上の層間絶
縁膜として必要な膜厚となる程度に第２のシリコン酸化
膜３Ｂを堆積する。
【００２０】このように第２の実施例によれば、第１の
実施例で発生していた微小な突起６のない、より平坦な
表面を持つ層間絶縁膜を形成することができる。
【００２１】
【発明の効果】以上説明したように本発明は、相異なる
絶縁物による２層の絶縁膜上に塗布膜を形成したあと、
塗布膜と上層の絶縁膜の全面エッチングを行ない、それ
ぞれの全面エッチングで下層の絶縁膜が表面に表われる
事による終点信号を検出してエッチングを終了させるの
で、平坦化後の残膜厚を再現性良くコントロールでき
る。また上層の絶縁膜の全面エッチングにおいて絶縁膜
より塗布膜のエッチング速度が遅くなるような条件を使
用することで、塗布膜表面に残る段差形状が絶縁膜に転
写されないので、塗布膜厚をあまり厚くしなくても充分
な平坦化が行なえる。 更に、全面エッチングを行なう
エッチング量も比較的少なくてすむので、エッチング速
度のウェハ内均一性に対する余裕が多くなる。このため
十分に平坦で且つ高品質の相間絶縁膜を有する半導体装
置が得られるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための半導体
基板の断面図である。
【図２】本発明の第２の実施例を説明するための半導体
基板の断面図である。
【図３】従来の半導体装置の製造方法を説明するための
半導体基板の断面図である。
【符号の説明】
１ 半導体基板 ２ Ａｌ配線 ３Ａ 第１のシリコン酸化膜 ３Ｂ 第２のシリコン酸化膜 ４ ＢＰＳＧ膜 ５ 樹脂膜 ６ 微小突起 ７ シリコン窒化膜 １０ 絶縁膜 １１ 塗布膜 １２Ａ 第１の絶縁膜 １２Ｂ 第２の絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年７月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための半導体
基板の断面図である。
【図２】本発明の第２の実施例を説明するための半導体
基板の断面図である。
【図３】従来の半導体装置の製造方法を説明するための
半導体基板の断面図である。
【図４】従来の半導体装置の製造方法を説明するための
半導体基板の断面図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 表面に高低差が形成された半導体基板上
    に第１の絶縁膜と第１の絶縁膜と異なる材質の第２の絶
    縁膜とを順次形成する工程と、この第２の絶縁膜上に塗
    布膜を形成する工程と、この塗布膜を全面エッチングし
    第２の絶縁膜の最も高い部分を露出させる工程と、前記
    塗布膜より第２の絶縁膜のエッチング速度が大きい条件
    で全面エッチングを行い露出した前記第２の絶縁膜下の
    前記第１の絶縁膜を露出させる工程とを含むことを特徴
    とする半導体装置の製造方法。
JP3000795A 1991-01-09 1991-01-09 半導体装置の製造方法 Pending JPH0645327A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3000795A JPH0645327A (ja) 1991-01-09 1991-01-09 半導体装置の製造方法
US07/816,035 US5272115A (en) 1991-01-09 1991-12-30 Method of leveling the laminated surface of a semiconductor substrate
EP92300080A EP0494745B1 (en) 1991-01-09 1992-01-06 Method of etching and/or leveling the surface of a laminated semiconductor substrate
DE69230229T DE69230229T2 (de) 1991-01-09 1992-01-06 Verfahren für die Ätzung und/oder Einebung eines mehrschichtigen Halbleitersubstrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3000795A JPH0645327A (ja) 1991-01-09 1991-01-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0645327A true JPH0645327A (ja) 1994-02-18

Family

ID=11483617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3000795A Pending JPH0645327A (ja) 1991-01-09 1991-01-09 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5272115A (ja)
EP (1) EP0494745B1 (ja)
JP (1) JPH0645327A (ja)
DE (1) DE69230229T2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384483A (en) * 1992-02-28 1995-01-24 Sgs-Thomson Microelectronics, Inc. Planarizing glass layer spaced from via holes
JP2820187B2 (ja) * 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
US5419803A (en) * 1993-11-17 1995-05-30 Hughes Aircraft Company Method of planarizing microstructures
US5488015A (en) * 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
US5672907A (en) * 1995-03-22 1997-09-30 Nippon Steel Corporation Semiconductor device having character in BPSG film
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
KR100190048B1 (ko) * 1996-06-25 1999-06-01 윤종용 반도체 소자의 소자 분리 방법
US6115233A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region
US6395620B1 (en) * 1996-10-08 2002-05-28 Micron Technology, Inc. Method for forming a planar surface over low density field areas on a semiconductor wafer
US6108093A (en) * 1997-06-04 2000-08-22 Lsi Logic Corporation Automated inspection system for residual metal after chemical-mechanical polishing
JPH1187286A (ja) 1997-09-05 1999-03-30 Lsi Logic Corp 半導体ウエハの二段階式化学的機械的研磨方法及び装置
US6234883B1 (en) 1997-10-01 2001-05-22 Lsi Logic Corporation Method and apparatus for concurrent pad conditioning and wafer buff in chemical mechanical polishing
EP0932191A1 (en) * 1997-12-30 1999-07-28 International Business Machines Corporation Method of plasma etching doped polysilicon layers with uniform etch rates
US6531397B1 (en) 1998-01-09 2003-03-11 Lsi Logic Corporation Method and apparatus for using across wafer back pressure differentials to influence the performance of chemical mechanical polishing
US6060370A (en) 1998-06-16 2000-05-09 Lsi Logic Corporation Method for shallow trench isolations with chemical-mechanical polishing
US6268224B1 (en) 1998-06-30 2001-07-31 Lsi Logic Corporation Method and apparatus for detecting an ion-implanted polishing endpoint layer within a semiconductor wafer
US6071818A (en) 1998-06-30 2000-06-06 Lsi Logic Corporation Endpoint detection method and apparatus which utilize an endpoint polishing layer of catalyst material
US6241847B1 (en) 1998-06-30 2001-06-05 Lsi Logic Corporation Method and apparatus for detecting a polishing endpoint based upon infrared signals
US6077783A (en) * 1998-06-30 2000-06-20 Lsi Logic Corporation Method and apparatus for detecting a polishing endpoint based upon heat conducted through a semiconductor wafer
US6285035B1 (en) 1998-07-08 2001-09-04 Lsi Logic Corporation Apparatus for detecting an endpoint polishing layer of a semiconductor wafer having a wafer carrier with independent concentric sub-carriers and associated method
US6074517A (en) * 1998-07-08 2000-06-13 Lsi Logic Corporation Method and apparatus for detecting an endpoint polishing layer by transmitting infrared light signals through a semiconductor wafer
US6066266A (en) * 1998-07-08 2000-05-23 Lsi Logic Corporation In-situ chemical-mechanical polishing slurry formulation for compensation of polish pad degradation
US6080670A (en) * 1998-08-10 2000-06-27 Lsi Logic Corporation Method of detecting a polishing endpoint layer of a semiconductor wafer which includes a non-reactive reporting specie
US6201253B1 (en) 1998-10-22 2001-03-13 Lsi Logic Corporation Method and apparatus for detecting a planarized outer layer of a semiconductor wafer with a confocal optical system
US6225210B1 (en) * 1998-12-09 2001-05-01 Advanced Micro Devices, Inc. High density capping layers with improved adhesion to copper interconnects
US6121147A (en) * 1998-12-11 2000-09-19 Lsi Logic Corporation Apparatus and method of detecting a polishing endpoint layer of a semiconductor wafer which includes a metallic reporting substance
US6117779A (en) 1998-12-15 2000-09-12 Lsi Logic Corporation Endpoint detection method and apparatus which utilize a chelating agent to detect a polishing endpoint
US6528389B1 (en) 1998-12-17 2003-03-04 Lsi Logic Corporation Substrate planarization with a chemical mechanical polishing stop layer
US7751609B1 (en) 2000-04-20 2010-07-06 Lsi Logic Corporation Determination of film thickness during chemical mechanical polishing
KR100856325B1 (ko) * 2005-12-29 2008-09-03 동부일렉트로닉스 주식회사 반도체 소자의 절연막 및 그 형성 방법
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102051A (en) * 1980-12-17 1982-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPS6273723A (ja) * 1985-09-27 1987-04-04 Sumitomo Electric Ind Ltd エツチバツク法による平坦化工程終点検出方法
JPH0194623A (ja) * 1987-10-06 1989-04-13 Nec Corp 多層配線半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147433A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd エツチング装置
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
JPS61194748A (ja) * 1985-02-25 1986-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
US4752129A (en) * 1985-03-27 1988-06-21 Anritsu Corporation Wavelength modulation derivative spectrometer
JPS63107026A (ja) * 1986-10-23 1988-05-12 Tokuda Seisakusho Ltd プラズマエツチング装置
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
DE3801976A1 (de) * 1988-01-23 1989-08-03 Telefunken Electronic Gmbh Verfahren zum planarisieren von halbleiteroberflaechen
GB2216336A (en) * 1988-03-30 1989-10-04 Philips Nv Forming insulating layers on substrates
US4975141A (en) * 1990-03-30 1990-12-04 International Business Machines Corporation Laser ablation for plasma etching endpoint detection
US5169491A (en) * 1991-07-29 1992-12-08 Micron Technology, Inc. Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102051A (en) * 1980-12-17 1982-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPS6273723A (ja) * 1985-09-27 1987-04-04 Sumitomo Electric Ind Ltd エツチバツク法による平坦化工程終点検出方法
JPH0194623A (ja) * 1987-10-06 1989-04-13 Nec Corp 多層配線半導体装置の製造方法

Also Published As

Publication number Publication date
EP0494745A3 (ja) 1994-03-16
DE69230229T2 (de) 2000-02-17
EP0494745A2 (en) 1992-07-15
DE69230229D1 (de) 1999-12-09
EP0494745B1 (en) 1999-11-03
US5272115A (en) 1993-12-21

Similar Documents

Publication Publication Date Title
JPH0645327A (ja) 半導体装置の製造方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JP2716156B2 (ja) 半導体装置の製造方法
JPH0645313A (ja) 半導体装置の製造方法
JP2606315B2 (ja) 半導体装置の製造方法
JPS61206242A (ja) 半導体装置の製造方法
JPH10214892A (ja) 半導体装置の製造方法
JPS62254447A (ja) 多層構造の形成方法
KR100215913B1 (ko) 반도체소자의 금속층간평탄화방법
JPH07130740A (ja) 半導体装置の製造方法
JPH0590263A (ja) 半導体素子における多層配線の形成方法
JPH06260485A (ja) 半導体装置及び半導体装置の製造方法
JPH02151052A (ja) 半導体装置の製造方法
JPH0476920A (ja) 半導体装置の製造方法
JPH03237722A (ja) 多層配線の平坦化方法
JPH07130847A (ja) 半導体装置およびその製造方法
JPH04255227A (ja) 半導体装置製造方法
JPS60124846A (ja) 半導体装置の製造方法
JPH03257921A (ja) 半導体装置の製造方法
JPS59195846A (ja) 層間絶縁膜の形成方法
JPS5893330A (ja) 半導体装置の製造方法
JPH04299831A (ja) 半導体装置の製造方法
JPH06338500A (ja) 半導体装置の製造方法
JPH0247853A (ja) 半導体装置の製造方法
JPS61216344A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970617