JPS59195846A - 層間絶縁膜の形成方法 - Google Patents
層間絶縁膜の形成方法Info
- Publication number
- JPS59195846A JPS59195846A JP7159283A JP7159283A JPS59195846A JP S59195846 A JPS59195846 A JP S59195846A JP 7159283 A JP7159283 A JP 7159283A JP 7159283 A JP7159283 A JP 7159283A JP S59195846 A JPS59195846 A JP S59195846A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- insulating film
- etching
- layer
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この帛明は半導体装置などにおける多層配線に必要な層
間絶縁膜の形成方法に関するものである。
間絶縁膜の形成方法に関するものである。
以下半導体装置の場合を例にとって説明する。
第１図および第２図は従来方法による眉間絶縁膜の形成
状況を示す断面図で、（１）は半導体基板、（２）は半
導体基板（１）の上に形成されたアルミニウムなどの第
１層金属配線、（３）は多層配線を構成するのに必要な
酸化シリコンまたは窒化シリコンなどからなる層間絶縁
膜、（４）は眉間絶縁膜（３）に第１層の金属配線（２
）と層間絶縁膜（３）の上に形成される第２層の金属配
線との接続のための孔明け工程でマスクを構成するレジ
スト層である。第１図はレジスト層（４）が薄い場合、
第２図は厚い場合を示している。
状況を示す断面図で、（１）は半導体基板、（２）は半
導体基板（１）の上に形成されたアルミニウムなどの第
１層金属配線、（３）は多層配線を構成するのに必要な
酸化シリコンまたは窒化シリコンなどからなる層間絶縁
膜、（４）は眉間絶縁膜（３）に第１層の金属配線（２
）と層間絶縁膜（３）の上に形成される第２層の金属配
線との接続のための孔明け工程でマスクを構成するレジ
スト層である。第１図はレジスト層（４）が薄い場合、
第２図は厚い場合を示している。
第１図および第２図のいずれの場合にも、半導体基板（
１）の上に第１層の金属配線（２）が形成されており、
この第１層の金属配線（２）の厚さだけの段差を生じる
。そして、その上Ｋ層間絶縁膜（３）として酸化シリコ
ン膜または窒化シリコン膜をＣＶＤ，蒸着などで形成し
た場合、前記段差は緩和されることなく、時には更に大
きい段差を生じる。従って、その上にレジスト層（４）
を塗布形成した場合、そのレジスト層（４）が第１図に
示したように薄いときには、段差部の角の部分（５）で
層間絶縁層（３）が露出する場合があシ、レジスト層（
４〕でエッチングマスクを構成することができなくなる
。また、段差部の角の部分（５）での層間絶縁膜（３）
の露出を防止するために、第２図に示すように、レジス
ト層（４）を厚くすると、このレジスト層の微細なパタ
ーニングが不可能となク、高密度集積素子の製造が困難
となる０ 〔発明の概要〕 この発明は以上のような点に鑑みてなされたもので、眉
間絶縁層を形成するに際して、絶縁層のデポジションと
その一部のエッチング除去とを繰り返すことによって表
面の凹凸の少ない層間絶縁層を得る方法を提供するもの
である。
１）の上に第１層の金属配線（２）が形成されており、
この第１層の金属配線（２）の厚さだけの段差を生じる
。そして、その上Ｋ層間絶縁膜（３）として酸化シリコ
ン膜または窒化シリコン膜をＣＶＤ，蒸着などで形成し
た場合、前記段差は緩和されることなく、時には更に大
きい段差を生じる。従って、その上にレジスト層（４）
を塗布形成した場合、そのレジスト層（４）が第１図に
示したように薄いときには、段差部の角の部分（５）で
層間絶縁層（３）が露出する場合があシ、レジスト層（
４〕でエッチングマスクを構成することができなくなる
。また、段差部の角の部分（５）での層間絶縁膜（３）
の露出を防止するために、第２図に示すように、レジス
ト層（４）を厚くすると、このレジスト層の微細なパタ
ーニングが不可能となク、高密度集積素子の製造が困難
となる０ 〔発明の概要〕 この発明は以上のような点に鑑みてなされたもので、眉
間絶縁層を形成するに際して、絶縁層のデポジションと
その一部のエッチング除去とを繰り返すことによって表
面の凹凸の少ない層間絶縁層を得る方法を提供するもの
である。
第３図Ａ−Ｆはこの発明の一実施例の主要工程段階にお
ける状態を示す断面図で、まず、第３図Ａに示すように
、半導体基板（１）の上に所要のパターンを有する第１
層の金属配線（２）を形成し、次に、第３図Ｂに示すよ
うにその上にプラズマＣＶＤ法などで窒化シリコン膜（
３）を形成する。このとき当然、第１層の金属配線（２
）による段差に対応する凹凸が表面にできる。そこで、
次に第３図Ｃに示すように窒化シリコン膜（３）に軽く
プラズマエッチングを施す。このとき凸部のコーナ部は
エッチング速度が大きくエッチング後の窒化シリコン膜
（３ａ）の表面は少しなだらかになる。その後に第３図
Ｄに示すように再び窒化シリコン膜（３ａ）の上にプラ
ズマＣＶＤ法などで窒化シリコン膜を被着させ窒化シリ
コン膜（３ｂ）を形成する。そして、第３図Ｅに示すよ
うに軽くプラズマエッチングを施して窒化シリコン膜（
３ｃ）とし、更に、第３図Ｆに示すようにプラズマＣＶ
Ｄ法などで窒化シリコン膜を被着させ窒化シリコン膜（
３ｄ）とする。
ける状態を示す断面図で、まず、第３図Ａに示すように
、半導体基板（１）の上に所要のパターンを有する第１
層の金属配線（２）を形成し、次に、第３図Ｂに示すよ
うにその上にプラズマＣＶＤ法などで窒化シリコン膜（
３）を形成する。このとき当然、第１層の金属配線（２
）による段差に対応する凹凸が表面にできる。そこで、
次に第３図Ｃに示すように窒化シリコン膜（３）に軽く
プラズマエッチングを施す。このとき凸部のコーナ部は
エッチング速度が大きくエッチング後の窒化シリコン膜
（３ａ）の表面は少しなだらかになる。その後に第３図
Ｄに示すように再び窒化シリコン膜（３ａ）の上にプラ
ズマＣＶＤ法などで窒化シリコン膜を被着させ窒化シリ
コン膜（３ｂ）を形成する。そして、第３図Ｅに示すよ
うに軽くプラズマエッチングを施して窒化シリコン膜（
３ｃ）とし、更に、第３図Ｆに示すようにプラズマＣＶ
Ｄ法などで窒化シリコン膜を被着させ窒化シリコン膜（
３ｄ）とする。
ここで、窒化シリコンのデポジションにはモノシラン（
ＳＨ４）とアンモニア（ＮＨ３）と全プラズマ状態にし
て行ない、エッチングは０．５Ｔｏｒｒ程度の真空度で
四フッ化炭素（ＣＦ４）と酸素（ｏ２）との混合ガスで
行なう。この際、表面に凹凸があると、その凸部のコー
ナ部は平坦部Ｋ比してエッチング速度が大きく、そのコ
ーナがとがっていれば、この現象は顕著である。このよ
うにデポジションとエッチングとを交互に繰シ返すこと
によって窒化シリコン膜の表面は平坦化されることにな
る。
ＳＨ４）とアンモニア（ＮＨ３）と全プラズマ状態にし
て行ない、エッチングは０．５Ｔｏｒｒ程度の真空度で
四フッ化炭素（ＣＦ４）と酸素（ｏ２）との混合ガスで
行なう。この際、表面に凹凸があると、その凸部のコー
ナ部は平坦部Ｋ比してエッチング速度が大きく、そのコ
ーナがとがっていれば、この現象は顕著である。このよ
うにデポジションとエッチングとを交互に繰シ返すこと
によって窒化シリコン膜の表面は平坦化されることにな
る。
なお、上記実施例では絶縁膜に窒化シリコンを用いたが
酸化シリコンその他の絶縁物で構成してもよい。また、
基板も半導体に限定されるものではない。
酸化シリコンその他の絶縁物で構成してもよい。また、
基板も半導体に限定されるものではない。
以上説明したようＫ１この発明では表面に凹凸のある基
板上に層間絶縁膜を形成するに当って、絶縁膜のデポジ
ションとエッチングを交互に繰り返し行なうことによっ
て表面のなだらかな眉間絶縁膜が得られ、その上に形成
するパターンに微細なものも可能となる。
板上に層間絶縁膜を形成するに当って、絶縁膜のデポジ
ションとエッチングを交互に繰り返し行なうことによっ
て表面のなだらかな眉間絶縁膜が得られ、その上に形成
するパターンに微細なものも可能となる。
第１図および第２図は従来方法による層間絶縁膜の形成
状況を示す断面図、第３図Ａ−Ｆはこの発明の一実施例
の主要段階釦おける状態を示す断面図である。 図において、（１）は基板、（２）は第１層の金属配線
、（３），（３ａ），（３ｂ），（３ｃＬ（３ｄ）は絶
縁膜である。 なお、図中同一符号は同一または相当部分を示す。 代理人大岩増雄 ２３５一
状況を示す断面図、第３図Ａ−Ｆはこの発明の一実施例
の主要段階釦おける状態を示す断面図である。 図において、（１）は基板、（２）は第１層の金属配線
、（３），（３ａ），（３ｂ），（３ｃＬ（３ｄ）は絶
縁膜である。 なお、図中同一符号は同一または相当部分を示す。 代理人大岩増雄 ２３５一
Claims (3)
- （１）表面に第１層の配線などによる凹凸のある基板上
に絶縁膜のＣＶＤ法にょるデポジションと、このデポジ
ションで形成された上記絶縁膜の表面部のエッチングと
を交互Ｋ行なって形成することを特徴とする層間絶縁膜
の形成方法。 - （２）ＣＶＤ法にはプラズマＣＶＤ法を用い、エッチン
グは上記プラズマＣＶＤ法に用いたプラズマ装置で行な
うことを特徴とする特許請求の範囲第１項記載の層間絶
縁膜の形成方法。 - （３）ＣＶＤ法によるデポジションとエッチンクトを交
互に複数回繰り返すことを特徴とする特許請求の範囲第
１項または第２項記載の層間絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7159283A JPS59195846A (ja) | 1983-04-20 | 1983-04-20 | 層間絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7159283A JPS59195846A (ja) | 1983-04-20 | 1983-04-20 | 層間絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59195846A true JPS59195846A (ja) | 1984-11-07 |
Family
ID=13465090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7159283A Pending JPS59195846A (ja) | 1983-04-20 | 1983-04-20 | 層間絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364339A (ja) * | 1986-09-03 | 1988-03-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1983
- 1983-04-20 JP JP7159283A patent/JPS59195846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364339A (ja) * | 1986-09-03 | 1988-03-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645327A (ja) | 半導体装置の製造方法 | |
| KR0145369B1 (ko) | 반도체 장치의 제조방법 | |
| JPS59195846A (ja) | 層間絶縁膜の形成方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH04142065A (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JP3315907B2 (ja) | 半導体装置の製造方法 | |
| JPH07130741A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPH07176613A (ja) | 半導体装置の製造方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH06252141A (ja) | 半導体装置の製造方法 | |
| JPH06338500A (ja) | 半導体装置の製造方法 | |
| JPS6322067B2 (ja) | ||
| JPH043932A (ja) | 半導体装置の製造方法 | |
| JPH04352427A (ja) | 配線形成方法 | |
| JPS59127850A (ja) | 半導体装置の製造方法 | |
| JPH02281735A (ja) | 半導体装置の製造方法 | |
| JPH04171815A (ja) | 半導体装置のコンタクト孔の形成方法 | |
| JPS6395648A (ja) | 半導体装置の製造方法 | |
| JPS6326544B2 (ja) | ||
| JPH04116825A (ja) | 半導体装置の製造方法 |