JPH02281735A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、特に、微細で
高密度なＬＳＩの多層配線の形成において、凹凸のある
下地上に絶縁膜の表面を完全に平坦に形成するのに好適
な技術に関するものである。

〔従来の技術〕

高密度な集積回路を実現するためには、多層配線技術が
不可欠である。さらに、多層配線を形成するには、絶縁
膜の表面を完全に平坦化する技術の確立が急務である。

これまでにいくつかの絶縁膜の平坦化技術が考案、開発
されてきた。しかし、これまでに開発された技術は、小
さいパターン上の平坦化は可能であるが、大きいパター
ン上の平坦化を同時に行うことが不可能であり、その結
果、第４図に示すように、小さいパターン上と大きいパ
ターン上での絶縁膜の厚さが異なり１次のスルーホール
のエツチング加工時に異なる深さのスルーホールを加工
しなければならない。異なる深さをエツチング加工する
場合、浅いスルーホール底部の電極の表面にダメージを
与えることやオーバーエッチのために浅いスルーホール
にサイドエッチが入るなどプロセスとして非常に困難で
ある。

また、異なる深さのスルーホールが加工できた場合でも
、次のメタルを埋め込むプロセスは、穴の深さが異なる
ために非常に困難である。一方、大きいパターンを平坦
化するために、幾つかの平坦化法を組み合わせる方法が
考えられた。ここで、今までに考案された平坦化法につ
いて説明する。

主な平坦化法として、１）リフトオフ法、２）有機およ
び無機樹脂塗布法、３）エッチバック法、４）バイアス
スパッタ法、５）バイアスＥＣＲ（エレクトロンサイク
ロトロン　レゾナンス）法、がある。

〔発明が解決しようとする課題〕

まず、リフトオフ法では、大きいパターンはどリフトオ
フ残りが発生しやすいことおよび狭いサブミクロンの線
間にＭ、Ｉｌｉ膜を堆積できないために平坦化できない
という欠点があった。次に、樹脂塗布法とエッチバック
法では、大きいパターン上と微細なパターンが密集して
いる所では、塗布したレジストの段差が直接残るために
完全な平坦化を行うのは不可能であった。また、サブミ
クロン配線の平坦化法として考案されたバイアススパッ
タ法とバイアスＥＣＲ法は、傾斜面の方が平坦面よりも
エツチング速度が速いことを利用した平坦化法であり、
この原理だけで平坦化を行うとパターンが小さいところ
での平坦化は可能であるが、大きいパターン上での平坦
化には長時間を必要とし、スループットが遅い等の問題
があった。さらに、これらの問題を解決するために、第
５図に示すように、バイアススパッタ法とエッチバック
法との組合せを行い、完全に平坦化することが試みられ
たが、エッチバック法を使う限り、大きいパターン上と
微細なパターンが密集した所での段差を解消することは
不可能である。

以上述べたように、大きいパターン上と微細パターン上
とを両方共に完全に平坦化することはこれまでの技術で
は、不可能であった。

本発明の目的は、大きいパターン上と微細パターン上と
を両方共に完全に平坦化することを実現する半導体装置
の製造方法を提供することにある。

〔課題を解決するための手段〕

上記の課題を解決するために、本発明の半導体装置の製
造方法は、微細パターンの狭い配線間を絶縁膜で埋め込
んだ後に、平坦化されていない大きいパターン上の絶縁
膜に対して、大きいパターンよりも狭い幅の溝レジスト
パターンを形成し、この溝パターン領域の絶縁膜を下地
電極の膜厚分だけエツチング除去すると同時に、従来の
製造法にはない絶縁膜の突起を作製する工程と、次に、
大パターン上の小さい突起として残った絶縁膜上にレジ
ストの塗布を行った後にレジストと絶縁膜をエッチバッ
クし、絶縁膜の表面を平坦化すること、あるいは、エッ
チバックの代わりにレジスト塗布工程でレジストの代わ
りに樹脂を塗布して平坦化することを特徴とする。従来
の技術とは、微細パターン上および大パターン上の絶縁
膜の表面が平坦化されると同時にそれぞれの絶縁膜の膜
厚が同じになるという点で大きく異なる。

〔作用〕

本発明では、大きいパターンの電極配線上の断面が台形
状の絶縁膜をエツチングして大きい電極配線上の絶縁膜
を、微細パターンの電極配線上の絶縁膜の大きさと同じ
くらい小さくできるで、絶縁膜の表面を平坦にすること
ができる。

〔実施例〕

第１図は、本発明の第１の実施例を示すものである６第
１図（ａ）は、半導体基板１上に電極配線２を形成した
ものである。本実施例では、電極配線として、Ａ１をス
パッタ法で５ｏｏｏ人堆積し、さらに、リソグラフィ工
程とドライエッチングエ程により形成したものである。

第１図（ｂ）は、微細な配線間に絶縁膜３を埋め込むと
同時に、電極配線２上に絶縁膜３を堆積したものである
。絶縁膜３の堆積法として、ＴＥ０１を用いたＣＶＤ法
、光ＣＶＤ法、樹脂塗布法、バイアスＥＣＲ法等がある
が１本実施例では、バイアスＥＣＲ法により絶縁膜３と
して５ｉｎ２を堆積したものである。

ここで、バイアスＥＣＲ法とは、１０−５−１Ｏ−３Ｔ
　ｏｒｒの低ガス圧において電子サイクロトロン共鳴法
（共鳴条件：マイクロ波周波数２．４５Ｇ　Ｈｚ、磁場
強度８７５Ｇ　ａｕｓｓ）により膜形成に必要なプラズ
マを生成し、試料基板ホルダーにｒｆバイアスを印加し
ながら膜堆積を行う方法である。その特徴は、堆積粒子
試料基板に対して垂直に入射するために、アスペクト比
（配線の膜厚／配線間隔）の高いサブミクロン配線の狭
い線間に絶縁膜を埋め込み堆積し、さらに、平坦化を行
うことが可能である。

第３図にバイアスＥＣＲ法の優れた埋め込み特性を示す
。比較のために、スパッタリング法の埋め込み特性を示
す。図の横軸は、アスペクト比であす、８１段差の溝深
さを溝幅で割った値である。

縦軸は埋め込み比であり、溝底部でのＳｉｎ、堆積膜厚
を平坦部での堆積膜厚で割った値である。図より、スパ
ッタリング法では、アスペクト比１．０で埋め込み比０
．６程度であり、それ以上のアスペクト比では、埋め込
みを期待できないことがわかる。一方、バイアスＥＣＲ
法では、アスペクト比が３．５でも埋め込み比０．８以
上を示し、アスペクト比３．０以上の配線に対して使用
できることを示している０本実施例では、Ｓ堆積条件と
して、シランガス流量２０ｓｅｃ　ｍ、酸素ガス流量２
０ｓｅｃ　ｍ、マイクロ波パワー４００ｗ、ｒｆパワー
１００ｗのもとに。

平坦面堆積速度６００人／ｗｉｎでＳｉＯ２を約１００
００人堆積した。従って、電極配線上に台形状の絶縁膜
が残る６次に、第１図（ｃ）は、大きい配線上の台形状
の絶縁膜をエツチングする工程である。本実施例では、
レジスト４を１．０μｍ塗布したのちに、露光工程によ
り大きいパターンよりも小さく、かつ、台形状の絶縁膜
パターンよりも小さいパターンを形成したものである。

ここで、本発明の特徴として、第１図（ｃ）に示すよう
に、レジストパターンが大きくずれていてもプロセスに
おいて問題はない。従って、本発明は、正確な合ねせを
必要とするりソゲラフイエ程を必要としない大きな特徴
を有する。これまで平坦化するために、リングラフィ工
程を使ったいくつかの平坦化方法があった。第６図は、
リソグラフィ工程を使った従来の代表的な平坦化法であ
る。第６図（ａ）は。

電極配線２上に絶縁膜３を堆積し、電極配線２上の凸状
の絶縁膜５周囲にレジストパターン４をリソグラフィ工
程により形成したものである。第６図（ｂ）は、凸状の
絶縁膜５をエツチングしたものである。さらに、第６図
（ｃ）は、レジストを除去したものであり、絶縁膜表面
が平坦化されていることがわかる。しかし、本方法は、
第６図（ａ）の工程で凸状の絶縁膜の周囲に正確にレジ
ストパターンを合わせ良く形成しなければならない。仮
に、合わせが悪いと凸状の絶縁膜５以外の絶Ｒ膜がエツ
チングされ平坦化を実現できない。

一方、本発明は、厳しい合わせ精度を必要としない。第
１図（ｄ）は、大きいパターン上のＭ縁膜をエツチング
によりくり抜いた工程である。本工程は、積極的に突起
状の絶縁膜を形成するものであり、この考え方は従来の
方法にはなかったことである。絶縁膜のエツチングは、
電極配線の膜厚分だけ行う。その結果、ＡとＢの高さを
同じにすることが容易に行える特徴がある。エツチング
した後、レジストを除去することにより、大きいパター
ン上に突起状の絶縁膜５−１，５−２が残る。

本実施例のエツチングは、平行平板型エツチング装置で
行った。エツチング条件は、ＣＨＦ、＋Ｏ。

の混合ガスでガス圧５０ｍＴｏｒｒ、エラチングレー８
４００人／ｍｉ眠均−性±５．０％であり、エツチング
量は５０００人であった。第１図（ｅ）、（ｆ）は、レ
ジストを塗布した後に絶縁膜とレジスｈをエッチバック
して平坦化した工程である。本実施例では、レジストを
１．０μｍ塗布し、平行平板エツチング装置を用い、Ｃ
ＨＦ、と酸素混合ガス雰囲気でエッチバックし平坦な構
造を実現したものであり、パターン上の絶縁膜の突起は
エツチング除去され、絶縁膜の表面が完全に平坦化され
る。本発明の特徴は、第１図（ｄ）の工程で、小さな突
起パターンを積極的に作製することにより、レジストを
塗布した場合に、第５図（ｃ）の形状になることがなく
、さらに、エッチバックしても第５図（ｄ）に示すよう
に段差が生じることはない。

以上説明したよう５、本実施例では、平坦化構造を容易
に実現できる。また、マスク作製時に簡単なデータ処理
によりくりぬきパターンを作成できるので、回路設計サ
イドに負担をかけることなく半導体装置を容易に実現で
きるという特徴を有する。従って１本実施例では、（１
）リソグラフィ工程では、ラフな合わせ精度でよく、ま
た、エツチング工程も容易なため、プロセスが非常に容
易である、（２）平坦化時のａｍ膜表面の平坦性を容易
に確保できる。（３）＜りぬくためのマスクパターン作
成が容易である、等の特徴を有する。

次に、第２図に本発明の第２の実施例を示す。

第２の実施例の、第２図（ａ）から（ｄ）までは。

第１図（ａ）から（ｄ）までの工程と同じである。

第２図（ｅ）は、樹脂を回転塗布し、ベーキングし平坦
化をおこなったものである。本実施例では、ポリイミド
を塗布し３００℃でベーキングして平坦化した。本発明
の特徴は、樹脂を塗布した時に絶縁膜の表面のパターン
において大きいパターンがなく小さいパターンのみであ
るため塗布した表面に段差が生じることなく平坦化を実
現できる。

〔発明の効果〕

以上説明したように、本発明は、大パターンも微細パタ
ーンもすべてのパターンを平坦化することができ、以下
の利点がある３ ■プロセスにおいて、容易にくりぬきパターンを作製す
ることができ、従来の制約条件の厳しいプロセスと違っ
て安定したプセスを実行できる。

■くりぬきパターンのマスクは、データ変換のみでよく
、禁止ルールが極めて緩いので回路設計サイドに対する
負荷が少ない。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は、本発明の半導体装置の製造方
法の第１の実施例を示す工程断面図、第２図（ａ）〜（
ｅ）は、本発明の半導体装置の製造方法の第２の実施例
を示す工程断面図、第３図は、バイアスＥＣＲ法のＳｉ
ｏ２埋め込み特性を示す図、第４図は、大きいパターン
を平坦化できないを示す従来方法の例を示す断面図、第
５図（ａ）〜（ｄ）、および第６図（ａ）〜（ｃ）は、
それぞれ従来の平坦化法の例を示す工程断面図である。 １・・・半導体基板　　　　２・・・電極配線３・・・
絶縁膜　　　　　　４・・・レジスト５．５−１．５−
２・・・突起状の絶縁膜６・・・樹脂 理めシ！みνヒ　（ｂｌｏｌ 特許出願人　日本電信電話株式会社 代理人弁理士　中　村　純　之　助

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に電極配線を形成する工程と、該電極
   配線上に絶縁膜を堆積する工程と、該絶縁膜上にレジス
   トを塗布し、ホトリソグラフィ工程により大きいパター
   ンの上記電極配線上の断面が台形状の上記絶縁膜上に当
   該絶縁膜の幅より小さな幅の溝レジストパターンを形成
   する工程と、該溝レジストパターンを有するレジストを
   マスクとして上記絶縁膜をエッチングした後、該レジス
   トを除去する工程と、上記電極配線上に残った凸状の上
   記絶縁膜上にレジストを塗布する工程と、該レジストと
   上記絶縁膜とをエッチングする工程とを有することを特
   徴とする半導体装置の製造方法。 ２、半導体基板上に電極配線を形成する工程と、該電極
   配線上に第１の絶縁膜を堆積する工程と、該絶縁膜上に
   レジストを塗布し、ホトリソグラフィ工程により大きい
   パターンの上記電極配線上の断面が台形状の上記絶縁膜
   上に当該絶縁膜の幅より小さな幅の溝レジストパターン
   を形成する工程と、該溝レジストパターンを有するレジ
   ストをマスクとして上記絶縁膜をエッチングした後、該
   レジストを除去する工程と、上記電極配線上に残った凸
   状の上記絶縁膜上に第２の絶縁膜として樹脂を塗布する
   工程とを有することを特徴とする半導体装置の製造方法
   。