JPS58197846A - 多層配線構造体の製造方法 - Google Patents

多層配線構造体の製造方法

Info

Publication number
JPS58197846A
JPS58197846A JP8016582A JP8016582A JPS58197846A JP S58197846 A JPS58197846 A JP S58197846A JP 8016582 A JP8016582 A JP 8016582A JP 8016582 A JP8016582 A JP 8016582A JP S58197846 A JPS58197846 A JP S58197846A
Authority
JP
Japan
Prior art keywords
film
photolithography
conductor layer
layer
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8016582A
Other languages
English (en)
Inventor
Ken Ogura
謙 小椋
Toshiaki Koikeda
小池田 敏晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8016582A priority Critical patent/JPS58197846A/ja
Publication of JPS58197846A publication Critical patent/JPS58197846A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体集積回路に適用される配線構造体が
2NII以上に及ぶ多層配線構造体の製造方法に関する
従来の半導休業S回路における金属を代*aされる導体
配線の製造方法の従来例を第1図(a)ない1 # t
 aIIlt、rv t−h eta+ふ−rれちの蓋
1組ム)秀いし第1図(e)におけるlは、ダイオード
、トランジスタなどの素子が作り込まれたシリコン半導
体基板であり、このシリコン半導体基板l上に第1図(
1)のように保膜膜として所定の位置に素子と接続する
ための窓を有する二酸化シリコン膜2を形成する5 上記トランジスタ、ダイオード、抵抗などの素子領域が
作り込まれているシリコン牛導体基板1位たとえば次の
ごときものが広く知られている。
すなわちNドナー形単結晶シリコン基板とこの上にエピ
タキシャル成長したドナー(N)形単結晶層とこのエピ
タキシャル成長層中に形成されたトランジスタやダイオ
ードおよび抵抗などの回路成分からなる。
これらの(ロ)路成分は、アクセプタ(P)形不純物の
拡散によって形成された抵抗やダイオード、N形エミッ
タ領域、P形ペース領域、コレクタ領域を有するトラン
ジスタなどである。
さらに、前記の回路成分とエピタキシャル層の上面には
、公知方法である二酸化シリコンあるいは窒化シリコン
などの不活性膜よりなる保護膜が被膜されており、この
二酸化シリコン膜2あるいは窒化シリコン膜に所望の前
記回路素子部と接続するための開口部21が第1図(b
)に示すように設けられている。
シリコン半導体基板1上に二酸化シリコン脱2を形成し
た半導体基板上に、第1図(ト))K示すように、導体
金属を蒸着して二酸化シリコンl[I2+−に全面に金
楓被1Kを堆積し、これに通常ホトリング2フイ方法に
より不要部分の金属膜を除去し、所望の配線)4ターン
3を得る。
その彼、前記半導体基板に/リイミド前駆体溶液を塗布
加熱し第1図(e)のように/ リイミド膜4を設はホ
トリンダ2フイにより前記金属被膜による配線パターン
3と接続するための開口部4aが設けられる(第1図(
d))。
次いで、再び金属被膜を蒸着し、第1図(e)のように
、第2図金属配線5が設けられる。これらの方法は特公
昭51−31185号公報を代表とする一連の公報に詳
細に述べられている。前記特公昭51−31185号公
報におけるプリイミド膜を多層配置!lIK応用するこ
とは、集積回路基板段差を平坦化するのに優れた方法で
あるが下記に示すような特性を有する。
(1) プリイミド膜中に可動Naイオンを含む場合が
ある。
(21プリイミド膜は吸湿性がある。
これらの/ 1フイミド膜の特性は金属膜Iw(大抵t
−1At)とNaイオンとが反応して全綱配線を腐蝕さ
せることが多く、信頼性上極めて重大なる問題を有して
いる。
また、ポリイミド膜の開口部形成が極めて困難であり、
開口部t4ターン寸法が微細になるにつれてますます困
難となり、集積回路の歩留の低下の一因となる重大なる
欠点を有している。
この発明は、上記従来の欠点を除去するためになされた
もので、段差が少なくなると同時に可動イオンの移動を
防止するとともに、LSI多層配  □線に利用するこ
とができる多層配置!8iw8導を提供することを目的
とする。
以下、この発明の多層配置!il構造体の製造方法の実
施例について図面に基づき説明するが、実施例の具体的
な説明に先立ち、まず、この発明の概要から述べること
にする。
この発明は、従来使用されているリンを含有した二酸化
シリコン@(PSG)とポリイきドを代表する高耐熱性
樹脂とを複合した中間絶縁膜を用い、この複合中間絶縁
膜は、下層にはリンを含有した二酸化シリコン膜とし、
上層膜として熱硬化性樹脂を設ける、この複合中間絶縁
膜によシ下層膜であるリンを含有した二酸化シリコン膜
は可動イオンの移動を防止し、上層耐熱性樹脂は配線構
造体の段差形状をゆるやかにし、各金属配線間の接続向
上を行なわせ、従来の製造方法の欠点を著るしく改善さ
せるものである。
以上述べたこの発明の概要をよりよく理解するために以
下第2図C&)ないし第2図げ)Kよりこの発明の実施
例を畦しく説明する。
第2図(a) において、シリコン半導体基板ll上に
シリコン酸化膜12を形成し、第14体層としてAtに
21681を含有し友金属を用い、周知のホljソ法に
よって所定の配ti!パターンを有する第1導体Nl1
13を第2図(b)に示すように形成する。
次いで、第2図(c)K示すように、リンを含有する二
酸化シリコン膜(PSG)t−化学的気相成長法(Cv
D)によシ堆積層14を得、さらに第21葎)K示すよ
うに所定パターンをホトリソによシ得ることKよシ、開
口部分14a?形成する。
次に、#!2図(e)に示すように、ポリイミド前駆体
溶液を塗布し100〜400℃の温度で空気中ま九は不
活性ガス中で加熱し、およそ5000〜aooooXの
厚さの熱硬化性樹脂膜としてのポリイミド[115を形
成し、ホトリソにより前記開口部分14mを再び開口す
る酊2図(f)。
しかる彼、第2図(f)に示すように、第2導体層16
としてアル建ニュームを厚さおよそ10000^堆積し
、ホトリソにより所定/母ターン16を形成する。
以上WR明したようにこの第1の実施例では第2階導体
と#!3層導体との間の中間?5縁膜をPSGとポリイ
ミドの複合膜としている逢め、PSGの膜厚をPSG単
体で剛いるより薄くできることKより段差の軽減により
hto開口部側壁部段切れが着るしく軽減すると同時に
、可動イオンの防止の役目も有している。
さら[、/IJイオド膜形成以前KP8GIl開口部を
高精度に形成しているため、その故のポリイiド膜の開
口部の/fターン形成はゆるやかでょ匹という利点を有
する。
また、/ IJイミド樹脂などの熱硬化性樹脂の堆積に
よシ、前記のリンを含有する二酸化シリコン膜上の表面
の凸が著しく軽減され、第2層導体層の配5Ilt造体
のW′r線が生ぜず、何ら支障なく多層配線構造体を形
成できる利点がある。
なお、第2図においてシリコン半導体基板11にハイブ
リッドLSI用のセラミックの配線基板を用い以下上記
実施例に記載の工程の通り処理した。その結果モノリシ
ックLSIの多層配線のみならず、ハイブリッドLSI
の配線基板に4何ら支障なく効果のあることをH認した
以上のように、この発明の多層配!!i!構造体の製造
方法によれば、リンを含有した二酸化シリコン験と熱硬
化性樹脂とを複合した中間絶縁膜を形成するようにした
ので、リンを含有した2@化シリコン膜を従来よシ薄く
形成できる。
これにともない、配線構造体の段差が少なくと同時に、
可動イオンの移動を防止するために、高耐熱性樹脂はイ
オンを含有した二酸化シリコン上の段差を著しく軽減で
きる友め、LSI多層配線に利用することができる利点
を有する。
【図面の簡単な説明】
第1図(a)ないしtK1図(・)はそれぞれ従来の多
層配lIi!4II造体の製造方法の工程説明図、第2
図(a)ないし第2図(f)はそれぞれこの発明の多層
錠IMm造体の製造方法の一実施例の工程説明図である
。 11・・・シリコン半導体基板、12・・・シリコン酸
化膜、13・・・第111導体層、14・・・堆積層、
15・・・4リイミド膜、16・・・第2層導体層。 
      1111 オ 21I 手続補正書 昭和57年1)月−3日 特許庁長官 若杉和夫 殿 1、事件の表示 昭和57年特 許 願第 80165   号2、発明
の名称 多階配線構造体の製造方法 3、補正をする者 事件との関係     特 軒 出願人(OSI)沖電
虱工業株式会社 4、代理人 5、補正命令の日付  昭和  年  月  日(自発
)6、補正の対象 明細書の発明の詳細なIts!明の欄

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に絶縁膜を介して所定の配線パターンを有
    する第1Ill導体層を形成する1朽;と、上記第1層
    導体層上にリンを含有した二酸化シリコン膜を形成する
    とともKこのリンを含有した二酸化シリコン膜と熱硬化
    性樹脂とを複合した複合中間絶縁膜を形成する工程と、
    この複合中間絶縁膜の形成後上記第11導体層に接続可
    能なようKこの複合中間絶縁膜上に第241導体層を形
    成する工程とよシなる多層配線構造体の製造方法。
JP8016582A 1982-05-14 1982-05-14 多層配線構造体の製造方法 Pending JPS58197846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8016582A JPS58197846A (ja) 1982-05-14 1982-05-14 多層配線構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8016582A JPS58197846A (ja) 1982-05-14 1982-05-14 多層配線構造体の製造方法

Publications (1)

Publication Number Publication Date
JPS58197846A true JPS58197846A (ja) 1983-11-17

Family

ID=13710702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8016582A Pending JPS58197846A (ja) 1982-05-14 1982-05-14 多層配線構造体の製造方法

Country Status (1)

Country Link
JP (1) JPS58197846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281735A (ja) * 1989-04-24 1990-11-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5258384A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Formation of high molecular resin film
JPS56118334A (en) * 1980-02-22 1981-09-17 Fujitsu Ltd Semiconductor device
JPS56161655A (en) * 1980-05-16 1981-12-12 Hitachi Ltd Multilayer aluminum wiring for semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5258384A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Formation of high molecular resin film
JPS56118334A (en) * 1980-02-22 1981-09-17 Fujitsu Ltd Semiconductor device
JPS56161655A (en) * 1980-05-16 1981-12-12 Hitachi Ltd Multilayer aluminum wiring for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281735A (ja) * 1989-04-24 1990-11-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS6039866A (ja) 集積半導体回路
JPH0563011B2 (ja)
JPH05504867A (ja) 集積回路の製造にモリブデン・プラグを使用するプロセス強化
JPS6025895B2 (ja) 半導体装置の製造方法
JPS58197846A (ja) 多層配線構造体の製造方法
JPS60115221A (ja) 半導体装置の製造方法
JPH0691160B2 (ja) 多層配線の形成方法
JPS58197848A (ja) 多層配線構造体の製造方法
JPS58197847A (ja) 多層配線構造体の製造方法
US3647663A (en) Method of forming a composite insulating layer
US3605256A (en) Method of manufacturing a transistor and transistor manufactured by this method
JPS63192239A (ja) 半導体装置の製造方法
JPH0611045B2 (ja) 多層配線の製造方法
JPS5851433B2 (ja) 横形電界効果トランジスタの製造方法
JP2799731B2 (ja) 半導体装置の製造方法
JPS5931216B2 (ja) 半導体装置の製造方法
JPS6136382B2 (ja)
JPS6195554A (ja) マイクロ波モノリシック回路及びその製造方法
JPS62239551A (ja) 半導体装置
JPS61256718A (ja) 半導体集積回路装置の製造方法
JPS61276235A (ja) 半導体装置の製造方法
KR950015606A (ko) 반도체 소자의 금속배선 형성방법
JPH03237744A (ja) 半導体装置の製造方法
JPS58134428A (ja) 半導体装置の製造方法
JPS6220351A (ja) 半導体装置