JPH05504867A - 集積回路の製造にモリブデン・プラグを使用するプロセス強化 - Google Patents
集積回路の製造にモリブデン・プラグを使用するプロセス強化Info
- Publication number
- JPH05504867A JPH05504867A JP2515852A JP51585290A JPH05504867A JP H05504867 A JPH05504867 A JP H05504867A JP 2515852 A JP2515852 A JP 2515852A JP 51585290 A JP51585290 A JP 51585290A JP H05504867 A JPH05504867 A JP H05504867A
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum
- thin film
- film resistor
- interconnect
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 38
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 title claims description 30
- 229910052750 molybdenum Inorganic materials 0.000 title claims description 30
- 239000011733 molybdenum Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000008569 process Effects 0.000 title description 21
- 239000010409 thin film Substances 0.000 claims description 60
- 238000005530 etching Methods 0.000 claims description 41
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- 238000001465 metallisation Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 238000005253 cladding Methods 0.000 claims description 4
- 238000005275 alloying Methods 0.000 claims 4
- 230000008021 deposition Effects 0.000 claims 1
- 241001279686 Allium moly Species 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 238000000637 aluminium metallisation Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 moryl aluminum Chemical compound 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/136—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Supercharger (AREA)
- Structures Of Non-Positive Displacement Pumps (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
の１゛にモ１ブー゛ン・プーグ るプロセス会所■宜量
この発明は、半導体集積装置に関し、特に、本発明はそり・プラグ（ｍｏｌｙｐ
ｌｕｇｓ ）にモリブデン・インターフェース層の使用を通してのプロセス強化
に関する。
高温相互接続構造における耐火性金属の使用は公知であり、例えば米国特許第４
．１５２，８２３号、同第４，２６５，９３５号、及び同第４．０４２，９５３
号を参照されたい、その全てが、高温耐火性金属接点組立体及び多層相互接続構
造についてのものである。
これらの特許においては、シリコンの外側層と、モリブデンなどの耐火性材料の
コア材料とを有するサンドインチ構造が相互接続ラインとして使われる。
薄膜抵抗器技術では、該抵抗器上のアルミニウム接点の高温処理に起因して処理
上の困難がある。一般的には、薄膜抵抗器は、シリコン、クロム、炭素、及び硼
素のスパッタリングされた混合物から成る。薄膜抵抗器は非常に精密な値を存す
るけれども、温度循環に起因して接触抵抗に不均一性が生じることがある。これ
は、所望の抵抗値を確立して、回路及びパッケージを密封するのにレーザー・ト
リミングを使用する場合に特に問題となる。
本発明は、薄膜抵抗器と半導体拡散績域とが、高温処理に敏感なアルミニウムな
どの金属で相互に接続される様になっている、半導体集積回路の強化された処理
に向けられている。
主叫生概要
本発明の目的は、アルミニウム・メタライゼーシヨンと薄膜抵抗器との間の不均
一接触抵抗の問題を克服するプロセスである。
本発明の他の目的は、プロセス変数としての接触抵抗を無くすることによって優
秀で且つ反復可能な整合を与えるプロセスである。
本発明の他の目的は、温度可変の接触抵抗をなるべく小さくすることによって薄
膜抵抗器の温度安定特性を改善することである。
本発明の他の目的は、完成した回路の気密包装時の高温処理である。
本発明の他の目的は、該抵抗器の性能を劣化させることなく薄膜抵抗器をレーザ
ー・トリミングすることを可能にする製造プロセス及び構造である。
本発明の特徴は、単純であって、金属ゲート、シリコン・ゲート、又１よ耐火ゲ
ートを使用するバイポーラ、ＰＭＯ３、及びＮＭＯ３，ＣＭＯ３、及びバイｃｊ
ｏｓを含む如何なる半導体集積回路プロセスにも容易に統合することの出来る、
モリブデン接点又はモリ・プラグ・プロセスである。
本発明の他の特徴によれば、このモリ・プラグ・プロセスを同時に又は別々に使
って集積回路内にシリコン及び／又は拡散領域への接点を形成することが出来る
。アルミニウム・メタライゼーシヨンとシリコン拡散領域との間に障壁を設ける
ことによって、得られる接点は、より安定で均一で低抵抗であって、アルミニウ
ム・メタライゼーシヨンを有する製品を６００℃の高さの温度にさらすことを可
能にする。
本発明と、その目的及び特徴は、以下の説明と添付のクレームとを図面と共に考
察すれば、より明らかとなろう。
区皿史簡単久説五
図１は、本発明による多レベル相互接続及び接点を示す集積回路の一部の断面図
である。
図２は、本発明の一実施例による頂部シリコン層を有するａｌｌ！抵抗器上のそ
り・プラグの断面図である。
図３は、本発明の他の実施例による頂部シリコン層を有する薄膜抵抗器上のモリ
・プラグ接点の断面図である。
図４は、本発明の他の実施例を示す集積回路の一部の断面図である。
図５は、本発明によるモリルアルミニウム・クラッド相互接続の断面図である。
夾施斑ｑ庇槻笠説労
本発明によるモリ・プラグの使用は、熱的に安定な障壁を通してアルミニウムが
他の相互接続、拡散領域又はゲート、薄膜抵抗器と接触することを可能にする。
該プロセスは、モリを相互接続として、且つ障壁プラグとして使って他のレベル
の相互接続を同時形成することを可能にする。更に、このそり・プラグ・プロセ
スは、そりの接点をストラップとして許すことによって拡散領域を相互接続とし
て用いることを可能にする。よって、アルミニウムからモリへ、拡散領域へのス
トラップを容易に作ることが出来る。また、相互接続（アルミニウム、ポリシリ
コン、ポリ珪化物又は耐火金属）と該拡散領域との間の障壁としてモリを使って
２個以上のレヘルの相互接続を該拡散領域と接触させることが出来る。モリ・プ
ラグ・プロセスを種々の相互接続レベル間のストラップとして使うことによって
、該モリ・プラグ・プロセスを使って冶金的に相互作用するかも知れない二つの
似ていない相互接続にストラップをつけて、相互に電気的に結合させることが出
来る。
ここで図面を参照すると、図１は種々の回路要素の間に多レベル相互接続及び接
点を形成する一般的プロセス方式を示す集積回路の一部分の断面図である。この
実施例ではシリコン基板ｌＯは、その表面に拡散領域１０を有する。この表面に
酸化ケイ素層１４と窒化ケイ素層１６．１８とが形成されている。厚い酸化物層
２０が窒化物層の上に形成されており、酸化物層２０上にＩｌｌ抵抗器２２と複
数のアルミニウム接点２４．２６．２８、及び３０とが形成されている。窒化物
層３２と酸化物層３４とは、該構造の頂部に形成されている。
該構造のセクション１において、モＩＪ １層３６とモリ２層３８とは薄い窒化
物層によって分離されてコンデンサとして機能する。該回路のセクション２にお
いて、そり１層とそり２層とは、アルミニウム接点２６を拡散領域１２から分離
するプラグを形成する。
該回路のセクション３において、そり１層は、接点２日及び３Ｑを薄膜抵抗器２
２の対向端部から分離する。
最後に、セクシヨン４においてモリ１層とモリ２層とは、−緒に又は別々に接点
として使われることが出来る。
図２及び図３は、図１に示されているａｍ抵抗器への２個のそり・プラグ接点を
示す断面図である０図２において、そり・プラグ４０は、１ｌＩＩ！！！！抵抗
器４２に直接接触して、上に存在するアルミニウム相互接続ライン４４を該薄膜
抵抗器から分離する。
図３において薄膜抵抗器４２は表面にシリコンの薄い層４６を有し、これはモリ
・プラグ４０に係合していて、アルミニウム層４４はプラグ４０によってシリコ
ン層４６から分離されている。
次に、アルミニウム・メタライゼーシヨンと薄膜抵抗器との間にそり・プラグ障
壁を作るプロセスの例を三つ示す。
ニアルミニウム・メ −イゼーンヨンと との日の のノｙＩＷＡ抵抗器までの
基本ＩＣ処理
薄膜抵抗器をスパッタリング付着させる（抵抗器の上のシリコンの厚みはＯから
５０００Ａまでの間でいろいろである）Ｉ膜抵抗器パターン／エツチング
絶縁体を付着させる（後の処理を通して薄膜抵抗器を電気的に絶縁させて保護す
るため）
薄膜抵抗器焼き鈍しく４００Ｃ−１０００ｃ）抵抗器接点を切る（他のすべての
接点は閉じられる）そりを付着させる（２０〜２０，０ＯＯＡの範囲にわたって
変化するそり厚みを使用出来る）
そり・プラグ・マスク／エツチング
接点マスク・エツチング（他の全ての接点−シリコン、ゲート、を開く）メタラ
イゼーション（ｉ又はＡｌ：Ｓｉ又はＡｌ４：Ｓｉ：Ｃｕ）を付着させる
金属パターン／エツチング
合金（）（２中で４００〜６００ Ｃ）パッシベーション（付着／パターン／エ
ツチング）完成ＩＣウェーハ
２ニアルミニウム・メタライゼーションと とのＨの のノ ：プロセス・ノー
ンス ＩＡ
薄膜抵抗器までの基本ＩＣ処理
ｙＩ薄膜抵抗器スパッタリング付着させる（抵抗器の上のシリコンの厚みは０か
ら５０００Ａまでの間でいろいろである）ｆｉｔ膜抵抗器パターン／エツチング
絶縁体を付着させる（後の処理を通して薄膜抵抗器を電気的に絶縁させて保護す
るため）
薄膜抵抗器焼き鈍しく４００ Ｃ〜１００ＯＣ）抵抗器接点を切る（他のすべて
の接点は閉しられる）モリを付着させる（２０〜２０，０ＯＯＡの範囲にわたっ
て変化するモリ厚みを使用出来る）
そり焼き鈍しく４００ Ｃ〜１０００ Ｃ） −モリを抵抗器接点に形成するそ
り・プラグ・マスク／エツチング
接点マスク／エツチングモリの全ての接点−ノリコン、ゲート、を開く）メタラ
イゼーション（Ａｌ又はＡｌ４ ： Ｓｉ又はＡｌ４：Ｓｉ：Ｃｕ）を付着させ
る
金属パターン／エツチング
合金（Ｈ２中で４００〜６００Ｃ）
パッシベーション（付着／パターン／エッチツク）完成ｒＣウェーハ
３ニアルミニウム・メ −イゼーシーンと とのａの の／ ：プロセス・シー
ンス ＩＢ
薄膜抵抗器までの基本ＩＣ処理
薄膜抵抗器をスパッタリング付着させる（抵抗器の上のシリコンの厚みは０から
５０００Ａまでの間でいろいろである）薄膜抵抗器パターン／エツチング
絶縁体を付着させる（後の処理を通して薄膜抵抗器を電気的に絶縁させて保護す
るため）
ＰＩｌ！！抵抗器焼き鈍しく４００Ｃ−１０００ｃ）抵抗器接点を切る（他のす
べての接点は閉しられるンそりを付着させる（２０〜２０．０ＯＯＡの範囲にわ
たって変化するモリ厚みを使用出来る）
そり・プラグ・マスク／エツチング
モリ焼き鈍しく４００ Ｃ〜６００ Ｃ）−モリを抵抗器接点に形成する接点マ
スク／エンチング（他の全ての接点−シリコン、ゲート、を開く）メタライゼー
ション（Ａｌ又はＡＬ ： Ｓｉ又はＡｌ：Ｓｉ：Ｃｕ）を付着させる
金属パターン／エツチング
合金（Ｈ２中で４００〜６００ Ｃ）
パッシベーション（付着／パターン／エツチング）完成ＩＣウェーハ
図４は、他の集積回路の一部分の断面図であり、この場合にはそり・プラグ・プ
ロセスは能動素子（例えば、バイポーラ、ＮＭＯ３，ＰＭＯ３，ＣＭＯ３など）
と共に用いられている。この実施例で：：、ソース５０及びドレン５２はノリコ
ン基板５４の表面に作られており、このソース領域及びドレン領域の上に酸化物
層５６及び窒化物層５８がある。モリ・ゲート接点６０が窒化物層５日の表面上
に形成されており、モリ・ゲート６０と、上のアルミニウム接点６４とをモリ・
プラグ６２が分離している。同様に、モリ・プラグ６６はドレン・アルミニウム
接点６８とドレン領域５２とを分離している。
コンデンサがそり層７０と、上のアルミニウム接点７２とにより形成されており
、窒化物層５８がモリ・プラグ７４と共にその間にある。
最後に、薄膜抵抗器８０はアルミニウム接点８６及び８日をそれぞれ分離するモ
リ・プラグ接点８２及び８４を有する。
次に、図４に示されているモリ・プラグを使って種々の回路を作るプロセスの例
を示す。
ｌ： アルミニウム・メ −イゼーションと ての 占との口の の！ ＝ａｌ
ｌｌ！抵抗器までの基本ＩＣ処理
薄膜抵抗器をスパッタリング付着させる（抵抗器の上のシリコンの厚みはＯから
５０００Ａまでの間でいろいろである）薄膜抵抗器パターン／エツチング
絶縁体を付着させる（後の処理を通して薄膜抵抗器を電気的に絶縁させて保護す
るため）
薄膜抵抗器焼き鈍しく４００Ｃ−１０００ｃ）抵抗器接点を切る
接点を切る（能動素子）
コンデンサ接点を切る
モリを付着させる
そり・プラグ・パターン／エツチング
メタライゼーション（ＡＮまたはＡｌ４ ： Ｓｉ又ははＡｆｆｉ：Ｓｉ：Ｃｕ
）を付着させる
金属パターン／エツチング
合金（Ｈ２中で４００／６００ Ｃ）
パッシベーション（付着／パターン／エツチング）完成ＩＣウェーハ
薄膜抵抗器までの基本ＩＣ処理
薄膜抵抗器をスパッタリング付着させる（抵抗器の上のシリコンの厚みは０から
５０００Ａまでの間でいろいろである）薄膜抵抗器パターン／エツチング
絶縁体を付着させる（後の処理を通して薄膜抵抗器を電気的に絶縁させて保護す
るため）
薄膜抵抗器焼き鈍しく４００Ｃ〜ｌ ＯＯＯＣ”）抵抗器接点を切る
接点を切る（能動素子）
コンデンサ接点を切る
そりを付着させる
そり焼き鈍しく４００Ｃ〜１００ＯＣ）−低抵抗接点を形成するモリ・プラグ・
パターン／エツチング
メタライゼーション（Ａ２またはＡｎ ： Ｓｉ又はＡｆ！：Ｓｉ：Ｃｕ）を付
着させる
金属パターン／エンチング
合金（Ｈ２中で４００／６００ Ｃ）
パッシベーション（付着／パターン／エツチング）薄膜抵抗器までの基本ＩＣ処
理
薄膜抵抗器をスパッタリング付着させる（抵抗器の上のシリコンの厚みはＯがら
５０００Ａまでの間でいろいろである）薄膜抵抗器パターン／エツチング
絶縁体を付着させる（後の処理を通してｆｆｌ！抵抗器を電気的に絶縁させて保
護するため）
清１１Ｅ抗器焼き鈍しく４００Ｃ〜１０００Ｃ）抵抗器接点を切る
接点を切る（能動素子）
コンデンサ接点を切る
モリを付着させる
そり・プラグ・パターン／エツチング
そり焼き鈍しく４００ Ｃ〜１００ＯＣ）−低抵抗接点を形成するメタライゼー
ション（ＡｆまたはＡｌ：Ｓｉ又はＡｊ！：Ｓｉ：Ｃｕ）を付着させる
金属パターン／エツチング
合金（Ｈ２中で４００／６００ Ｃ）
パフシベーシッン付看／パターン／エツチング完成夏Ｃウェーハ
４： クーード・そり アルミニウム・メ −イゼーンッン Ｉ し、西にアル
ミニウムと ての 占との日に ・ る：薄膜抵抗器までの基本ＩＣ処理
薄膜抵抗器をスパッタリング付着させる（抵抗器の上のシリコンの厚みは０から
５０００Ａまでの間でいろいろである）薄膜抵抗器パターン／エツチング
絶縁体を付着させる（後の処理を通して薄膜抵抗器を電気的に絶縁させて保護す
るため）
抵抗器接点を切る
接点を切る（能動素子）
コンデンサ接点を切る
モリを付着させる
モリ焼き鈍しく４００ Ｃ〜１００ＯＣ）−低抵抗接点を形成するメタライゼー
ション（ＡｆまたはＡｊ！ ： Ｓｉ又はＡ１：ＳＩ ：Ｃｕ）を付着させる
金属パターン
金属／モリをエツチング
合金（Ｈ，中で４００／６００Ｃ）
バッソベーシロン（付着／パターン／エツチング）完成ＩＣウェーハ
５； アルミニウム・メ −イゼーンランと丑に 占１にモａノゑ：
能動素子までの基本ＩＣ処理
接点を切る（能動素子）
コンデンサ接点を切る
モリを付着させる
そり焼き鈍しく４００Ｃ〜１０００’Ｃ）−低抵抗接点を形成するメタライゼー
ション（ｌまたはＡｊ！：Ｓｉ又はＡｊ！：Ｓｉ：Ｃｕ）を付着させる
金属パターン
金属／モリをエツチング
合金（Ｈ２中で４００／６００ Ｃ’）バノシベーンヨン（付着／パターン／エ
ツチング）完成ＩＣウェーハ
図５は、本発明の他の実施例によるモリブデン−アルミニウム・クランド相互接
続ライン接点を示す断面図である。アルミニウム層９０（又は他の適当な金属層
）がそり層９２の上に形成され、その後に、該相互接続と接点構造を形成するた
めに両方の層が選択的にエツチングされる。
製造中及び製造後の温度安定性が向上した、半導体集積回路の製造における０蜆
なプロセスを説明した。在来の技術を用いる同等のプロセス・シーケンス！、：
８いて集積回路の種々の回路構成要素にそり・プラグを使用出来る。該回路のレ
ーザー・トリミング及び密封の際の温度安定性の他に、シリコン及び／又は拡散
領域への接点を形成するためにモリ・プラグ・プロセスを同時に又は別々に使用
することが出来る。その結果として、低接触抵抗を有する安定で均一な接点が得
られる０回路性能の有害な劣化を生じることなく、アルミニウム・メタライゼー
ションを有する製品を６００°Ｃの高さの温度にさらすことが出来る。処理中に
珪化物を形成するモリ・プラグによって、より低いソース／ドレン又は拡散抵抗
が促進される。クラッド・メタライゼーションを採用することが出来るが、この
場合には最初にウェーハを横切ってそりをスパッタリングし、次にアルミニウム
・メタライゼーションをスパッタリングすることによってモリ障壁が形成される
。アルミニウム及びモリを順次に選択的にエツチングして、うエーハ全体にわた
って、モリをアルミニウムと全接点との間の障壁として、アルミニウム及びそり
相互接続のクラッド・パターンを残すことが出来る。
ここで使うとき、ｒモリブデンｊ及び「モリｊは、純粋な元素と共に、この元素
と、半導体産業において知られている他の材料との合金をも含む。
よって、特別の実施例及びアプリケージ町ンを参照して本発明を説明したけれど
も、この説明は発明の例を示すものであって、発明を限定するものと解されては
ならない、当業者は、付属の請求項において定義されている発明の範囲から逸脱
することなく種々の変形及びアプリケーシヨンに想到するであろう。
国際調査報告
Claims (15)
- １．少なくとも一つの薄膜抵抗器を有する集積回路の製造において、該薄膜抵抗 器を他の回路構成要素と相互に接続する方法であって、中に回路構成要素が形成 された半導体基板を設け、前記基板の主面上に薄膜抵抗器を形成し、絶縁層を前 記薄膜抵抗器上に付着させ、前記薄膜抵抗器を焼き鈍し、 前記絶縁層を通して前記薄膜抵抗器への接点開口部を形成し、前記半導体基板及 び前記薄膜抵抗器の上にモリブデンを付着させ、前記モリブデンを選択的にエッ チングしてモリブデン・プラグを前記接点開口部に画定し、 相互接続メタライゼーションを前記半導体基板、前記絶縁層、及び前記モリブデ ン・プラグの上に付着させ、 前記相互接続メタライゼーションを選択的にエッチングして相互接続パターンを 画定し、 前記半導体基板を合金化するステップから成ることを特徴とする方法。
- ２．前記基板上にパッシベーション層を付着させて選択的にエッチングするステ ップを含むことを特徴とする請求の範囲第１項に記載の方法。
- ３．前記モリブデンを、その付着後に、前記モリブデンを選択的にエッチングす る前に、焼き鈍すステップを含むことを特徴とする請求の範囲第１項に記載の方 法。
- ４．前記モリブデンを選択的にエッチングした後に前記モリブデンを焼き鈍すス テップを含むことを特徴とする請求の範囲第１項に記載の方法。
- ５．相互接続メタライゼーションを付着させる前に前記基板に形成された回路構 成要素への追加の接点開口部を形成するステップを含み、これにより前記回路構 成要素は前記相互接続パターンに接続されることを特徴とする請求の範囲第１環 に記載の方法。
- ６．少なくとも一つの薄膜抵抗器と少なくとも一つのコンデンサとを有する集積 回路の製造において、該薄膜抵抗器及びコンデンサを他の回路構成要素と相互接 続する方法であって、 中に回路構成要素が形成されていて、少なくとも一つのコンデンサ要素がその上 に形成されている半導体基板を設け、前記基板の主面上に薄膜抵抗器を形成し、 前記主面上で、前記薄膜抵抗器及び前記コンデンサの上に絶縁層を付着させ、前 記薄膜抵抗器を焼き鈍し、前記抵抗器、前記基板中の前記構成要素、及び前記コ ンデンサヘの接点開口部を形成し、前記半導体基板上に且つ前記接点開口部中に モリブデンを付着させ、前記モリブデンを選択的にエッチングして前記接点開口 部中にモリブデン・プラグを画定し、 前記絶縁体上に且つ前記モリブデン・プラグ上に相互接続メタライゼーションを 付着させ、 前記相互接続メタライゼーションを選択的にエッチングして相互接続パターンを 画定し、 前記半導体基板を合金化するステップから成ることを特徴とする方法。
- ７．前記基板上にパッシベーション層を付着させて選択的にエッチングするステ ップを更に含むことを特徴とする請求の範囲第６項に記載の方法。
- ８．付着後に、前記モリブデンを選択的にエッチングする前に、前記モリブデン を焼き鈍すステップを更に含むことを特徴とする請求の範囲第６項に記載の方法 。
- ９．前記モリブデンを選択的にエッチングした後に前記モリブデンを焼き鈍すス テップを含むことを特徴とする請求の範囲第６項に記載の方法。
- １０．少なくとも一つの薄膜抵抗器を有する集積回路の製造において、該薄膜抵 抗器を他の回路構成要素と相互に接続する方法であって、中に回路構成要素を有 する半導体基板を設け、主面基板上に薄膜抵抗器を形成し、 絶縁層を前記薄膜抵抗器上に付着させ、前記絶縁相を通して前記薄膜抵抗器への 接点閉口部を実行し、前記半導体基板上に且つ前記絶縁層上にモリブデンを付着 させ、相互接続メタライゼーションを前記モリブデン上に付着させ、前記メタラ イゼーション及び前記モリブデンを選択的にエッチングすることにより相互接続 パターンを画定し、 前記メタライゼーション及びモリブデンを合金化するステップから成ることを特 徴とする方法。
- １１．集積回路の製造において、回路構成要素を相互接続する方法であって、中 に回路構成要素が形成されている半導体基板を設け、前記半導体基板の表面上に 絶縁層を設け、前記絶縁層を通して前記回路構成要素への接点開口部を実行し、 モリブデンの層を前記絶縁層上に且つ前記接点開口部内に付着させ、前記モリブ デンを焼き鈍し、 メタライゼーション層を前記モリブデン上に付着させ、前記続メタライゼーショ ン及びモリブデンをエッチングすることにより相互接続パターンを形成し、 前記相互接続パターンを合金化するステップから成ることを特徴とする方法。
- １２．薄膜抵抗器、非類似の金属、及び、前記薄膜抵抗器及び前記非類似金属の 間のモリブデンの層から成る接点構造。
- １３．前記非類似金属はアルミニウムであることを特徴とする請求の範囲第１２ 項に記載の接点構造。
- １４．モリブデンの第１層と前記モリブデンの層の上の非類似金属の第２層とか ら成る集積回路中のクラッド相互接続及び接点構造であって、前記第１及び第２ の層は選択的にエッチングされて該相互接続及び接点構造を画定することを特徴 とするクラッド相互接続及び接点構造。
- １５．前記非類似金属はアルミニウムであることを特徴とする請求の範囲第１４ 項に記載のクラッド相互接続及び接点構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/455,094 US4975386A (en) | 1989-12-22 | 1989-12-22 | Process enhancement using molybdenum plugs in fabricating integrated circuits |
| US455,094 | 1989-12-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05504867A true JPH05504867A (ja) | 1993-07-22 |
Family
ID=23807379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2515852A Pending JPH05504867A (ja) | 1989-12-22 | 1990-10-11 | 集積回路の製造にモリブデン・プラグを使用するプロセス強化 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4975386A (ja) |
| EP (1) | EP0506710A4 (ja) |
| JP (1) | JPH05504867A (ja) |
| WO (1) | WO1991010260A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045501A (en) * | 1986-08-25 | 1991-09-03 | Hughes Aircraft Company | Method of forming an integrated circuit structure with multiple common planes |
| KR940008883B1 (ko) * | 1992-04-08 | 1994-09-28 | 삼성전자 주식회사 | 박막저항의 제조방법 |
| US5541623A (en) * | 1993-06-02 | 1996-07-30 | Alps Electric (U.S.A.) Inc. | Temperature compensated opto-electronic circuit and mouse using same |
| US5446259A (en) * | 1993-06-02 | 1995-08-29 | Alps Electric (U.S.A.), Inc. | Method for producing opto-electronic circuit using laser-trimming device |
| JP3374680B2 (ja) * | 1996-11-06 | 2003-02-10 | 株式会社デンソー | 半導体装置の製造方法 |
| US6211032B1 (en) * | 1998-11-06 | 2001-04-03 | National Semiconductor Corporation | Method for forming silicon carbide chrome thin-film resistor |
| US6272736B1 (en) * | 1998-11-13 | 2001-08-14 | United Microelectronics Corp. | Method for forming a thin-film resistor |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| TW468271B (en) * | 1999-03-26 | 2001-12-11 | United Microelectronics Corp | Thin film resistor used in a semiconductor chip and its manufacturing method |
| AU6211000A (en) * | 1999-07-14 | 2001-02-05 | Lucent Technologies Inc. | A thin film resistor device and a method of manufacture therefor |
| US6703666B1 (en) | 1999-07-14 | 2004-03-09 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
| US6365480B1 (en) * | 2000-11-27 | 2002-04-02 | Analog Devices, Inc. | IC resistor and capacitor fabrication method |
| US6607962B2 (en) * | 2001-08-09 | 2003-08-19 | Maxim Integrated Products, Inc. | Globally planarized backend compatible thin film resistor contact/interconnect process |
| US8426745B2 (en) * | 2009-11-30 | 2013-04-23 | Intersil Americas Inc. | Thin film resistor |
| US9831174B1 (en) * | 2016-05-31 | 2017-11-28 | Globalfoundries Inc. | Devices and methods of forming low resistivity noble metal interconnect |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3649945A (en) * | 1971-01-20 | 1972-03-14 | Fairchild Camera Instr Co | Thin film resistor contact |
| US3996551A (en) * | 1975-10-20 | 1976-12-07 | The United States Of America As Represented By The Secretary Of The Navy | Chromium-silicon oxide thin film resistors |
| JPS59121925A (ja) * | 1982-12-28 | 1984-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4569122A (en) * | 1983-03-09 | 1986-02-11 | Advanced Micro Devices, Inc. | Method of forming a low resistance quasi-buried contact |
| JPS6063926A (ja) * | 1983-08-31 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6094757A (ja) * | 1983-10-20 | 1985-05-27 | Fujitsu Ltd | 抵抗体 |
| JPS60109260A (ja) * | 1983-11-15 | 1985-06-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 補償された多結晶シリコン抵抗素子 |
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| US4581815A (en) * | 1984-03-01 | 1986-04-15 | Advanced Micro Devices, Inc. | Integrated circuit structure having intermediate metal silicide layer and method of making same |
| EP0164976B1 (en) * | 1984-06-02 | 1990-10-24 | Fujitsu Limited | Method of producing a contact for a semiconductor device |
| JPS61220441A (ja) * | 1985-03-27 | 1986-09-30 | Hitachi Ltd | 多層配線構造体 |
| US4602421A (en) * | 1985-04-24 | 1986-07-29 | The United States Of America As Represented By The Secretary Of The Air Force | Low noise polycrystalline semiconductor resistors by hydrogen passivation |
| US4898838A (en) * | 1985-10-16 | 1990-02-06 | Texas Instruments Incorporated | Method for fabricating a poly emitter logic array |
| US4638400A (en) * | 1985-10-24 | 1987-01-20 | General Electric Company | Refractory metal capacitor structures, particularly for analog integrated circuit devices |
| IT1186485B (it) * | 1985-12-20 | 1987-11-26 | Sgs Microelettronica Spa | Circuito integrato monolitico,in particolare di tipo mos o cmos e processo per la realizzazione di tale circuito |
| US4755480A (en) * | 1986-02-03 | 1988-07-05 | Intel Corporation | Method of making a silicon nitride resistor using plasma enhanced chemical vapor deposition |
| US4796081A (en) * | 1986-05-02 | 1989-01-03 | Advanced Micro Devices, Inc. | Low resistance metal contact for silicon devices |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
-
1989
- 1989-12-22 US US07/455,094 patent/US4975386A/en not_active Expired - Fee Related
-
1990
- 1990-10-11 WO PCT/US1990/005854 patent/WO1991010260A1/en not_active Application Discontinuation
- 1990-10-11 EP EP19910900609 patent/EP0506710A4/en not_active Withdrawn
- 1990-10-11 JP JP2515852A patent/JPH05504867A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0506710A4 (en) | 1993-10-27 |
| US4975386A (en) | 1990-12-04 |
| EP0506710A1 (en) | 1992-10-07 |
| WO1991010260A1 (en) | 1991-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3290127A (en) | Barrier diode with metal contact and method of making | |
| US5310699A (en) | Method of manufacturing a bump electrode | |
| JPH05504867A (ja) | 集積回路の製造にモリブデン・プラグを使用するプロセス強化 | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| US3237271A (en) | Method of fabricating semiconductor devices | |
| JPS62154778A (ja) | モノリシック集積回路の製造方法 | |
| US5739046A (en) | Method of making a reliable barrier layer | |
| US6455412B1 (en) | Semiconductor contact via structure and method | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US4310569A (en) | Method of adhesion of passivation layer to gold metalization regions in a semiconductor device | |
| JPS6284534A (ja) | 半導体装置の製造方法 | |
| US3694700A (en) | Integrated circuit including field effect transistor and cerment resistor | |
| US5798300A (en) | Method for forming conductors in integrated circuits | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| KR950007958B1 (ko) | 반도체장치의 제조방법 | |
| US5888899A (en) | Method for copper doping of aluminum films | |
| JP2001250829A (ja) | 金属配線製造方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| CN117690907A (zh) | 半导体结构及其制备方法、半导体器件 | |
| JPS5844767A (ja) | 半導体装置 | |
| JPS62190850A (ja) | 半導体装置 |