CN117690907A - 半导体结构及其制备方法、半导体器件 - Google Patents
半导体结构及其制备方法、半导体器件 Download PDFInfo
- Publication number
- CN117690907A CN117690907A CN202311802682.3A CN202311802682A CN117690907A CN 117690907 A CN117690907 A CN 117690907A CN 202311802682 A CN202311802682 A CN 202311802682A CN 117690907 A CN117690907 A CN 117690907A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- pad
- substrate
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 161
- 239000002184 metal Substances 0.000 claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000002161 passivation Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 162
- 230000008569 process Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 239000006104 solid solution Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种半导体结构及其制备方法、半导体器件，半导体结构包括衬底、第一金属层和第二金属层，第一金属层形成于衬底一侧；第二金属层形成于第一金属层背离衬底一侧，第一金属层内的晶粒尺寸大于第二金属层内的晶粒尺寸，第二金属层包括多个焊盘区。本申请提供的半导体结构中由于第二金属层内的晶粒尺寸较小，从而可降低相邻晶粒之间位置处的刻蚀速度与晶粒处刻蚀速度的差异，从而提升焊盘区的表面平整度，以提升后续电连接的可靠性和稳定性，即提升电连接的良率。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种半导体结构及其制备方法、半导体器件。
背景技术
在半导体器件制造工艺中，包括顶层的金属互联层和形成于顶层的金属互联层的焊盘，焊盘用于进行封装测试。当前制备工艺中，焊盘表面的平整度较差，严重影响后续的封装工艺的良率。
发明内容
本申请实施例提供了一种半导体结构及其制备方法、半导体器件，可提升后续电连接的稳定性和可靠性，以使得电连接良率得以提升。
本申请实施例第一方面的实施例提供了一种半导体结构，包括：
衬底；
第一金属层，形成于所述衬底一侧；
第二金属层，形成于所述第一金属层背离所述衬底一侧，所述第一金属层内的晶粒尺寸大于所述第二金属层内的晶粒尺寸，所述第二金属层包括多个焊盘区。
根据本发明第一方面的实施方式，沿垂直于所述衬底方向，所述第二金属层的厚度小于所述第一金属层的厚度。
根据本发明第一方面前述任一实施方式，所述第二金属层的材料包括铝，沿垂直于所述衬底厚度方向，所述第二金属层的厚度为50nm-300nm；
所述第一金属层的材料包括铝。
根据本发明第一方面前述任一实施方式，还包括钝化层，所述钝化层位于所述第二金属层背离所述第一金属层的一侧，所述钝化层包括开口部，所述开口部暴露所述焊盘区中的至少部分。
根据本发明第一方面前述任一实施方式，所述焊盘区包括凹槽部，沿垂直于所述衬底方向，所述凹槽部的深度小于20nm。
根据本发明第一方面前述任一实施方式，还包括粘合层，位于所述第二金属层与所述钝化层之间，所述粘合层的材质包括钛或氮化钛。
本申请第二方面的实施例还提供了一种半导体结构的制备方法，包括：
提供衬底；
在所述衬底一侧形成第一金属层；
在所述第一金属层背离所述衬底一侧形成第二金属层，所述第一金属层内的晶粒尺寸大于所述第二金属层内的晶粒尺寸，所述第二金属层包括多个焊盘区。
根据本发明第二方面的实施方式，所述第一金属层和所述第二金属层分别通过沉积工艺制备形成，所述第一金属层的沉积速率大于所述第二金属层的沉积速率，所述第一金属层的沉积温度小于所述第二金属层的沉积温度。
根据本发明第二方面前述任一实施方式，还包括沉积形成钝化层并对所述钝化层图案化以形成开口部，所述钝化层位于所述第二金属层背离所述第一金属层一侧。
本申请第三方面的实施例还提供了一种半导体器件，包括本申请第一方面提供的任意一种半导体结构。
本申请提供的半导体结构中，金属互联层包括层叠设置的第一金属层和第二金属层，第二金属层形成于第一金属层背离衬底一侧，第一金属层内的晶粒尺寸大于第二金属层内的晶粒尺寸，第二金属层包括多个焊盘区，使得第二金属层在后续工艺暴露焊盘区以便于实现电连接的过程中，由于第二金属层内的晶粒尺寸较小，从而可降低相邻晶粒之间位置处的刻蚀速度与晶粒处刻蚀速度的差异，从而提升焊盘区的表面平整度，以提升后续电连接的可靠性和稳定性，即提升电连接的良率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种半导体结构的结构示意图；
图2是本申请实施例提供的另一种半导体结构的结构示意图；
图3为现有技术中的一种半导体结构内焊盘区的表面平整度的示意；
图4为本申请提供的一种半导体结构的焊盘区的表面平整度的示意图；
图5是本申请实施例提供的另一种半导体结构的结构示意图
图6是本申请实施例提供的一种半导体结构的制备方法流程图。
附图中：
1-半导体结构；11-衬底；12-第一金属层；13-第二金属层；131-焊盘区；132-凹槽部；14-钝化层；141-开口部；15-粘合层。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
在半导体器件制造工艺中，包括顶层的金属互联层和形成于顶层的金属互联层的焊盘，焊盘用于进行封装测试。当前制备工艺中，焊盘表面的平整度较差，严重影响后续的封装工艺的良率。发明人经研究发现，金属铝一般作为顶层的金属互联层和用于封装测试的焊盘的主要材质。金属互联层完成沉积及蚀刻步骤之后，会在金属互联层上沉积钝化层(Passivation)。最后还需利用钝化层蚀刻工艺于对钝化层进行开口以暴露金属互联层中用于形成焊盘的区域从而形成焊盘(PAD)。金属互联层内金属铝晶粒较大，晶粒之间有较大的晶界。晶界的存在导致在铝表面蚀刻速率不同，具体地，沿着晶界刻蚀速率较快，其它地方较慢。这会导致刻蚀钝化层形成开窗时，金属互联层中与开窗相对的位置表面平整度很差，从而严重影响后续的封装工艺的良率。基于对上述问题的研究，发明人提供了一种半导体结构及其制备方法、半导体器件，以改善金属互联层中与开窗相对的位置表面平整度。
为了更好地理解本申请，下面结合图1至图6根据本申请实施例的半导体结构及其制备方法、半导体器件进行详细描述。
请参阅图1，图1是本申请实施例提供的一种半导体结构1的结构示意图。本申请实施例提供了一种半导体结构1，包括衬底11、第一金属层12和第二金属层13。第一金属层12形成于衬底11一侧；第二金属层13形成于第一金属层12背离衬底11一侧，第一金属层12内的晶粒尺寸大于第二金属层13内的晶粒尺寸，第二金属层13包括多个焊盘(PAD)区131。
本申请提供的半导体结构1中，金属互联层包括层叠设置的第一金属层12和第二金属层13，第二金属层13形成于第一金属层12背离衬底11一侧，第一金属层12内的晶粒尺寸大于第二金属层13内的晶粒尺寸，第二金属层13包括多个焊盘(PAD)区131，使得第二金属层13在后续工艺暴露焊盘(PAD)区131以便于实现电连接的过程中，由于第二金属层13内的晶粒尺寸较小，从而可降低相邻晶粒之间位置处的刻蚀速度与晶粒处刻蚀速度的差异，从而提升焊盘(PAD)区131的表面平整度，以提升后续电连接的可靠性和稳定性，即提升电连接的良率。
具体地，通常通过包括铜金属的连接端与焊盘(PAD)区131进行连接，以对包含上述半导体结构1的半导体器件进行封装测试。当连接端内包括铜，且连接端与焊盘(PAD)区131绑定时，铜与铝之间会造成固溶，从而在接触位置处形成空洞，造成二者之间的电连接不稳定，通常再用在二者之间增加阻挡层的方式改善固溶现象，阻挡层可包括钛、氮化钛、钽、氮化钽等等。为了保证接触电阻较小，阻挡层厚度通常比较薄，当在连接端与焊盘(PAD)区131之间增加阻挡层后，如果焊盘(PAD)区131的表面平整度较差，且阻挡层比较薄，会造成对焊盘(PAD)区131的表面覆盖不佳，无法起到阻挡金属铜的作用，依旧存在铜与铝之间固溶的问题。本申请通过提高焊盘(PAD)区131的表面平整度，从而可提升阻挡层对焊盘(PAD)区131的覆盖良率，从而可提升连接端与焊盘(PAD)区131之间的电连接的稳定性和可靠性。
具体地，如图3和图4所示，图3为现有技术中的一种半导体结构内焊盘(PAD)区131的表面平整度的示意图，图4为本申请提供的一种半导体结构的焊盘(PAD)区131的表面平整度的示意图，可以明显的看出，本申请提供的半导体结构的焊盘(PAD)区131的表面平整度得到了显著提升，从而可提升连接端与焊盘(PAD)区131之间的电连接的稳定性和可靠性。
在一种可行的实施方式中，如图1所示，沿垂直于衬底11方向，第二金属层13的厚度h小于第一金属层12的厚度H。
晶粒的尺寸越小、制备速率越慢，在上述实施方式中，第二金属层13中的晶粒的尺寸小于第一金属层12中的晶粒尺寸，因此通过将第二金属层13的厚度设置为较薄，从而可降低包括层叠设置的第一金属层12和第二金属层13的金属互联层的总的制备时长，从而可提升制备效率，提升产能，即在提升电连接良率的基础上兼顾了产能。
在一种可行的实施方式中，第二金属层13的材料包括铝，沿垂直于衬底11厚度方向，第一金属层12的材料包括铝。
具体地，第一金属层12和第二金属层13可均为铝铜合金材质。
具体地，第二金属层13的厚度为50nm-300nm，具体可为50nm、70nm、95nm、150nm、155nm、183nm、256nm、198nm、300nm等等，本申请对此不作特别限定。
具体地，沿垂直与衬底11方向，第一金属层12和第二金属层13的总厚度可为800nm-4000nm。
在一种可行的实施方式中，如图2所示，图2是本申请实施例提供的另一种半导体结构1的结构示意图；还包括钝化层14，钝化层14位于第二金属层13背离第一金属层12的一侧，钝化层14包括开口部141，开口部141暴露焊盘(PAD)区131中的至少部分。
上述实施方式中，钝化层14作为半导体器件及其内部金属连线的保护结构，可以缓冲应力，隔离潮气等。钝化层14包括开口部141，开口部141暴露焊盘(PAD)区131中的至少部分，以便于后续工艺实现与焊盘(PAD)区131的电连接。
在一种可行的实施方式中，如图5所示，图5是本申请实施例提供的另一种半导体结构1的结构示意图；焊盘(PAD)区131包括凹槽部132，沿垂直于衬底11方向，凹槽部132的深度d小于20nm。
上述实施方式中，焊盘(PAD)区131可为经钝化层14开口部141暴露的平面，且沿垂直与衬底11方向，焊盘(PAD)区131的厚度与非焊盘(PAD)区131的厚度可相同。
或者焊盘(PAD)区131包括凹槽部132，即在形成钝化层14的过程中，对第二金属层13同步进行刻蚀以形成凹槽部132，该实施方式有助于保证焊盘(PAD)区131的完全裸露，以提升电连接良率。
上述实施方式中，沿垂直于衬底11方向，凹槽部132的深度小于20nm，从而可在保证焊盘(PAD)区131裸露的基础上，使得凹槽部132不贯穿第二金属层13，防止暴露第一金属层12后后续膜层与第一金属层12接触，而第一金属层12内的晶粒较第二金属层13大，过刻至第一金属层12后易造成第一金属层12经开口部141暴露的表面平整度较差而影响厚度与连接端的连接良率。
在一种可行的实施方式中，如图2和图5所示，还包括粘合层15，位于第二金属层13与钝化层14之间，粘合层15的材质包括钛或氮化钛。以提升钝化层14与第二金属层13的粘附力，有助于提升半导体结构1的稳定性。
本申请还提供了一种半导体结构1的制备方法，如图6所示，图6是本申请实施例提供的一种半导体结构1的制备方法流程图，包括：
S100，提供衬底11。
S200，在衬底11一侧形成第一金属层12。
S300，在第一金属层12背离衬底11一侧形成第二金属层13，第一金属层12内的晶粒尺寸大于第二金属层13内的晶粒尺寸，第二金属层13包括多个焊盘(PAD)区131。
本申请提供的上述实施方式中，将金属互联层分两次制备，即先制备第一金属层12再制备第二金属层13，从而可使得第一金属层12内的晶粒尺寸大于第二金属层13内的晶粒尺寸，以使得第二金属层13内焊盘(PAD)区131在后续制备工艺中平坦度可较高，以便于提升后续电连接良率。
在一种可行的实施方式中，第一金属层12和第二金属层13分别通过沉积工艺制备形成，第一金属层12的沉积速率大于第二金属层13的沉积速率，第一金属层12的沉积温度小于第二金属层13的沉积温度。
上述实施方式中，第一金属层12沉积功率较大，温度较高，沉积速率较快，晶粒较大；第二金属层13沉积功率较小，温度较低，晶粒尺寸较小。通过控制不同的沉积功率和温度即可实现第一金属层12和第二金属层13的制备，从而可在不改变工艺设备的基础上进行制备，有助于降低成本。
在一种可行的实施方式中，还包括沉积形成钝化层14并对钝化层14图案化以形成开口部141，钝化层14位于第二金属层13背离第一金属层12一侧。由于第二金属层13内的晶粒较小，相同晶粒之间的晶界较小，从而对钝化层14进行图案化的刻蚀气体无法沿着大的晶界深入刻蚀，从而使得第二金属层13被开口部141暴露的表面各位置处刻蚀速率差异不大，经开口部141暴露的焊盘(PAD)区131表面的平整度大大提高。
本申请还提供了一种半导体器件，包括本申请上述实施方式中提供的任意一种半导体结构。
半导体器件，包括本申请上述实施方式中提供的任意一种半导体结构。半导体结构中焊盘区的表面平整度较高，从而在后续通过连接端与焊盘区进行绑定连接，以对半导体器件进行封装测试时，可以提升连接端与焊盘区的电连接的可靠性和稳定性，即提升电连接的良率，以便于提升测试的稳定性。
依照本申请如上文的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种半导体结构，其特征在于，包括：
衬底；
第一金属层，形成于所述衬底一侧；
第二金属层，形成于所述第一金属层背离所述衬底一侧，所述第一金属层内的晶粒尺寸大于所述第二金属层内的晶粒尺寸，所述第二金属层包括多个焊盘区。
2.根据权利要求1所述的半导体结构，其特征在于，沿垂直于所述衬底方向，所述第二金属层的厚度小于所述第一金属层的厚度。
3.根据权利要求1所述的半导体结构，其特征在于，所述第二金属层的材料包括铝，沿垂直于所述衬底厚度方向，所述第二金属层的厚度为50nm-300nm；
所述第一金属层的材料包括铝。
4.根据权利要求1所述的半导体结构，其特征在于，还包括钝化层，所述钝化层位于所述第二金属层背离所述第一金属层的一侧，所述钝化层包括开口部，所述开口部暴露所述焊盘区中的至少部分。
5.根据权利要求1所述的半导体结构，其特征在于，所述焊盘区包括凹槽部，沿垂直于所述衬底方向，所述凹槽部的深度小于20nm。
6.根据权利要求1所述的半导体结构，其特征在于，还包括粘合层，位于所述第二金属层与所述钝化层之间，所述粘合层的材质包括钛或氮化钛。
7.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底一侧形成第一金属层；
在所述第一金属层背离所述衬底一侧形成第二金属层，所述第一金属层内的晶粒尺寸大于所述第二金属层内的晶粒尺寸，所述第二金属层包括多个焊盘区。
8.根据权利要求7所述的制备方法，其特征在于，所述第一金属层和所述第二金属层分别通过沉积工艺制备形成，所述第一金属层的沉积速率大于所述第二金属层的沉积速率，所述第一金属层的沉积温度小于所述第二金属层的沉积温度。
9.根据权利要求7所述的，其特征在于，还包括沉积形成钝化层并对所述钝化层图案化以形成开口部，所述钝化层位于所述第二金属层背离所述第一金属层一侧。
10.一种半导体器件，包括权利要求1-7任一项所述的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311802682.3A CN117690907A (zh) | 2023-12-26 | 2023-12-26 | 半导体结构及其制备方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311802682.3A CN117690907A (zh) | 2023-12-26 | 2023-12-26 | 半导体结构及其制备方法、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117690907A true CN117690907A (zh) | 2024-03-12 |
Family
ID=90137025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311802682.3A Pending CN117690907A (zh) | 2023-12-26 | 2023-12-26 | 半导体结构及其制备方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117690907A (zh) |
-
2023
- 2023-12-26 CN CN202311802682.3A patent/CN117690907A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI232560B (en) | Semiconductor device and its manufacture | |
| TWI331391B (en) | Stackable semiconductor device and fabrication method thereof | |
| WO1982003727A1 (en) | Method of making a semiconductor device having a projecting,plated electrode | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| CN1957455A (zh) | 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法 | |
| CN206639796U (zh) | 半导体器件 | |
| JPH05504867A (ja) | 集積回路の製造にモリブデン・プラグを使用するプロセス強化 | |
| US4112196A (en) | Beam lead arrangement for microelectronic devices | |
| US11387373B2 (en) | Low drain-source on resistance semiconductor component and method of fabrication | |
| CN117690907A (zh) | 半导体结构及其制备方法、半导体器件 | |
| US10615137B2 (en) | Corrosion resistant aluminum bond pad structure | |
| JP2004533119A (ja) | エネルギ吸収構造を備えた集積回路 | |
| CN108511350B (zh) | 一种功率器件的封装方法及功率器件 | |
| JP2001036084A (ja) | 低応力及び熱抵抗を有するバックメタルドレイン端子 | |
| JP2020009823A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100374300B1 (ko) | 반도체용 구리 배선 제조 방법 | |
| KR100236713B1 (ko) | 반도체장치의 범프(Bump) 형성방법 | |
| JP2590738B2 (ja) | 半導体装置及びその製造方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS5823451A (ja) | 半導体装置 | |
| JP2000299349A (ja) | 半導体装置の製造方法 | |
| JPH11307577A (ja) | 半導体装置 | |
| KR20040059730A (ko) | 반도체 소자의 제조 방법 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPS6133257B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |