JP2004533119A - エネルギ吸収構造を備えた集積回路 - Google Patents
エネルギ吸収構造を備えた集積回路 Download PDFInfo
- Publication number
- JP2004533119A JP2004533119A JP2003500955A JP2003500955A JP2004533119A JP 2004533119 A JP2004533119 A JP 2004533119A JP 2003500955 A JP2003500955 A JP 2003500955A JP 2003500955 A JP2003500955 A JP 2003500955A JP 2004533119 A JP2004533119 A JP 2004533119A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- layer
- ductile
- fringe
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
基板と、回路素子と、相互接続エレメントと、表面安定化層と延性材料のフリンジ・セグメントを有する構成体を備えた集積回路であって、構成体の底面が主に基板から成り、構成体のカバー面が主に表面安定化層とフリンジ・セグメントから成り、そして構成体の横壁が基板とフリンジ・セグメントから成る。
Description
【技術分野】
【０００１】
この発明は、基板と、回路素子と、回路素子間相互接続エレメントと、表面安定化コーティングとエネルギ吸収構造とを備えた集積回路に関する。
【背景技術】
【０００２】
集積回路を腐食や機械的なダメージから保護するために、最上層での回路素子間相互接続エレメントの金属化のためのパターンニングの後に表面安定化コーティング処理が施される。この表面安定化コーティング処理が施されないのはリード線（ボンディング線）が配される部位（パッド）のみである。
【０００３】
層間での機械的なストレス、不十分な層間接着度、そして集積回路の場合にはハウジング用モールド材料の圧縮により、もろい表面安定化層と最上層の金属層に亀裂が生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
これらの問題を解決するために米国特許５，８８０，５２８によりエネルギ吸収構造を備えた集積回路が提案されている。この集積回路は、シリコン基板と、その上に誘電体層（表面安定化層）を備えている。この集積回路はさらに誘電体層上に端末金属層を備えている。誘電体層と端末金属層とにより活性領域を形成している。この集積回路はさらに端末金属層から形成された第１のガードリングを備えている。この第１のガードリングにより活性領域が取り囲まれている。この集積回路はさらに端末金属層から形成され、第１のガードリングを取り囲む第２のガードリングを備えている。
【０００５】
しかし、米国特許５，８８０，５２８に開示された端末金属層のエネルギ吸収構造では表面安定化層の開放された横方向の端部に加わる剪断応力を防ぐことができず、これにより集積回路に初期不良が生じることになる。
【０００６】
従って、この発明の目的は、改良されたエネルギ吸収構造を備えた集積回路を提供するものである。
【課題を解決するための手段】
【０００７】
この発明によれば、基板と回路素子と回路素子間相互接続エレメントと表面安定化層と延性材料のフリンジ・セグメントとを有する構成体を備えた集積回路であって、構成体の底面が主に基板から成り、構成体のカバー面が主に表面安定化層とフリンジ・セグメントから成り、そして構成体の横壁が基板とフリンジ・セグメントから成る集積回路により上記目的が達成される。
【０００８】
エネルギ吸収構造を持たない構成体は、回路素子内と表面安定化コーティング内の誘電体層がもろいため亀裂が走るが、延性材料のフリンジ・セグメントにはエネルギ吸収力が有り、プラスティックの変形によるストレスの増加を防ぐことが出来る。
【０００９】
延性材料のフリンジ・セグメントにより回路素子内の誘電体層を横方向にカバーし、表面安定化層の周辺部と横壁をカバーすることにより、亀裂が走り、誘電体層がもろく裂けることにより生じる集積回路の故障を防止することができる。
【００１０】
延性材料は、延性金属、延性接着剤、延性ポリマーから選ぶことができる。
【００１１】
延性材料は２５Ｍｐａ√ｍ以上の破壊靱性ＫＩｃを有すると良い。
【００１２】
この発明の実施形態によれば、延性材料は、延性金属であるアルミニウム、チタン、金、銀、ニッケル及びこれらの合金から選ばれる。これらの金属に圧力が加わると、プラスティックのように変形して横方向の剪断応力を吸収する。
【００１３】
この発明の実施形態によれば、フリンジ・セグメントは金属層より成る。フリンジ・セグメントを二つの金属層より形成すると従来技術との関係で大きな効果が得られる。二つの金属層がそれらの内端部で回路素子の層と表面安定化コーティングの層をかみ合わせることにより良好に剪断応力を吸収する。
【００１４】
この発明のさらなる実施形態によれば、フリンジ・セグメントは二つの金属層と一つの接着層より成る。この実施形態は、特に、ＳＯＩ技術で製造される集積回路に適する。
【００１５】
これらのそしてさらなる、この発明の特徴は後述する実施形態により明らかとなる。
【発明を実施するための最良の形態】
【００１６】
この発明の集積回路は、半導体基板７，二酸化シリコン層３内の回路要素６，８、回路要素間相互接続エレメント２，表面安定化コーティング１、そして延性材料のエネルギ吸収フリンジ・セグメント４，５より構成される。このような集積回路は、例えば、メモリ回路、デジタル回路、アナログ回路に用いられる。半導体基板は、例えば、半導体グレード単結晶シリコン、半導体グレード多結晶シリコン、半導体グレードアモルファスシリコン、シリコンオングラス、シリコンオンサファイア、シリコンオンクオーツ等の基板から選ぶことができる。図１に示す半導体基板７は従来のシリコン基板であり、図２に示す半導体基板１０はガラスのＳＯＩ基板で、その上に接着層９により回路素子が接着されている。
【００１７】
この集積回路の半導体素子は、ダイオード、ショットキーダイオード、ＣＭＯＳトランジスタ、バイポーラトランジスタ、薄膜トランジスタ、コンデンサ、抵抗、コイル等の能動、受動素子、ＩＲセンサ、ＵＶセンサ、ガスセンサ、光電素子等のミクロ、ナノ素子、そしてこれらの相互接続エレメントから成る。
【００１８】
金属相互接続エレメントにより集積回路素子の不純物注入領域が互いに電気的に接続され、集積回路の個々の素子が相互接続される。金属相互接続エレメントによりリードが集積回路端部まで延び、ここで幅広くされてランド（ボンディングパッド）を形成する。通常、相互接続エレメントは集積回路の片面方又は両面の一つ以上の金属層に配される。
【００１９】
表面安定化層は、機械的ダメージからの保護、相互接続エレメントの金属の腐食防止、拡散バリア、不純物ゲッター、そしてα線シールドとして機能する。表面安定化層に必要な品質上の条件は上記の各応用に応じたものとなる。これは主に二酸化シリコン層と窒化シリコン層により形成される。ポリマーが一部さらなる保護層として用いられる。内部の高ストレス、これに起因する亀裂や剥離を考慮すると厚みが限定され、材料によるが、約１μｍである。表面安定化層は、通常、各々厚みが０．５乃至１μｍのプラズマ酸化物、プラズマ窒化物の２層構造である。さらにポリイミド層を設けると非常に効果的である。これはストレスを吸収し、ハウジングの圧縮モールド材料と構成体カバー表面間の接着力を高める効果が有る。表面安定化層はコンタクト孔を有し、コンタクト孔を通じて集積回路（パッド）とリード線のコンタクトが取られる。
【００２０】
基板の境界領域に空きスペースを残しては回路素子、相互接続エレメント、表面安定化層が基板上に設けられる。回路素子、相互接続エレメント、表面安定化層がこれらの側部において延性フリンジ・セグメントにより取り囲まれる。
【００２１】
この集積回路（チップ）の構成体は通常立方体で、底面、カバー面、側面より成る。
【００２２】
構成体の底面は主に基板で成り、カバー面は主に表面安定化層とフリンジ・セグメントとにより成り、側面は基板と延性フリンジ・セグメントとにより成る。従って、側面とカバー面の間の端部が延性フリンジ・セグメントより成る。
【００２３】
構成体のフリンジ・セグメントは積層構造でも良く、好ましくは２層構造が良い。図１、２に示すように、集積回路の活性部分に面した層の端部が回路素子と相互接続エレメントとの積層構造とかみ合うと良い。
【００２４】
特に、この集積回路をＳＯＩ技術で製造する場合はフリンジ・セグメントを一つの延性接着層としても良い。
【００２５】
延性材料は延性金属、延性接着材、延性ポリマーから選んでも良い。
【００２６】
好ましくは、延性材料の破壊靱性ＫＩｃを２５Ｍｐａ√ｍ以上とすると良い。破壊靱性は、完全な故障となる破壊に対する亀裂が生じやすい材料の抵抗能力を示す尺度である。
【００２７】
延性材料は、好ましくは、延性金属であるアルミニウム、チタン、金、銀、ニッケル及びこれらの合金から選ばれる。これらの金属に圧力が加わると、プラスティックのように変形して横方向の剪断応力を吸収する。
【００２８】
この発明の第１の実施形態である集積回路の製造方法を説明する。
【００２９】
最初に、集積回路が構成体として、集積回路素子、例えば、ダイオード、トランジスタ、抵抗、そしてこれら集積回路素子の接続エレメントが共通基板内又は上に、従来から知られる方法で配され、そして結合されて構成体を形成する。
【００３０】
回路素子を形成するに際し、所定の導電型で所定の導電領域を有する単結晶上又は近傍で処理がなされる。例えば、プラナー又はＳＯＩ技術、複数の酸化工程、フォトリソグラフィ工程、選択性エッチング、そして、拡散、イオン注入等の中間注入工程により回路素子を選択的に組み込む。ＳＯＩ集積回路は従来から知られる方法で接着層により絶縁基板に接着する。後工程でフリンジ・セグメントによりカバーされる基板の周辺領域を再度露出する。
【００３１】
集積回路の表面全体を金属、金属のケイ素化合物又は高濃度にドープした多結晶シリコンで覆い、その後、この層の不要領域を化学又はドライエッチングにより除去して、金属、金属のケイ素化合物又は高濃度にドープした多結晶シリコンにより成る相互接続エレメントを形成する。この相互接続エレメントより、集積回路の回路素子が互いに接続され、さらに回路端部のコンタクト領域と接続される。好ましくは、フリンジ・セグメントのための第１の金属層を最上層の金属層と共に形成する良い。この発明のさらなる実施形態では、フリンジ・セグメントのための２層以上の金属層と集積回路のための相互接続エレメントが共に複数の導電層レベルで形成される。基板の最外周部領域は金属化処理せずに切断トラックとする。
【００３２】
相互接続エレメントのための金属化処理工程が終了すると集積回路が完成し使用することができる。しかしこのままでは汚染やスクラッチに弱いので集積回路に表面安定化コーティングを施す。表面安定化コーティングとしてはＣＶＤにより酸化シリコンと窒化シリコンの層を形成する。そして湿式化学エッチング又は反応イオンエッチングにより表面安定化コーティングをパターンニングする。このパターンニング処理により、ボンディングパッドのためのコンタクト孔とフリンジ・セグメントのための周辺領域が形成される。表面安定化層の最外部領域は切断トラックとして残される。
【００３３】
フリンジ・セグメントのためのさらなる金属層をボンディングパッドの金属化処理時に形成しても良い。
【００３４】
続いて、切断トラックに沿って個々の集積回路に切断する。この切断処理は、例えば、少し切ってから切断したり、レーザ加工してから切断したり、ノコギリのようなもので切ったり、研磨することが出来る。
【００３５】
集積回路を機械的ダメージや化学的又は環境の影響から保護するために、集積回路にケーシング処理を施す。この処理により熱を分散して外へ逃がすことが出来る。
【００３６】
多くの場合、石英を含む熱可塑性のエポキシ樹脂で構造体を圧縮モールディングでコーティングする。湿気に対する保護が必要な場合、又は、集積回路を比較的高温下で動作させる必要がある場合、金属又はセラミックでケーシングする。このケーシングの底部が金属又はセラミックの支持プレートとなる。ボンディングの後、金属カバーでハウジングを密閉し、ハンダ付け、溶接又はガラスでシーリングする。モールディング、ハンダ付け、溶接又はガラス・シーリング処理で集積回路をケーシングすることにより熱応力と剪断応力を構造体に加える。これは、金属層と表面安定化層が異なる熱膨張係数を有するからである。処理中に構造体から発生する熱により同様な熱負荷が加わる。この発明の構造体のフリンジ・セグメントによれば、ストレスが加わるとフリンジ・セグメントがプラスティックのように変形して、横方向の剪断応力による亀裂や剥離が構造体に生じなくなる。
【図面の簡単な説明】
【００３７】
【図１】２金属層から成るフリンジ・セグメントを備えたプラナー技術により製造された集積回路の断面図である。
【図２】２金属層と１接着層から成るフリンジ・セグメントを備えたＳＯＩ技術により製造された集積回路の断面図である。
【０００１】
この発明は、基板と、回路素子と、回路素子間相互接続エレメントと、表面安定化コーティングとエネルギ吸収構造とを備えた集積回路に関する。
【背景技術】
【０００２】
集積回路を腐食や機械的なダメージから保護するために、最上層での回路素子間相互接続エレメントの金属化のためのパターンニングの後に表面安定化コーティング処理が施される。この表面安定化コーティング処理が施されないのはリード線（ボンディング線）が配される部位（パッド）のみである。
【０００３】
層間での機械的なストレス、不十分な層間接着度、そして集積回路の場合にはハウジング用モールド材料の圧縮により、もろい表面安定化層と最上層の金属層に亀裂が生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
これらの問題を解決するために米国特許５，８８０，５２８によりエネルギ吸収構造を備えた集積回路が提案されている。この集積回路は、シリコン基板と、その上に誘電体層（表面安定化層）を備えている。この集積回路はさらに誘電体層上に端末金属層を備えている。誘電体層と端末金属層とにより活性領域を形成している。この集積回路はさらに端末金属層から形成された第１のガードリングを備えている。この第１のガードリングにより活性領域が取り囲まれている。この集積回路はさらに端末金属層から形成され、第１のガードリングを取り囲む第２のガードリングを備えている。
【０００５】
しかし、米国特許５，８８０，５２８に開示された端末金属層のエネルギ吸収構造では表面安定化層の開放された横方向の端部に加わる剪断応力を防ぐことができず、これにより集積回路に初期不良が生じることになる。
【０００６】
従って、この発明の目的は、改良されたエネルギ吸収構造を備えた集積回路を提供するものである。
【課題を解決するための手段】
【０００７】
この発明によれば、基板と回路素子と回路素子間相互接続エレメントと表面安定化層と延性材料のフリンジ・セグメントとを有する構成体を備えた集積回路であって、構成体の底面が主に基板から成り、構成体のカバー面が主に表面安定化層とフリンジ・セグメントから成り、そして構成体の横壁が基板とフリンジ・セグメントから成る集積回路により上記目的が達成される。
【０００８】
エネルギ吸収構造を持たない構成体は、回路素子内と表面安定化コーティング内の誘電体層がもろいため亀裂が走るが、延性材料のフリンジ・セグメントにはエネルギ吸収力が有り、プラスティックの変形によるストレスの増加を防ぐことが出来る。
【０００９】
延性材料のフリンジ・セグメントにより回路素子内の誘電体層を横方向にカバーし、表面安定化層の周辺部と横壁をカバーすることにより、亀裂が走り、誘電体層がもろく裂けることにより生じる集積回路の故障を防止することができる。
【００１０】
延性材料は、延性金属、延性接着剤、延性ポリマーから選ぶことができる。
【００１１】
延性材料は２５Ｍｐａ√ｍ以上の破壊靱性ＫＩｃを有すると良い。
【００１２】
この発明の実施形態によれば、延性材料は、延性金属であるアルミニウム、チタン、金、銀、ニッケル及びこれらの合金から選ばれる。これらの金属に圧力が加わると、プラスティックのように変形して横方向の剪断応力を吸収する。
【００１３】
この発明の実施形態によれば、フリンジ・セグメントは金属層より成る。フリンジ・セグメントを二つの金属層より形成すると従来技術との関係で大きな効果が得られる。二つの金属層がそれらの内端部で回路素子の層と表面安定化コーティングの層をかみ合わせることにより良好に剪断応力を吸収する。
【００１４】
この発明のさらなる実施形態によれば、フリンジ・セグメントは二つの金属層と一つの接着層より成る。この実施形態は、特に、ＳＯＩ技術で製造される集積回路に適する。
【００１５】
これらのそしてさらなる、この発明の特徴は後述する実施形態により明らかとなる。
【発明を実施するための最良の形態】
【００１６】
この発明の集積回路は、半導体基板７，二酸化シリコン層３内の回路要素６，８、回路要素間相互接続エレメント２，表面安定化コーティング１、そして延性材料のエネルギ吸収フリンジ・セグメント４，５より構成される。このような集積回路は、例えば、メモリ回路、デジタル回路、アナログ回路に用いられる。半導体基板は、例えば、半導体グレード単結晶シリコン、半導体グレード多結晶シリコン、半導体グレードアモルファスシリコン、シリコンオングラス、シリコンオンサファイア、シリコンオンクオーツ等の基板から選ぶことができる。図１に示す半導体基板７は従来のシリコン基板であり、図２に示す半導体基板１０はガラスのＳＯＩ基板で、その上に接着層９により回路素子が接着されている。
【００１７】
この集積回路の半導体素子は、ダイオード、ショットキーダイオード、ＣＭＯＳトランジスタ、バイポーラトランジスタ、薄膜トランジスタ、コンデンサ、抵抗、コイル等の能動、受動素子、ＩＲセンサ、ＵＶセンサ、ガスセンサ、光電素子等のミクロ、ナノ素子、そしてこれらの相互接続エレメントから成る。
【００１８】
金属相互接続エレメントにより集積回路素子の不純物注入領域が互いに電気的に接続され、集積回路の個々の素子が相互接続される。金属相互接続エレメントによりリードが集積回路端部まで延び、ここで幅広くされてランド（ボンディングパッド）を形成する。通常、相互接続エレメントは集積回路の片面方又は両面の一つ以上の金属層に配される。
【００１９】
表面安定化層は、機械的ダメージからの保護、相互接続エレメントの金属の腐食防止、拡散バリア、不純物ゲッター、そしてα線シールドとして機能する。表面安定化層に必要な品質上の条件は上記の各応用に応じたものとなる。これは主に二酸化シリコン層と窒化シリコン層により形成される。ポリマーが一部さらなる保護層として用いられる。内部の高ストレス、これに起因する亀裂や剥離を考慮すると厚みが限定され、材料によるが、約１μｍである。表面安定化層は、通常、各々厚みが０．５乃至１μｍのプラズマ酸化物、プラズマ窒化物の２層構造である。さらにポリイミド層を設けると非常に効果的である。これはストレスを吸収し、ハウジングの圧縮モールド材料と構成体カバー表面間の接着力を高める効果が有る。表面安定化層はコンタクト孔を有し、コンタクト孔を通じて集積回路（パッド）とリード線のコンタクトが取られる。
【００２０】
基板の境界領域に空きスペースを残しては回路素子、相互接続エレメント、表面安定化層が基板上に設けられる。回路素子、相互接続エレメント、表面安定化層がこれらの側部において延性フリンジ・セグメントにより取り囲まれる。
【００２１】
この集積回路（チップ）の構成体は通常立方体で、底面、カバー面、側面より成る。
【００２２】
構成体の底面は主に基板で成り、カバー面は主に表面安定化層とフリンジ・セグメントとにより成り、側面は基板と延性フリンジ・セグメントとにより成る。従って、側面とカバー面の間の端部が延性フリンジ・セグメントより成る。
【００２３】
構成体のフリンジ・セグメントは積層構造でも良く、好ましくは２層構造が良い。図１、２に示すように、集積回路の活性部分に面した層の端部が回路素子と相互接続エレメントとの積層構造とかみ合うと良い。
【００２４】
特に、この集積回路をＳＯＩ技術で製造する場合はフリンジ・セグメントを一つの延性接着層としても良い。
【００２５】
延性材料は延性金属、延性接着材、延性ポリマーから選んでも良い。
【００２６】
好ましくは、延性材料の破壊靱性ＫＩｃを２５Ｍｐａ√ｍ以上とすると良い。破壊靱性は、完全な故障となる破壊に対する亀裂が生じやすい材料の抵抗能力を示す尺度である。
【００２７】
延性材料は、好ましくは、延性金属であるアルミニウム、チタン、金、銀、ニッケル及びこれらの合金から選ばれる。これらの金属に圧力が加わると、プラスティックのように変形して横方向の剪断応力を吸収する。
【００２８】
この発明の第１の実施形態である集積回路の製造方法を説明する。
【００２９】
最初に、集積回路が構成体として、集積回路素子、例えば、ダイオード、トランジスタ、抵抗、そしてこれら集積回路素子の接続エレメントが共通基板内又は上に、従来から知られる方法で配され、そして結合されて構成体を形成する。
【００３０】
回路素子を形成するに際し、所定の導電型で所定の導電領域を有する単結晶上又は近傍で処理がなされる。例えば、プラナー又はＳＯＩ技術、複数の酸化工程、フォトリソグラフィ工程、選択性エッチング、そして、拡散、イオン注入等の中間注入工程により回路素子を選択的に組み込む。ＳＯＩ集積回路は従来から知られる方法で接着層により絶縁基板に接着する。後工程でフリンジ・セグメントによりカバーされる基板の周辺領域を再度露出する。
【００３１】
集積回路の表面全体を金属、金属のケイ素化合物又は高濃度にドープした多結晶シリコンで覆い、その後、この層の不要領域を化学又はドライエッチングにより除去して、金属、金属のケイ素化合物又は高濃度にドープした多結晶シリコンにより成る相互接続エレメントを形成する。この相互接続エレメントより、集積回路の回路素子が互いに接続され、さらに回路端部のコンタクト領域と接続される。好ましくは、フリンジ・セグメントのための第１の金属層を最上層の金属層と共に形成する良い。この発明のさらなる実施形態では、フリンジ・セグメントのための２層以上の金属層と集積回路のための相互接続エレメントが共に複数の導電層レベルで形成される。基板の最外周部領域は金属化処理せずに切断トラックとする。
【００３２】
相互接続エレメントのための金属化処理工程が終了すると集積回路が完成し使用することができる。しかしこのままでは汚染やスクラッチに弱いので集積回路に表面安定化コーティングを施す。表面安定化コーティングとしてはＣＶＤにより酸化シリコンと窒化シリコンの層を形成する。そして湿式化学エッチング又は反応イオンエッチングにより表面安定化コーティングをパターンニングする。このパターンニング処理により、ボンディングパッドのためのコンタクト孔とフリンジ・セグメントのための周辺領域が形成される。表面安定化層の最外部領域は切断トラックとして残される。
【００３３】
フリンジ・セグメントのためのさらなる金属層をボンディングパッドの金属化処理時に形成しても良い。
【００３４】
続いて、切断トラックに沿って個々の集積回路に切断する。この切断処理は、例えば、少し切ってから切断したり、レーザ加工してから切断したり、ノコギリのようなもので切ったり、研磨することが出来る。
【００３５】
集積回路を機械的ダメージや化学的又は環境の影響から保護するために、集積回路にケーシング処理を施す。この処理により熱を分散して外へ逃がすことが出来る。
【００３６】
多くの場合、石英を含む熱可塑性のエポキシ樹脂で構造体を圧縮モールディングでコーティングする。湿気に対する保護が必要な場合、又は、集積回路を比較的高温下で動作させる必要がある場合、金属又はセラミックでケーシングする。このケーシングの底部が金属又はセラミックの支持プレートとなる。ボンディングの後、金属カバーでハウジングを密閉し、ハンダ付け、溶接又はガラスでシーリングする。モールディング、ハンダ付け、溶接又はガラス・シーリング処理で集積回路をケーシングすることにより熱応力と剪断応力を構造体に加える。これは、金属層と表面安定化層が異なる熱膨張係数を有するからである。処理中に構造体から発生する熱により同様な熱負荷が加わる。この発明の構造体のフリンジ・セグメントによれば、ストレスが加わるとフリンジ・セグメントがプラスティックのように変形して、横方向の剪断応力による亀裂や剥離が構造体に生じなくなる。
【図面の簡単な説明】
【００３７】
【図１】２金属層から成るフリンジ・セグメントを備えたプラナー技術により製造された集積回路の断面図である。
【図２】２金属層と１接着層から成るフリンジ・セグメントを備えたＳＯＩ技術により製造された集積回路の断面図である。
Claims (7)
- 基板と、回路素子と、回路素子間相互接続エレメントと、表面安定化層と延性材料のフリンジ・セグメントを有する構成体を備えた集積回路であって、前記構成体の底面が主に前記基板から成り、前記構成体のカバー面が主に前記表面安定化層と前記フリンジ・セグメントから成り、そして前記構成体の横壁が前記基板と前記フリンジ・セグメントから成ることを特徴とする集積回路。
- 前記延性材料は、延性金属、延性接着剤、延性ポリマーのいずれかであることを特徴とする請求項１記載の集積回路。
- 前記延性材料は２５Ｍｐａ√ｍ以上の破壊靱性ＫＩｃを有することを特徴とする請求項１記載の集積回路。
- 前記延性材料は、延性金属であるアルミニウム、チタン、金、銀、ニッケル及びこれらの合金のいずれかであることを特徴とする請求項１記載の集積回路。
- 前記フリンジ・セグメントは一つの金属層より成ることを特徴とする請求項１記載の集積回路。
- 前記フリンジ・セグメントは二つの金属層より成ることを特徴とする請求項１記載の集積回路。
- 前記フリンジ・セグメントは二つの金属層と一つの接着層より成ることを特徴とする請求項１記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10126955A DE10126955A1 (de) | 2001-06-01 | 2001-06-01 | Integrierte Schaltung mit energieabsorbierender Struktur |
| PCT/IB2002/002011 WO2002097868A2 (en) | 2001-06-01 | 2002-06-03 | Integrated circuit having an energy-absorbing structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004533119A true JP2004533119A (ja) | 2004-10-28 |
Family
ID=7687042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003500955A Withdrawn JP2004533119A (ja) | 2001-06-01 | 2002-06-03 | エネルギ吸収構造を備えた集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040150072A1 (ja) |
| EP (1) | EP1428244A2 (ja) |
| JP (1) | JP2004533119A (ja) |
| CN (1) | CN1529909A (ja) |
| DE (1) | DE10126955A1 (ja) |
| WO (1) | WO2002097868A2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6860652B2 (en) * | 2003-05-23 | 2005-03-01 | Intel Corporation | Package for housing an optoelectronic assembly |
| US7255494B2 (en) * | 2003-05-23 | 2007-08-14 | Intel Corporation | Low-profile package for housing an optoelectronic assembly |
| US6894318B2 (en) * | 2003-08-20 | 2005-05-17 | Texas Instruments Incorporated | Diode having a double implanted guard ring |
| TW200534366A (en) * | 2004-03-05 | 2005-10-16 | Koninkl Philips Electronics Nv | Electronic device with stress relief element |
| TWI555145B (zh) * | 2014-12-31 | 2016-10-21 | 矽品精密工業股份有限公司 | 基板結構 |
| DE112019000051T5 (de) * | 2018-03-29 | 2020-01-23 | Ngk Insulators, Ltd. | Gassensorelement |
| US11233288B2 (en) * | 2018-07-11 | 2022-01-25 | International Business Machines Corporation | Silicon substrate containing integrated porous silicon electrodes for energy storage devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955037A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置 |
| JPS62287645A (ja) * | 1986-06-06 | 1987-12-14 | Nec Corp | 半導体集積回路 |
| US4939032A (en) * | 1987-06-25 | 1990-07-03 | Aluminum Company Of America | Composite materials having improved fracture toughness |
| US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
| US5084415A (en) * | 1989-10-23 | 1992-01-28 | At&T Bell Laboratories | Metallization processing |
| JPH0697165A (ja) * | 1992-09-16 | 1994-04-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE19530878A1 (de) * | 1995-08-10 | 1997-02-13 | Optosys Gmbh Berlin | Verfahren zum Hermetisieren von COB-Aufbauten |
| DE69728852D1 (de) * | 1997-01-31 | 2004-06-03 | St Microelectronics Srl | Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement |
| US6288442B1 (en) * | 1998-09-10 | 2001-09-11 | Micron Technology, Inc. | Integrated circuit with oxidation-resistant polymeric layer |
| EP1020907B1 (en) * | 1999-01-15 | 2010-12-01 | STMicroelectronics Srl | Periphery barrier structure for integrated circuits |
-
2001
- 2001-06-01 DE DE10126955A patent/DE10126955A1/de not_active Withdrawn
-
2002
- 2002-06-03 US US10/479,371 patent/US20040150072A1/en not_active Abandoned
- 2002-06-03 EP EP02733121A patent/EP1428244A2/en not_active Withdrawn
- 2002-06-03 CN CNA028019989A patent/CN1529909A/zh active Pending
- 2002-06-03 JP JP2003500955A patent/JP2004533119A/ja not_active Withdrawn
- 2002-06-03 WO PCT/IB2002/002011 patent/WO2002097868A2/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002097868A2 (en) | 2002-12-05 |
| US20040150072A1 (en) | 2004-08-05 |
| CN1529909A (zh) | 2004-09-15 |
| WO2002097868A3 (en) | 2004-04-08 |
| EP1428244A2 (en) | 2004-06-16 |
| DE10126955A1 (de) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI298913B (ja) | ||
| KR100727519B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
| US6753238B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7859097B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
| KR20090101435A (ko) | 반도체 장치 | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4383274B2 (ja) | 半導体装置および半導体ウエハの製造方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004533119A (ja) | エネルギ吸収構造を備えた集積回路 | |
| JP2008159948A (ja) | 半導体装置 | |
| JP5361264B2 (ja) | 半導体装置 | |
| JPH0936166A (ja) | ボンディングパッド及び半導体装置 | |
| TW201631718A (zh) | 晶片封裝體及其製造方法 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4422380B2 (ja) | 半導体装置の製造方法 | |
| US7498676B2 (en) | Semiconductor device | |
| US20080093722A1 (en) | Encapsulation type semiconductor device and manufacturing method thereof | |
| JP2006019424A (ja) | Ｓｏｉ基板およびその製造方法ならびに半導体装置 | |
| JPH0845935A (ja) | 多層配線の形成方法 | |
| JP2006210802A (ja) | 半導体装置 | |
| JP2008159950A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061221 |