DE19530878A1 - Verfahren zum Hermetisieren von COB-Aufbauten - Google Patents

Verfahren zum Hermetisieren von COB-Aufbauten

Info

Publication number
DE19530878A1
DE19530878A1 DE1995130878 DE19530878A DE19530878A1 DE 19530878 A1 DE19530878 A1 DE 19530878A1 DE 1995130878 DE1995130878 DE 1995130878 DE 19530878 A DE19530878 A DE 19530878A DE 19530878 A1 DE19530878 A1 DE 19530878A1
Authority
DE
Germany
Prior art keywords
component
hermetic sealing
wire bridges
covered
hardening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1995130878
Other languages
English (en)
Inventor
Dieter Dipl Ing Prietzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optosys Berlin GmbH
Original Assignee
Optosys Berlin GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optosys Berlin GmbH filed Critical Optosys Berlin GmbH
Priority to DE1995130878 priority Critical patent/DE19530878A1/de
Publication of DE19530878A1 publication Critical patent/DE19530878A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Hermetisieren von COB-Aufbauten. Das Verfahren ist beispielsweise anwendbar bei dynamischen RAM-Bausteinen in COB-Bauweise.
Es ist allgemein bekannt, die als Nacktchips auf die Leiter­ platte montierten Bauelemente mit einer Abdeckung aus einem gefüllten Gießharz zu versehen. Durch die Entwicklung von Modu­ len 4MB × 9 erhöhte sich bereits die Chipzahl gegenüber dem Modul 1MB × 9 beim Einsatz von 4MB-Chips von 3 Chips auf 9 Chips bei gleicher Fläche. Die Erhöhung der Chipanzahl bei gleicher zur Verfügung stehender Fläche bedeutet eine wesentliche Ver­ ringerung des Chipabstandes. Bei einem Verguß mit Epoxidharz ist darauf zu achten, daß die Abdeckungen nicht ineinanderfließen, um die Entstehung einer geschlossenen Grenzfläche Epoxidharz/Leiter­ platte zu vermeiden. Diese geschlossenen Grenzfläche kann die Ursache für das Entstehen von Materialspannungen in der Lei­ terplatte sein.
Zur Vermeidung der Entstehung von Materialspannungen sind eine Reihe von Lösungen bekannt geworden. Eine Lösung sieht bei­ spielsweise vor, daß das Speichermodul für einen PC als ein Gehäuse ausgebildet ist, deren Grundfläche durch die Leiter­ platte gebildet ist und daß auf der Leiterplatte ein Rahmen angeordnet ist, der mit einem Deckel abdeckbar ist.
Eine weitere bekannte Lösung zeichnet sich zur Vermeidung des Entstehens mechanischer Spannungen dadurch aus, daß die bei der Herstellung des Speichermoduls zum Einsatz kommenden Stoffe hinsichtlich ihrer Ausdehnungskoeffizienten und ihrer Anordnung aufeinander abgestimmt sind.
Alle diese Maßnahmen haben sich in der Praxis bewährt. Es hat sich gezeigt, daß durch den Betrieb des PC′s während der Herme­ tisierung gebildete Lufteinschlüsse die Zuverlässigkeit negativ beeinflussen können.
Zweck der Erfindung ist es, die Zuverlässigkeit von dynamischen RAM-Bausteinen weiter zu erhöhen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Hermetisieren von COB-Aufbauten anzugeben, mit dem Luftein­ schlüsse beim Hermetisieren von COB-Aufbauten vermieden werden.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zuerst mit dem Hermetisierungsmittel ein äußerer Ring in Form einer Raupe um die äußere Geometrie des Bauelementes gelegt wird. In einem weiteren Verfahrensschritt werden durch Legen einer zwei­ ten die erste Raupe teilweise überlappenden Raupe die Bonddrähte stabilisiert. Das Legen des äußeren Ringes kann bei kleineren Chipabmessungen auch bereits in einem Verfahrensschritt erfol­ gen. Es ist aber durchaus möglich, daß dieser äußere Ring aus mehreren gelegten Raupen um das abzudeckende Bauelement gebildet wird. Anschließend erfolgt bei ca. 65°C eine Vorhärtung der ab­ gedeckten Aufbauten, wobei bei dieser Temperatur die Masse fließfähig ist. Die Masse kann somit auch gut durch die Zwi­ schenräume der Bonddrähte dringen und das Volumen unter den Bondbrücken bis zum Chip hin ausfüllen. Wichtig in diesem Zu­ sammenhang ist, daß insbesondere bei einer dichten Anordnung der Aufbauten auf dem Modul ein Ineinanderlaufen des Hermetisie­ rungsmittels benachbarter Chips vermieden wird, da anderenfalls mechanische Spannungen entstehen können, die eine weitere Stö­ rungsquelle in bezug auf die Funktionssicherheit darstellen. Nach dem Vorhärten erfolgt die abschließende Abdeckung des Bauelementes in der Weise, daß zunächst die innere Bondung sta­ bilisiert wird. Das Hermetisierungsmittel wird im Winkel von 90° zu den Bonddrähten aufgetragen. Bei dieser Verfahrensweise wird die Bondbrücke abwechselnd nach beiden Seiten bewegt, wodurch eine gute Ausfüllung des Zwischenraumes mit dem Hermetisierungs­ mittel angestrebt wird und damit die Luft entweichen kann. An­ schließend erfolgt nach einer mäanderförmigen Bewegung die voll­ ständige Abdeckung des Bauelementes.
Die zeitliche Abfolge zwischen den einzelnen Verfahrensschritten beim Auftrag des Hermetisierungsmittels ist so gewählt, daß das Mittel in einer Art Ruhepause seine Viskosität erhöhen kann und damit durch den nachfolgenden Auftrag nicht weggedrückt wird.
Das Ziel dieser Maßnahmen-besteht darin, durch diese spezielle Technologie die Entstehung von Luftblasen während des Prozesses der Abdeckung und Hermetisierung zu vermeiden. Die Luftblasen stellen bei der thermischen Wechselbelastung eines PC′s durch den unterschiedlichen Ausdehnungskoeffizienten für die Kontakt­ verbindungen eine Gefährdung dar, die zu Ausfällen bei den Kon­ taktverbindungen führen kann, wodurch die Zuverlässigkeit des Bauelementes und des gesamten Moduls nicht mehr gegeben ist.
Die Erfindung wird nachstehend anhand der Zeichnungen beispiels­ halber noch näher erläutert:
Die Zeichnung veranschaulicht teilweise im Schnitt eine schema­ tische Darstellung der Anordnung der ersten Raupen.
Auf das Leiterplattenboard 1 wird zunächst eine erste Raupe 2 um die äußere Geometrie des abzudeckenden Bauelementes 5 gelegt. In einem weiteren Verfahrensschritt wird eine zweite Raupe 3 teil­ weise die erste Raupe 2 überlappend so gelegt, daß diese zu­ gleich die Bonddrahtbrücken 4 auf dem Leiterplattenboard 1 sta­ bilisiert. Nach dem nun sich anschließenden Vorhärten erfolgt eine Stabilisierung der inneren Bondung in einem weiteren Ver­ fahrensschritt. Hierbei hat es sich als zweckmäßig erwiesen, wenn die Zufuhr des Hermetisierungsmittels im Winkel von ca. 90° zu den Bonddrähten vorgenommen wird. Mit dieser Verfahrensweise wird eine gute Ausfüllung der Zwischenräume zwischen den Bond­ drahtbrücken erreicht.
Die beschriebene Technologie ist vorteilhaft bei geringem Pad­ abstand auf den Chips sowie bei sehr dichten Bondbrückenabstän­ den einsetzbar.

Claims (3)

1. Verfahren zum Hermetisieren von COB-Aufbauten bei dem Nackt­ bauelemente auf einem Board angeordnet sind, dadurch gekenn­ zeichnet, daß in einem ersten Verfahrensschritt ein äußerer Ring in Form mindestens einer ersten Raupe (2) um das abzudeckende Bauelement (5) so gelegt wird, daß das Hermetisierungsmittel die äußere Geometrie des Bauelementes (5) und die Bonddrähte (4) auf dem Leiterplattenboard (1) fixiert und daß anschließend eine Vorhärtung der abgedeckten Bauelemente (5) bei ca. 65°C erfolgt und daß nach dem Vorhärten die Bonddrahtbrücken verfüllt werden und danach eine abschließende vollständige Hermetisierung des Bauelementes (5) mit der vollständigen Abdeckung der Bonddraht­ brücken erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verfüllung der Bonddrahtbrücken dergestalt erfolgt, daß zunächst im Winkel von ca. 90° zu den Bonddrähten (5) das Hermetisie­ rungsmittel zwischen die Bonddrahtbrücken eingebracht und daß danach mäanderförmig die vollständige Abdeckung des Bauelementes vorgenommen wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der erste Verfahrensschritt zur Abdeckung der äußeren Geometrie des Bauelementes (5) das Legen einer ersten Raupe (2) und einer sich hieran anschließenden die erste Raupe (2) teilweise über­ lappenden zweiten Raupe (3) umfaßt.
DE1995130878 1995-08-10 1995-08-10 Verfahren zum Hermetisieren von COB-Aufbauten Withdrawn DE19530878A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995130878 DE19530878A1 (de) 1995-08-10 1995-08-10 Verfahren zum Hermetisieren von COB-Aufbauten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995130878 DE19530878A1 (de) 1995-08-10 1995-08-10 Verfahren zum Hermetisieren von COB-Aufbauten

Publications (1)

Publication Number Publication Date
DE19530878A1 true DE19530878A1 (de) 1997-02-13

Family

ID=7770101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995130878 Withdrawn DE19530878A1 (de) 1995-08-10 1995-08-10 Verfahren zum Hermetisieren von COB-Aufbauten

Country Status (1)

Country Link
DE (1) DE19530878A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002097868A2 (en) * 2001-06-01 2002-12-05 Koninklijke Philips Electronics N.V. Integrated circuit having an energy-absorbing structure
US6815263B2 (en) 2000-05-17 2004-11-09 Dr. Johannes Heidenhain Gmbh Component assembly and method for producing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815263B2 (en) 2000-05-17 2004-11-09 Dr. Johannes Heidenhain Gmbh Component assembly and method for producing the same
WO2002097868A2 (en) * 2001-06-01 2002-12-05 Koninklijke Philips Electronics N.V. Integrated circuit having an energy-absorbing structure
WO2002097868A3 (en) * 2001-06-01 2004-04-08 Koninkl Philips Electronics Nv Integrated circuit having an energy-absorbing structure

Similar Documents

Publication Publication Date Title
DE4241684C2 (de) Halbleiterbauteilgehäuse
DE68909195T2 (de) Elektrische Verbindungsanordnung und Verfahren zur Herstellung einer elektrischen Verbindung.
EP1602625A1 (de) Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE3688164T2 (de) Packung mit einem Substrat und mindestens einem elektronischen Bauelement.
DE19845316A1 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3708309A1 (de) Chip-packung
DE10324139A1 (de) Mikroelektromechanisches Bauteil und Verfahren zu seiner Herstellung
DE19927873C2 (de) Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
DE102013103580A1 (de) Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben
DE69837175T2 (de) Verfahren zum Versiegeln von elektronischen Bauteilen mit einem Harz
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE10161936A1 (de) Elektroniksteuereinheit
DE69932135T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE19530878A1 (de) Verfahren zum Hermetisieren von COB-Aufbauten
DE102014223835A1 (de) Getriebesteuermodul für den Einsatz in einem kontaminierenden Medium, TCU-Baugruppe zur Verwendung in einem solchen Getriebesteuermodul und Verfahren zur Herstellung eines solchen Getriebesteuermodules
DE10058593A1 (de) Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements
DE19755155B4 (de) Elektronisches Modul
DE19626087C2 (de) Integrierte Halbleiterschaltung mit Leiterrahmen und Gehäuse
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE69828163T2 (de) Gerät zum formen von kunststoffverpackungen
EP0472766A1 (de) Verfahren zum Abdecken eines kontaktierten Halbleiterchips
DE3901402A1 (de) Verfahren zur herstellung einer chipkarte
WO2003058704A1 (de) Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten

Legal Events

Date Code Title Description
8141 Disposal/no request for examination