DE10058593A1 - Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements - Google Patents

Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements

Info

Publication number
DE10058593A1
DE10058593A1 DE10058593A DE10058593A DE10058593A1 DE 10058593 A1 DE10058593 A1 DE 10058593A1 DE 10058593 A DE10058593 A DE 10058593A DE 10058593 A DE10058593 A DE 10058593A DE 10058593 A1 DE10058593 A1 DE 10058593A1
Authority
DE
Germany
Prior art keywords
gel
electronic component
chip
diepad
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10058593A
Other languages
English (en)
Inventor
Stefan Mueller
Frieder Haag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE10058593A priority Critical patent/DE10058593A1/de
Priority to PCT/DE2001/004394 priority patent/WO2002043142A2/de
Priority to EP01997846A priority patent/EP1340256A2/de
Priority to KR10-2003-7006988A priority patent/KR20040014420A/ko
Priority to US10/432,943 priority patent/US20040084784A1/en
Priority to JP2002544779A priority patent/JP2004515060A/ja
Publication of DE10058593A1 publication Critical patent/DE10058593A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

Es wird ein verpacktes elektronisches Bauelement bzw. ein Verfahren zur Verpackung eines elektronischen Bauelements vorgeschlagen, bei dem ein Chip (1) auf der Oberseite eines Diepad (2) befestigt wird. Der Diepad (2) und der Chip (1) sind von einer Plastikmasse (3) umschlossen. Auf der Oberseite des Chips (1) und auf der Unterseite des Diepad (2) ist ein Gel (11, 12) angeordnet.

Description

Stand der Technik
Die Erfindung geht aus von einem verpackten elektronischen Bauelement bzw. einem Verfahren zur Verpackung eines elektronischen Bauelements nach der Gattung der unabhängigen Patentansprüche.
Es sind bereits verpackte elektronische Bauelemente bekannt, bei denen ein Halbleiterchip auf einer Oberseite eines Diepads eines Leadframes befestigt wird. In einem nachfolgenden Schritt wird dann der Diepad und der Chip und weitere Teile des Leadframes von einer Plastikmasse umschlossen, so dass eine hermetische Verpackung für den Chip geschaffen wird.
Vorteile der Erfindung
Das erfindungsgemäße verpackte elektronische Bauelement bzw. das erfindungsgemäße Verfahren zur Verpackung eines elektronischen Bauelements hat demgegenüber den Vorteil, dass mechanische Spannungen, die aus den unterschiedlichen thermischen Ausdehnungskoeffizienten der Plastikmasse, des Diepads und des Halbleiterchips resultieren, verringert werden.
Weitere Vorteile und Verbesserungen ergeben sich durch die Maßnahmen der abhängigen Patentansprüche. Besonders vorteilhaft wird ein Silikon- oder Fluorsilikongel verwendet. Als Plastikmasse, von der der Chip umschlossen wird, wird besonders einfach ein thermoplastischer Kunststoff verwendet, der durch Spritzguß verarbeitet werden kann. Das Gel sollte dann eine entsprechende Temperaturbeständigkeit aufweisen. Das Gel kann wahlweise erst auf eine erste Seite aufgebracht werden und vor dem Aufbringen eines Gels auf einer zweiten Seite einer Aushärtung unterzogen werden. Es können so nahezu alle Gelarten verwendet werden. Entsprechend dickflüssige Gele können auch auf zwei Seiten aufgebracht werden und erst danach einer Aushärtung unterzogen werden. Besonders einfach können dabei Gele verwendet werden, die unter Einfluß von Ultraviolett-Licht härten oder aktiviert werden oder bereits bei Raumtemperatur aushärten.
Zeichnungen
Ausführungsbeispiele der Erfindung werden in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die Fig. 1 ein herkömmliches verpacktes elektronisches Bauelement und Fig. 2 ein erfindungsgemäßes verpacktes elektronisches Bauelement.
Beschreibung
In der Fig. 1 wird ein Querschnitt durch ein herkömmliches elektronisches Bauelement gezeigt. Das elektronische Bauelement weist einen Halbleiterchip 1 auf, der auf einem metallischen Diepad 2 angeordnet ist. Die Oberseite des Halbleiterchips 1 ist elektrisch durch Bonddrähte 5 mit Leiterbahnelementen 4 verbunden. Der Halbleiterchip 1, der Diepad 2, die Bonddrähte 5 und teilweise auch die Leiterbahnelemente 4 sind von einer Plastikmasse 3 umgeben, die die eigentliche Verpackung des elektronischen Bauelements bildet. Das elektronische Bauelement besteht von außen betrachtet somit aus der Plastikmasse 3, aus der die Leiterbahnelemente 4 herausführen. Die Leiterbahnelemente 4 sind meistens nach unten abgebogen, um die Befestigung auf einer Leiterplatte zu ermöglichen.
Zur Herstellung derartiger Bauelemente wird üblicherweise aus einem Metallband ein sogenannter Leadframe herausgestanzt, der die Leiterbahnelemente 4 und den Diepad 2 aufweist. Die Verpackung erfolgt dann, indem der Halbleiterchip 1 durch Kleben, Löten oder dergleichen auf dem Diepad 2 befestigt wird und Bonddrähte zwischen der Oberseite des Halbleiterchips 1 und den Leiterbahnelementen 4 gezogen werden. Danach erfolgt dann die Einbettung dieser Vorrichtung in die Plastikmasse 3, welches üblicherweise durch Spritzgießen erfolgt. Dazu wird der Leadframe mit dem Diepad 2 und teilweise den Leiterbahnelementen 4 mit dem auf dem Diepad 2 angeordneten Halbleiterchip 1 in eine Form gebracht und die Form wird mit einer Plastikmasse gefüllt. Üblicherweise wird dazu ein thermoplastischer Kunststoff verwendet, der durch Erwärmen in einen Zustand gebracht wird, dass er in die Form gepresst werden kann, um den Hohlraum der Form auszufüllen. Nach dem Erhärten der Plastikmasse 3 wird dann das elektronische Bauelement aus der Form genommen.
Problematisch ist dabei, dass unterschiedliche Materialien verwendet werden. Der thermische Ausdehnungskoeffizient von den üblichen Halbleitermaterialien, beispielsweise Silizium, unterscheidet sich deutlich von den thermischen Ausdehnungskoeffizienten der meisten Metalle und von den thermischen Ausdehnungskoeffizienten der Plastikmaterialien für die Verpackung von Halbleiterchips. Zur Minimierung der Spannungen zwischen dem Halbleiterchip und dem Material des Diepads 2 können für den Diepad 2 metallische Materialien verwendet werden, die einen thermischen Ausdehnungskoeffizienten aufweisen, der nahe bei Silizium liegt (z. B. FeNi 42%). Es stehen jedoch keine Materialien für die Plastikmasse 3 zur Verfügung die von ihrem thermischen Ausdehnungskoeffizienten an den thermischen Ausdehnungskoeffizienten des Halbleiterchips 1 angepasst sind.
In der Fig. 2 wird nun ein Querschnitt durch ein erfindungsgemäßes verpacktes elektronisches Bauelement gezeigt. Mit den Bezugszahlen 1 bis 5 sind wieder die gleichen Elemente wie in der Fig. 1 bezeichnet. Auf der Oberseite des Halbleiterchips 1 und auf der Unterseite des Diepads 2 ist jedoch im Unterschied zur Fig. 1 ein Gel 11, 12 aufgebracht. Bei dem Gel 11, 12 handelt es sich um ein Material, welches leicht verformbar ist und somit nur sehr geringe Kräfte auf den Halbleiterchip 1 ausüben kann. Insbesondere ist das Gel 11, 12 nicht geeignet, um Verformungen der Plastikmasse 3 auf den Halbleiterchip 1 zu übertragen. Die thermisch bedingte Verformung der Plastikmasse 3 relativ zum Halbleiterchip 1 kann somit nicht nennenswerte Kräfte im Halbleiterchip 1 erzeugen. Es wird somit eine Entkopplung der thermischen Bewegungen der Plastikmasse 3 und des Halbleiterchips 1 erreicht, wodurch thermisch bedingte Verspannungen im Halbleiterchip 1 vermieden werden.
Das Aufbringen des Gels 11, 12 erfolgt in einem flüssigen Zustand, wobei die Viskosität des Gels beim Aufbringen entsprechend eingestellt werden kann. Nach dem Aufbringen des Gels 11, 12 erfolgt ein Aushärteschritt, bei dem die Elastizität des Gels von einem dünnflüssigeren Zustand beim Aufbringen zu einem etwas zähflüssigerem Endzustand verändert wird. Alternativ kann zunächst auf einer Seite, beispielsweise auf der Oberseite, des Halbleiterchips das Gel 11 aufgebracht werden und es erfolgt dann ein Aushärtschritt. Nach diesem Aushärtschritt kann dann das Leadframe gedreht werden, so dass dann die Unterseite des Diepad 2 nach oben weist. Es erfolgt dann das Aufbringen des Gels 12 auf der Unterseite des Diepad mit einem anschließenden Aushärtschritt. Alternativ ist es aber auch möglich beide Seiten, d. h. sowohl die Oberseite des Halbleiterchips 1 wie auch die Unterseite des Diepad 2, mit einem etwas dünnflüssigerem Gel zu beschichten und erst danach durch einen Aushärtschritt den Endzustand der Gelschichten 11, 12 einzustellen. Dazu ist es jedoch erforderlich, dass bereits im nichtausgehärteten Zustand das Gel ausreichend zähflüssig ist und eine ausreichende Haftung aufweist. Es können Gele verwendet werden, die bei Raumtemperatur aushärten, oder die unter UV-Licht aushärten oder bei denen die Aushärtung durch UV-Licht aktiviert wird.

Claims (9)

1. Verpacktes elektronisches Bauelement bei dem ein Chip (1) auf einer Oberseite eines Diepad (2) eines Leadframe befestigt ist und der Diepad (2) und der Chip (1) von einer Plastikmasse (3) umschlossen sind, dadurch gekennzeichnet, dass auf einer Oberseite des Chips (1) und auf einer Unterseite des Diepads (2) ein Gel (11, 12) angeordnet ist.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass für das Gel (11, 12) ein Silikongel oder Floursilikongel verwendet wird.
3. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die Plastikmasse (3) ein thermoplastischer Kunststoff verwendet wird.
4. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gel (11, 12) bei einer Temperaturbeständigkeit, bei der die Plastikmasse (3) mittels Spritzguß verarbeitet werden kann.
5. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Chip ein mikromechanisches Bauelement aufweist.
6. Verfahren zum Verpacken eines elektronischen Bauelements, bei dem ein Chip (1) auf einem Diepad (2) eines Leadframe aufgebracht wird und in einer Plastikmasse (3) eingebettet wird, dadurch gekennzeichnet, dass vor dem Einbetten auf einer Oberseite des Chip (1) und auf einer Unterseite des Diepad (2) ein Gel (11, 12) aufgebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Gel (11, 12) zuerst auf einer Seite aufgebracht wird, danach ein Aushärtschritt für das Gel (11, 12) erfolgt und dass erst danach Gel (11, 12) auf einer anderen Seite aufgebracht wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass Gel (11, 12) sowohl auf der Oberseite des Chip (1) wie auch auf der Unterseite des Diepad (2) aufgebracht wird und danach ein Aushärtschritt für das Gel (11, 12) erfolgt.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass ein Gel (11, 12) verwendet wird, welches bei Raumtemperatur aushärtet, unter UV-Licht aushärtet, oder bei dem die Aushärtung durch UV-Licht aktiviert wird.
DE10058593A 2000-11-25 2000-11-25 Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements Ceased DE10058593A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10058593A DE10058593A1 (de) 2000-11-25 2000-11-25 Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements
PCT/DE2001/004394 WO2002043142A2 (de) 2000-11-25 2001-11-21 Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements
EP01997846A EP1340256A2 (de) 2000-11-25 2001-11-21 Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements
KR10-2003-7006988A KR20040014420A (ko) 2000-11-25 2001-11-21 패키지된 전기 구성 요소 및 전기 구성 요소의 패키지를위한 방법
US10/432,943 US20040084784A1 (en) 2000-11-25 2001-11-21 Packaged electronic component and method for packaging an electronic component
JP2002544779A JP2004515060A (ja) 2000-11-25 2001-11-21 封止された電子素子および電子素子を封止する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10058593A DE10058593A1 (de) 2000-11-25 2000-11-25 Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements

Publications (1)

Publication Number Publication Date
DE10058593A1 true DE10058593A1 (de) 2002-06-06

Family

ID=7664663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10058593A Ceased DE10058593A1 (de) 2000-11-25 2000-11-25 Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements

Country Status (6)

Country Link
US (1) US20040084784A1 (de)
EP (1) EP1340256A2 (de)
JP (1) JP2004515060A (de)
KR (1) KR20040014420A (de)
DE (1) DE10058593A1 (de)
WO (1) WO2002043142A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004028958A2 (de) * 2002-09-19 2004-04-08 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches bauelement und verfahren
DE102008002268A1 (de) 2008-06-06 2009-12-10 Robert Bosch Gmbh Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
DE102008043773A1 (de) 2008-11-17 2010-05-20 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
DE10300594B4 (de) * 2003-01-10 2013-01-17 Robert Bosch Gmbh Bauelement und Verfahren

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same
DE102006025868A1 (de) * 2006-06-02 2007-12-06 Robert Bosch Gmbh Bonddraht und Bondverbindung mit einem Bonddraht
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
DE102009002519A1 (de) * 2009-04-21 2010-10-28 Robert Bosch Gmbh Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben
US8564954B2 (en) * 2010-06-15 2013-10-22 Chipmos Technologies Inc. Thermally enhanced electronic package
US10304788B1 (en) * 2018-04-11 2019-05-28 Semiconductor Components Industries, Llc Semiconductor power module to protect against short circuit event

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119757A (ja) * 1983-12-01 1985-06-27 New Japan Radio Co Ltd 半導体装置の製造方法
JPS61182234A (ja) * 1985-02-08 1986-08-14 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63114242A (ja) * 1986-10-31 1988-05-19 Toshiba Corp 半導体装置
US4823605A (en) * 1987-03-18 1989-04-25 Siemens Aktiengesellschaft Semiconductor pressure sensor with casing and method for its manufacture
JP2513018B2 (ja) * 1988-08-05 1996-07-03 富士電機株式会社 半導体集積回路およびその製造方法
JP2594142B2 (ja) * 1988-11-30 1997-03-26 東芝シリコーン株式会社 電子部品の製造方法
JPH02205056A (ja) * 1989-02-03 1990-08-14 Hitachi Ltd 集積回路パッケージ
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
JPH07335790A (ja) * 1994-06-06 1995-12-22 Toray Dow Corning Silicone Co Ltd 半導体素子保護用組成物および半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004028958A2 (de) * 2002-09-19 2004-04-08 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches bauelement und verfahren
WO2004028958A3 (de) * 2002-09-19 2004-07-22 Bosch Gmbh Robert Elektrisches und/oder mikromechanisches bauelement und verfahren
DE10300594B4 (de) * 2003-01-10 2013-01-17 Robert Bosch Gmbh Bauelement und Verfahren
DE102008002268A1 (de) 2008-06-06 2009-12-10 Robert Bosch Gmbh Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
DE102008043773A1 (de) 2008-11-17 2010-05-20 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements

Also Published As

Publication number Publication date
WO2002043142A3 (de) 2002-11-28
EP1340256A2 (de) 2003-09-03
WO2002043142A2 (de) 2002-05-30
US20040084784A1 (en) 2004-05-06
KR20040014420A (ko) 2004-02-14
JP2004515060A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
DE102010030960B4 (de) Verfahren zur Herstellung eines schwingungsgedämpften Bauteils
EP1602625A1 (de) Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung
EP0513410A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
DE4203832A1 (de) Halbleiter-druckaufnehmer
DE102011003195B4 (de) Bauteil und Verfahren zum Herstellen eines Bauteils
DE10058593A1 (de) Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements
DE10355068B4 (de) Verfahren zum Montieren und Verkapseln eines integrierten Schaltkreises
DE4405710A1 (de) Vorrichtung mit einer Trägerplatte und Verfahren zum Aufbringen eines Passivierungsgels
DE19723202A1 (de) Rißfestes Halbleiterbauteil sowie Herstellungsverfahren und Herstellungsgerät hierfür
DE3810899C2 (de)
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE102010001759B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
DE4238113A1 (de) Anordnung zur spannungsfreien Chipmontage
DE112005000232T5 (de) Verfahren zur Verbindung von Keramik mit Kupfer, ohne dabei eine Wölbung im Kupfer zu erzeugen
DE112006003866B4 (de) Eine elektronische Mehrfachchip-Baugruppe mit reduzierter Spannung und Verfahren zu deren Herstellung
DE2837596A1 (de) Leuchtdiodenzeile fuer anzeigezwecke, insbesondere fuer die frequenzanzeige in autoradios, und verfahren zu deren herstellung
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE10130290A1 (de) Verfahren zur Herstellung einer Substratanordnung
EP1202347A2 (de) Verfahren zur Herstellung eines Metallträgerrahmens, Metallträgerrahmen und seine Verwendung
DE4408176A1 (de) Verfahren zur flächen- und höhenkontrollierten Verkapselung von auf einem Substrat angeordneten Bauelementen
DE19518027C2 (de) Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente
EP0691626A2 (de) Datenträger mit einem Modul mit integriertem Schaltkreis
EP1518270B1 (de) Verfahren zum herstellen einer verpackung für halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection