JPH02205056A - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JPH02205056A JPH02205056A JP1023857A JP2385789A JPH02205056A JP H02205056 A JPH02205056 A JP H02205056A JP 1023857 A JP1023857 A JP 1023857A JP 2385789 A JP2385789 A JP 2385789A JP H02205056 A JPH02205056 A JP H02205056A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- tab
- sealant
- circuit package
- silicone resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920002050 silicone resin Polymers 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 239000000565 sealant Substances 0.000 abstract description 11
- 230000008646 thermal stress Effects 0.000 abstract description 10
- 230000035882 stress Effects 0.000 abstract description 7
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract description 2
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路パッケージに係り、特に熱ストレス
に強い表面実装形パッケージに関する。
に強い表面実装形パッケージに関する。
一般に表面実装形パッケージは、日経エレクトロニクス
１９８７．１１．１６（ｎｏ４３４）ｐ１８７〜１９３
に記載のように、パッケージ全体を加熱してプリント基
板に搭載するため、搭載時の熱ストレスによりパッケー
ジのクラック等部品の信頼性を著しく低下させる。この
ため、従来においては、特開昭６２−２１０６６０号公
報に記載されているように集積回路素子を搭載するタブ
の下側をエツチングにより凹凸にしておき熱ストレスに
よる封止剤とタブ界面の応力を緩和するようにしていた
。
１９８７．１１．１６（ｎｏ４３４）ｐ１８７〜１９３
に記載のように、パッケージ全体を加熱してプリント基
板に搭載するため、搭載時の熱ストレスによりパッケー
ジのクラック等部品の信頼性を著しく低下させる。この
ため、従来においては、特開昭６２−２１０６６０号公
報に記載されているように集積回路素子を搭載するタブ
の下側をエツチングにより凹凸にしておき熱ストレスに
よる封止剤とタブ界面の応力を緩和するようにしていた
。
上記従来技術は、タブと封止剤の密着強度が完全でなく
、熱ストレスによるタブと封止剤接触部の応力は、タブ
サイズに比例して大きくなるため、タブサイズの大きい
ものに対し考慮されていなかった。
、熱ストレスによるタブと封止剤接触部の応力は、タブ
サイズに比例して大きくなるため、タブサイズの大きい
ものに対し考慮されていなかった。
本発明の目的は、従来の問題を解決し熱ストレスに対し
て強い集積回路パッケージを提供することにある。
て強い集積回路パッケージを提供することにある。
上記目的は、タブの下側をゲル状のシリコーン系樹脂で
覆うことにより達成される。
覆うことにより達成される。
タブの下側を覆ったゲル状のシリコーン系樹脂は、集積
回路パッケージに熱ストレスが加わった時に発生するタ
ブの下側の応力を緩和するように動作する。それによっ
て、タブの下側の応力が緩和されるためタブと封止剤と
の剥離および封止剤にひび割れが発生しなくなる。
回路パッケージに熱ストレスが加わった時に発生するタ
ブの下側の応力を緩和するように動作する。それによっ
て、タブの下側の応力が緩和されるためタブと封止剤と
の剥離および封止剤にひび割れが発生しなくなる。
以下、本発明の一実施例を第１図により説明する。第１
図は、本発明の一実施例である集積回路パッケージの断
面図を示す。集積回路素子１は、金属（一般に鉄系また
は銅系）からなるタブ２に銀ペースト等の接着剤３で接
続および固定される。
図は、本発明の一実施例である集積回路パッケージの断
面図を示す。集積回路素子１は、金属（一般に鉄系また
は銅系）からなるタブ２に銀ペースト等の接着剤３で接
続および固定される。
さらに、集積回路素子１上のポンディングパッド４とリ
ード端子５がボンディングワイヤ６により接続される。
ード端子５がボンディングワイヤ６により接続される。
タブ２の下側は、ゲル状のシリコーン系樹脂７で覆れて
いる。さらに全体をエポキシ樹脂等の封止剤８で保護し
た構造となっている。
いる。さらに全体をエポキシ樹脂等の封止剤８で保護し
た構造となっている。
本実施例によれば、集積回路パッケージ全体に熱ストレ
スが加わった時に発生する封止剤８とタブ２の熱膨張係
数の違いからくる応力をゲル状のシリコーン系樹脂７が
緩和し、封止剤８にひび割れ等が発生しなくなり、耐湿
性等の信頼性が向上できる効果がある。
スが加わった時に発生する封止剤８とタブ２の熱膨張係
数の違いからくる応力をゲル状のシリコーン系樹脂７が
緩和し、封止剤８にひび割れ等が発生しなくなり、耐湿
性等の信頼性が向上できる効果がある。
本発明によれば、集積回路パッケージに加わる熱ストレ
スによる応力をシリコーン系樹脂により緩和することが
できるため、封止剤にひび開塾等の発生を防止すること
ができ、耐湿性等の信頼性が向上する効果がある。
スによる応力をシリコーン系樹脂により緩和することが
できるため、封止剤にひび開塾等の発生を防止すること
ができ、耐湿性等の信頼性が向上する効果がある。
第１図は本発明の一実施例を示す集積回路パッケージの
断面図である。 １・・・集積回路素子、２・・・タブ、３・・・接着剤
、４・・・ポンディングパッド、５・・・リードフレー
ム、７・・・シリコーン系樹脂、８・・・封止剤。
断面図である。 １・・・集積回路素子、２・・・タブ、３・・・接着剤
、４・・・ポンディングパッド、５・・・リードフレー
ム、７・・・シリコーン系樹脂、８・・・封止剤。
Claims (1)
- １、集積回路素子が樹脂封止されている集積回路におい
て、集積回路素子を搭載するタブの下側をシリコーン系
の樹脂で覆ったことを特徴とする集積回路パッケージ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1023857A JPH02205056A (ja) | 1989-02-03 | 1989-02-03 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1023857A JPH02205056A (ja) | 1989-02-03 | 1989-02-03 | 集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205056A true JPH02205056A (ja) | 1990-08-14 |
Family
ID=12122105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1023857A Pending JPH02205056A (ja) | 1989-02-03 | 1989-02-03 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| WO2002043142A3 (de) * | 2000-11-25 | 2002-11-28 | Bosch Gmbh Robert | Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements |
-
1989
- 1989-02-03 JP JP1023857A patent/JPH02205056A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US6459145B1 (en) | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
| WO2002043142A3 (de) * | 2000-11-25 | 2002-11-28 | Bosch Gmbh Robert | Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857382B2 (ja) | 半導体チップパッケージ | |
| JP2734443B2 (ja) | 樹脂封止型半導体装置 | |
| JP3209977B2 (ja) | 半導体モジュ−ル | |
| JPH02205056A (ja) | 集積回路パッケージ | |
| JPH0638458B2 (ja) | チツプキヤリアとその製造方法 | |
| JPH0451582A (ja) | 混成集積回路装置 | |
| JPS611042A (ja) | 半導体装置 | |
| JP2743157B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6365655A (ja) | 樹脂封止型半導体装置 | |
| JPH06120406A (ja) | 半導体装置 | |
| JPH079961B2 (ja) | 樹脂封止形半導体装置 | |
| JPS61198656A (ja) | 半導体装置 | |
| JPH03276788A (ja) | 集積回路搭載用セラミックス基板 | |
| JP2712967B2 (ja) | 半導体装置 | |
| JPH02144946A (ja) | 半導体装置 | |
| KR100475335B1 (ko) | 반도체칩패키지 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JP2005150693A (ja) | チップパッケージ構造 | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JPS63248155A (ja) | 半導体装置 | |
| JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6066839A (ja) | 半導体装置 | |
| JPH027469Y2 (ja) | ||
| KR0142756B1 (ko) | 칩홀딩 리드 온 칩타입 반도체 패키지 | |
| JPH08330704A (ja) | 電子装置 |