KR0142756B1 - 칩홀딩 리드 온 칩타입 반도체 패키지 - Google Patents

Abstract

본 발명은 리드 온 칩타입의 반도체 패키지에 관한 것으로, 특히 반도체 칩의 중앙부를 따라 칩의 상부에 배치되고 접착테이프를 개재하여 칩이 부착되는 칩홀딩 리드와, 상기 반도체 칩의 사이드에 배치되는 내부리드와 상기 내부리드와 칩을 전기적으로 연결하기 위한 와이어를 몰딩수지로 봉지하여서 된 것을 특징으로 한다. 따라서, 본 발명에서는 크랙에 보다 강한 리드 온 칩 타입의 반도체 패키지를 제공할 수 있다.

Description

칩홀딩 리드 온 칩타입 반도체 패키지

제1a도는 종래의 리드 온 칩타입의 반도체 패키지의 부분 평면도.

제1b도는 종래의 리드 온 칩타입의 반도체 패키지의 부분 측면도.

제2a도는 종래의 리드 온 칩타입의 반도체 패키지의 유한요소해석을 통한 시물레이션에 의한 응력집중 상황을 나타낸 도면.

제2b도는 제2a도의 (가)부분의 확대도

제3도는 종래의 리드 온 칩타입의 반도체 패키지의 내부리드 디자인을 최적화한 예를 나타낸 부분 평면도.

제4도는 본 발명에 의한 칩홀딩 리드 온 칩타입의 반도체 패키지의 평면도.

제5도 및 제6도는 본 발명에 의한 칩홀딩 리드의 다양한 디자인을 나타내는 도면들.

제7도는 본 발명에 의한 칩홀딩 리드 온 칩타입의 반도체 패키지의 유한요소해석을 통한 시물레이션에 의한 응력집중 상황을 나타낸 도면.

본 발명은 리드 온 칩타입의 반도체 패키지에 관한 것으로서, 특히 크랙에 강한 칩홀딩 리드 온 칩 타입의 반도체 패키지에 관한 것이다. 반도체장치의 칩 사이즈의 대형화 및 한정된 패키지 사이즈에 대응하기 위하여 리드 온 칩(LOC;Lead On Chip)타입의 반도체 패키지가 확산되고 있는 추세이다. 그러나, 리드 온 칩 타입의 반도체 패키지는 칩상면에 리드를 부착시키기 위하여 접착테이프를 사용하는데 리드와 테이프 및 칩, 에폭시 몰드컴파운드들의 물성치의 미스매치로 인하여 패키지 크랙이 유발되는 문제가 있다. 특히, 리드와 접착테이프가 적층된 부위가 패키지 크랙이 취약하지만 리드 온 칩 타입의 패키지에서는 피할 수 없는 상황이다. 또한, 리드 온 칩 타입의 반도체 패키지에서는 리드 재질 사용에 한계가 있는바, 현재 일반적인 리드 재질로는 주로 합금계열 리드를 사용하고 있다. 이러한 합금계열 리드는 열적환경에 대하여 패키지 내부의 기계적 응력을 작게하여 패키지 크랙을 방지할 수는 있지만, 프린트 기판에 실장할 때, 외부 리드에 가해지는 솔더 조인트 부위에서는 매우 취약한 문제가 있다. 솔더 조인트 크랙을 방지하기 위하여 다른 재질의 리드, 즉 구리계열 리드를 고려할 수 있으나, 이 구리계열 리드는 패키지 내부 크랙에 취약하다. 그 이유는 리드가 칩과 에폭시몰드 컴파운드의 열팽창계수 차이에 의한 기계적 응력을 더욱 크게하여 리드의 모서리 부분 및 리드와 테이프가 접촉하는 부분에서 응력이 집중되기 때문이다. 이 현상은 칩의 중앙보다는 모서리로 갈수록 심화되는데 현재의 리드 온 칩타입의 패키지에서는 리드의 디자인 최적화를 기하여 이러한 문제를 해결해 보려고 노력하고 있으나, 어떠한 경우라도 합금계열 리드를 사용할 경우보다는 패키지 내부 응력정도는 크다. 본 발명의 목적은 이와 같은 문제점을 해결하기 위하여 솔더 조인트 크랙 및 패키지 내부의 크랙을 동시에 방지할 수 있는 리드 온 칩 타입의 반도체 패키지를 제공하는데 있다. 상기 목적을 달성하기 위하여 본 발명의 반도체 패키지는 반도체 칩의 중앙부를 따라 칩의 상부에 배치되고 접착테이프를 개재하여 칩이 부착되는 칩홀딩 리드와, 상기 반도체 칩의 사이드에 배치되는 내부리드와 상기 내부리드와 칩을 전기적으로 연결하기 위한 와이어를 몰딩수지로 봉지하여서 된 것을 특징으로 한다. 이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다. 먼저, 일반적인 리드 온 칩 타입의 반도체 패키지의 구성을 설명하고자 한다. 제1A도 및 제1B도를 참조하면, 일반적인 리드 온 칩타입의 패키지에서는 반도체 칩(10)상에 배치되는 내부리드(12)와 버스 바(14)의 배면에 접착테이프(18)를 개재하여 반도체 칩(10)이 리드에 부착된다. 20은 몰딩수지이고 22는 칩의 폭방향의 중심선이고 24는 칩의 길이방향의 중심선이다. 이러한 패키지 구조에서 리드를 합금계열을 사용한 경우에는 패키지 내부의 크랙을 유발시키는 주요인이 리드에 의한 것이라고 할 수 없지만, 구리계열을 사용하는 경우에는 접착테이프 및 몰딩수지와의 열팽창계수와 같은 물리적인 특성 차이로 인하여 제2A도 및 제2B도에 도시한 바와 같이, 유한요소해석을 통한 결과, 리드(12)와 칩(10)이 접착테이프(18)에 의해 접착되는 엣지부위에 응력이 집중되어 최대로 됨을 알 수 있다. 합금계열 리드를 사용하는 경우에 비해 응력수준이 2배이상으로 된다. 따라서, 제3도에 도시한 바와 같이, 리드설계의 최적화를 통하여 리드 및 칩의 접착영역이 칩의 폭방향 중앙(22)에 형성되지 않도록 하는 방식도 연구되고 있다. 그러나, 기존의 리드 온 칩타입의 패키지에서는 내부 리드를 칩의 상면에 부착하도록 되어 있기 때문에 칩의 중앙부로부터 내부리드를 이격시키는 것이 내부리드의 간격 및 리드 너비 등을 고려하게 되면 구조적으로 한정되게 된다. 따라서, 본 발명에서는 내부리드를 칩의 측방에 배치시키고 별도의 칩홀딩 리드를 채택한 것이다. 제4도를 참조하면, 본 발명에 의한 변형된 리드 온 칩, 일명 칩홀딩 리드 온 칩(CH-LOC)타입 반도체 패키지는 반도체 칩(40)의 사이드에 내부리드(42)가 배치되고 칩(40)상에는 칩홀딩 리드(44)가 칩의 길이 방향으로 배치된다. 내부리드와 칩의 전기적 연결은 종래의 와이어 본딩방식으로 연결되게 된다. 칩홀딩 리드(44)는 기존의 버스 바와 유사하나 전기적인 역할은 없고 단순히 칩을 홀딩하기 위한 기계적 역할만을 수행하게 된다. 따라서, 칩홀딩 리드의 설계가 용이하여 제5도 및 제6도에 도시한 바와 같은 여러 가지 형태로 디자인 될 수 있다. 또한, 칩의 길이 방향이 아니라 칩의 폭방향, 즉 칩의 중심선(24)을 따라서 배치될 수도 있고 이러한 경우에는 열적환경에 대한 응력이 적어지게 되므로 패키지 크랙의 개선 측면에서 유리하게 된다. 이와 같이 구성된 본 발명의 칩홀딩 리드 온 칩타입의 패키지에 있어서, 유한요소해석에 의한 패키지 내부의 응력발생을 시물레이션한 결과가 제7도에 도시되어 있다. 제7도를 참조하면, 본 발명에서는 응력이 집중되는 부분이 칩의 모서리 부근에서 리드와 테이프가 적층되는 칩홀딩 리드 부위의 테이프 선단으로 옮겨졌으나, 응력수준이 30%정도 감소되어 패키지 내부 크랙의 위험도를 상당히 줄일 수 있음을 알 수 있다. 이상과 같이 본 발명에서는 다이패드가 필요없으므로 칩 사이즈의 대형화에 대처하기 용이하고, 구리계열의 리드를 사용할 수 있으므로 솔더 조인트 크랙에 강하며, 패키지 크랙의 우려없이 리드 디자인이 자유롭고 내부리드와 칩이 테이프로 접착되지 않으므로 칩 다운세트 및 내부리드 위치선정이 용이한 잇점이 있다.

Claims (4)

1. 반도체 칩의 주위에 위치하는 내부리드와 전기적으로 연결되는 칩패드를 포함하는 반도체 칩이 몰딩수지로 봉지하여 이루어지는 반도체 패키지에 있어서 상기 반도체 칩의 상부에 중앙부를 따라서 부착되는 칩홀딩 리드를 갖는 것을 특징으로 하는 반도체 패키지.
2. 제1항에 있어서, 상기 반도체 칩의 상부와 상기 칩홀딩리드 사이에 접착테이프가 개재되어 있는 것을 특징으로 하는 반도체 패키지.
3. 제1항에 있어서, 상기 리드들은 구리계열인 것을 특징으로 하는 반도체 패키지.
4. 제1항에 있어서, 상기 내부리드는 칩의 상면과 동일하거나 더 낮은 높이로 배치되는 것을 특징으로 하는 칩홀딩 리드 온 칩타입의 반도체 패키지.