JP2734443B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2734443B2 JP2734443B2 JP6307496A JP6307496A JP2734443B2 JP 2734443 B2 JP2734443 B2 JP 2734443B2 JP 6307496 A JP6307496 A JP 6307496A JP 6307496 A JP6307496 A JP 6307496A JP 2734443 B2 JP2734443 B2 JP 2734443B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- semiconductor element
- mounting portion
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に樹脂で封止された樹脂封止型半導体装置の信頼
性を改善した構造に関する。
し、特に樹脂で封止された樹脂封止型半導体装置の信頼
性を改善した構造に関する。
【0002】
【従来の技術】図7は、従来の樹脂封止型半導体装置の
一例を示す模式的断面図である。
一例を示す模式的断面図である。
【0003】従来の樹脂封止型半導体装置は図7に示す
ように、リードフレームの半導体素子搭載部1に半導体
素子2を接着材3で固着した後、半導体素子2の電極引
出し部であるボンディングパッド4とリードフレームの
リード5とをAuなどの金属細線6で結線し、さらに防
湿材を含んだ封止樹脂7を用いてトランスファーモール
ド成形した後、リード5を所定の形状に加工したもので
ある。
ように、リードフレームの半導体素子搭載部1に半導体
素子2を接着材3で固着した後、半導体素子2の電極引
出し部であるボンディングパッド4とリードフレームの
リード5とをAuなどの金属細線6で結線し、さらに防
湿材を含んだ封止樹脂7を用いてトランスファーモール
ド成形した後、リード5を所定の形状に加工したもので
ある。
【0004】このような従来の樹脂封止型半導体装置
は、半導体素子2の側面や半導体素子搭載部1の上面、
側面、裏面が封止樹脂7と直接接している構造である。
は、半導体素子2の側面や半導体素子搭載部1の上面、
側面、裏面が封止樹脂7と直接接している構造である。
【0005】半導体素子2を半導体素子搭載部1に固着
するための接着材3としては、Ag粉を含んだエポキシ
樹脂からなるAgペーストが、高生産性で低コストであ
ることから、現在では最も広く用いられている。一方、
リードフレームの半導体素子搭載部1の材料としては、
Fe−42%Ni合金(42合金)、Cu合金などが用
いられている。
するための接着材3としては、Ag粉を含んだエポキシ
樹脂からなるAgペーストが、高生産性で低コストであ
ることから、現在では最も広く用いられている。一方、
リードフレームの半導体素子搭載部1の材料としては、
Fe−42%Ni合金(42合金)、Cu合金などが用
いられている。
【0006】42合金を用いた半導体素子搭載部1の場
合、42合金の強度が高いことで、半導体装置の製造工
程中やプリント基板への半導体装置の実装工程中で生じ
るリードの変形などに対しては有利である。しかしその
一方、42合金は熱伝導率がCu合金に比較して低いの
で半導体装置の熱放散成が悪いという欠点がある。半導
体素子2の中には、消費電力が大きいものがあり、半導
体素子2の動作中に高いジュール熱を発生するものがあ
る。このような半導体装置の場合は、半導体素子2から
発熱したジュール熱を外部に逃がし、半導体素子2の温
度上昇を175℃以下に保持して、回路の誤動作を防ぐ
必要がある。そのため、この種の半導体素子2の場合の
リードフレーム材料としては、Cu合金が用いられるこ
とが多い。
合、42合金の強度が高いことで、半導体装置の製造工
程中やプリント基板への半導体装置の実装工程中で生じ
るリードの変形などに対しては有利である。しかしその
一方、42合金は熱伝導率がCu合金に比較して低いの
で半導体装置の熱放散成が悪いという欠点がある。半導
体素子2の中には、消費電力が大きいものがあり、半導
体素子2の動作中に高いジュール熱を発生するものがあ
る。このような半導体装置の場合は、半導体素子2から
発熱したジュール熱を外部に逃がし、半導体素子2の温
度上昇を175℃以下に保持して、回路の誤動作を防ぐ
必要がある。そのため、この種の半導体素子2の場合の
リードフレーム材料としては、Cu合金が用いられるこ
とが多い。
【0007】また、別の従来技術として、ダイパッドや
必要によりインナーリードの下面および側面をAl酸化
物、Si酸化物、Si窒化物、Ti酸化物、Cr酸化物
などの無機物の薄膜で被覆した半導体装置がある(特開
平5−275598号公報参照)。
必要によりインナーリードの下面および側面をAl酸化
物、Si酸化物、Si窒化物、Ti酸化物、Cr酸化物
などの無機物の薄膜で被覆した半導体装置がある(特開
平5−275598号公報参照)。
【0008】
【発明が解決しようとする課題】一般に半導体装置につ
いては、使用状態での温度サイクルに対する信頼性を確
保するため、温度サイクル試験(150℃〜−65℃)
が行なわれる。しかしながら、Cu合金を用いた場合の
半導体装置では、温度サイクル試験の低温下において、
脆くまた接着強度が弱い部分であるAgペーストに過大
な応力が発生し、Agペーストと半導体素子の裏面もし
くは半導体素子搭載部の上面との界面がはく離すること
がある。これは、半導体装置が低温に冷やされると、互
いに熱膨張係数の異なる半導体素子とCu合金とで挟ま
れたAgペーストに過大なひずみが発生するためであ
る。また、このようなAgペーストにおけるはく離がき
っかけで、封止樹脂にクラックが発生することがある。
いては、使用状態での温度サイクルに対する信頼性を確
保するため、温度サイクル試験(150℃〜−65℃)
が行なわれる。しかしながら、Cu合金を用いた場合の
半導体装置では、温度サイクル試験の低温下において、
脆くまた接着強度が弱い部分であるAgペーストに過大
な応力が発生し、Agペーストと半導体素子の裏面もし
くは半導体素子搭載部の上面との界面がはく離すること
がある。これは、半導体装置が低温に冷やされると、互
いに熱膨張係数の異なる半導体素子とCu合金とで挟ま
れたAgペーストに過大なひずみが発生するためであ
る。また、このようなAgペーストにおけるはく離がき
っかけで、封止樹脂にクラックが発生することがある。
【0009】図8は、はく離による封止樹脂への影響を
表した図である。この図に示すように、例えば温度サイ
クル負荷時にリードフレームの半導体素子搭載部1と接
着材3との間に生じた界面はく離8は先ず半導体素子搭
載部1の側面に進展し、さらに半導体素子搭載部1の下
エッジから封止樹脂7にクラック9が発生する。また、
クラック9が封止樹脂9からなるパッケージの外部にま
で進展して、パッケージ外部と通路を形成すると、パッ
ケージ外部に存在する湿気がパッケージ内部に進入して
しまう。仮にパッケージ外の湿気が半導体素子の配線材
料であるアルミニウムのボンディングパッドに到達する
と、アルミニウムの湿食が発生し回路が断線することが
ある。
表した図である。この図に示すように、例えば温度サイ
クル負荷時にリードフレームの半導体素子搭載部1と接
着材3との間に生じた界面はく離8は先ず半導体素子搭
載部1の側面に進展し、さらに半導体素子搭載部1の下
エッジから封止樹脂7にクラック9が発生する。また、
クラック9が封止樹脂9からなるパッケージの外部にま
で進展して、パッケージ外部と通路を形成すると、パッ
ケージ外部に存在する湿気がパッケージ内部に進入して
しまう。仮にパッケージ外の湿気が半導体素子の配線材
料であるアルミニウムのボンディングパッドに到達する
と、アルミニウムの湿食が発生し回路が断線することが
ある。
【0010】また、半導体素子は年々高機能化、高集積
化され、半導体素子の発熱量は増大傾向にある。また、
このような半導体素子の傾向に伴って、半導体素子のサ
イズも増大している。このことは、Cu合金リードフレ
ームを用いた場合、半導体素子の放熱に対しては有利で
あるが、半導体素子と半導体素子搭載部に挟まれた接着
材の応力を増大させる原因となり、温度サイクル負荷時
に封止樹脂クラックを引き起こし易くなることは明白で
ある。
化され、半導体素子の発熱量は増大傾向にある。また、
このような半導体素子の傾向に伴って、半導体素子のサ
イズも増大している。このことは、Cu合金リードフレ
ームを用いた場合、半導体素子の放熱に対しては有利で
あるが、半導体素子と半導体素子搭載部に挟まれた接着
材の応力を増大させる原因となり、温度サイクル負荷時
に封止樹脂クラックを引き起こし易くなることは明白で
ある。
【0011】従来技術の欄で述べたダイパッドや必要に
よりインナーリードの下面および側面を、Al酸化物、
Si酸化物、Ti酸化物、Cr酸化物などの無機物の薄
膜で被覆した半導体装置では、封止樹脂と無機物の接着
強度が一般的に強いことで、無機物が被覆された部分と
封止樹脂の接着強度が増すために、はく離の発生が抑え
られ、その結果、封止樹脂のクラックの発生も抑制され
るものと考えられる。無機物が被覆された部分と封止樹
脂の接着強度は、半導体素子サイズがますます大型化し
ていくに従って、半導体装置の内部応力は増大していく
ので、これに伴い向上させる必要がある。しかし、この
部分的に無機物を被覆した従来技術では、一定の接着強
度を持つため、今以上に接着強度を向上させるには何ら
かの工夫が必要である。また、この発明の場合、イオン
プレーティング、プラズマCVD、スパッタリングなど
の高価な設備を必要とする。
よりインナーリードの下面および側面を、Al酸化物、
Si酸化物、Ti酸化物、Cr酸化物などの無機物の薄
膜で被覆した半導体装置では、封止樹脂と無機物の接着
強度が一般的に強いことで、無機物が被覆された部分と
封止樹脂の接着強度が増すために、はく離の発生が抑え
られ、その結果、封止樹脂のクラックの発生も抑制され
るものと考えられる。無機物が被覆された部分と封止樹
脂の接着強度は、半導体素子サイズがますます大型化し
ていくに従って、半導体装置の内部応力は増大していく
ので、これに伴い向上させる必要がある。しかし、この
部分的に無機物を被覆した従来技術では、一定の接着強
度を持つため、今以上に接着強度を向上させるには何ら
かの工夫が必要である。また、この発明の場合、イオン
プレーティング、プラズマCVD、スパッタリングなど
の高価な設備を必要とする。
【0012】そこで本発明の目的は、上記従来技術の問
題点に鑑み、はく離し易い部分の接着強度を向上させる
方法ではなく、発生した応力を緩和することにより、半
導体素子が大型化しても温度サイクル負荷時の低温下で
発生する封止樹脂のクラックを抑えることができる樹脂
封止型半導体装置を提供することにある。
題点に鑑み、はく離し易い部分の接着強度を向上させる
方法ではなく、発生した応力を緩和することにより、半
導体素子が大型化しても温度サイクル負荷時の低温下で
発生する封止樹脂のクラックを抑えることができる樹脂
封止型半導体装置を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体素子を搭載した、リードフレームの
半導体素子搭載部と、前記半導体素子と前記半導体素子
搭載部を接着するための接着剤と、前記半導体素子の電
極と前記リードフレームのリードとを結線する金属細線
と、これらを封止する封止樹脂からなる樹脂封止型半導
体装置において、前記半導体素子の側面と、前記封止樹
脂と接する前記リードフレームの半導体素子搭載部の上
面および側面とにのみ弾性率の低い有機物が塗布されて
いるものや、前記半導体素子の側面と、前記封止樹脂と
接する前記リードフレームの半導体素子搭載部の上面と
にのみ弾性率の低い有機物が塗布されているものや、前
記半導体素子の側面にのみ弾性率の低い有機物が塗布さ
れているものが考えられる。
に本発明は、半導体素子を搭載した、リードフレームの
半導体素子搭載部と、前記半導体素子と前記半導体素子
搭載部を接着するための接着剤と、前記半導体素子の電
極と前記リードフレームのリードとを結線する金属細線
と、これらを封止する封止樹脂からなる樹脂封止型半導
体装置において、前記半導体素子の側面と、前記封止樹
脂と接する前記リードフレームの半導体素子搭載部の上
面および側面とにのみ弾性率の低い有機物が塗布されて
いるものや、前記半導体素子の側面と、前記封止樹脂と
接する前記リードフレームの半導体素子搭載部の上面と
にのみ弾性率の低い有機物が塗布されているものや、前
記半導体素子の側面にのみ弾性率の低い有機物が塗布さ
れているものが考えられる。
【0014】そして、前記有機物の弾性率は、前記封止
樹脂の弾性率以下であることが温度サイクル負荷時の封
止樹脂のクラックを防止する上で好ましい。
樹脂の弾性率以下であることが温度サイクル負荷時の封
止樹脂のクラックを防止する上で好ましい。
【0015】また、前記有機物はシリコーン樹脂、エポ
キシ樹脂またはポリイミドであることが設備面で効果的
である。
キシ樹脂またはポリイミドであることが設備面で効果的
である。
【0016】上記のとおりの発明では、温度サイクル負
荷時の低温下において、半導体素子とリードフレームの
熱膨張係数の違いから、半導体素子の側面が、この半導
体素子を覆う封止樹脂を変形させようとしても、弾性率
の低い有機物が半導体素子の側面と封止樹脂の力のやり
取りを緩和するので、封止樹脂のクラックの発生が抑制
される。特に、本発明は弾性率の低い有機物で応力の発
生を抑える構成であるので、はく離し易い部分の接着強
度の向上に限界のある従来技術に比べ、半導体素子サイ
ズの大型化に伴う半導体装置の内部応力の増大に適応さ
せることが容易である。
荷時の低温下において、半導体素子とリードフレームの
熱膨張係数の違いから、半導体素子の側面が、この半導
体素子を覆う封止樹脂を変形させようとしても、弾性率
の低い有機物が半導体素子の側面と封止樹脂の力のやり
取りを緩和するので、封止樹脂のクラックの発生が抑制
される。特に、本発明は弾性率の低い有機物で応力の発
生を抑える構成であるので、はく離し易い部分の接着強
度の向上に限界のある従来技術に比べ、半導体素子サイ
ズの大型化に伴う半導体装置の内部応力の増大に適応さ
せることが容易である。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【0018】図1は本発明の樹脂封止型半導体装置の第
1の実施形態を示す断面図である。この形態の半導体装
置は図1に示すように、リードフレームの半導体素子搭
載部1に接着材3を介して半導体素子を固着させた後、
半導体素子2の側面と、後述する封止樹脂7と接するこ
ととなるリードフレームの半導体素子搭載部1の上面お
よび側面とにのみ、弾性率の低い有機物10をディスペ
ンサーにより容易に塗布してなるものである。そして、
有機物10の塗布後は、ボンディングパッド(不図示)
とインナーリード(不図示)をAuなどの金属配線で結
線し、さらに防湿材を含んだ封止樹脂7を用いてトラン
スファーモールド形成した後、アウターリード(不図
示)を所定の形状に加工すれば従来の半導体装置と同様
に作製することができる。また、予め半導体素子2の側
面と、封止樹脂7と接する半導体素子搭載部1の上面お
よび側面とにのみ有機物10を塗布しておくことでも、
同様な構造を得ることができる。
1の実施形態を示す断面図である。この形態の半導体装
置は図1に示すように、リードフレームの半導体素子搭
載部1に接着材3を介して半導体素子を固着させた後、
半導体素子2の側面と、後述する封止樹脂7と接するこ
ととなるリードフレームの半導体素子搭載部1の上面お
よび側面とにのみ、弾性率の低い有機物10をディスペ
ンサーにより容易に塗布してなるものである。そして、
有機物10の塗布後は、ボンディングパッド(不図示)
とインナーリード(不図示)をAuなどの金属配線で結
線し、さらに防湿材を含んだ封止樹脂7を用いてトラン
スファーモールド形成した後、アウターリード(不図
示)を所定の形状に加工すれば従来の半導体装置と同様
に作製することができる。また、予め半導体素子2の側
面と、封止樹脂7と接する半導体素子搭載部1の上面お
よび側面とにのみ有機物10を塗布しておくことでも、
同様な構造を得ることができる。
【0019】図2は本発明の樹脂封止型半導体装置の第
2の実施形態を示す断面図である。第1の実施形態と同
様に、この形態の半導体装置は図2に示すように、リー
ドフレームの半導体素子搭載部1に接着材3を介して半
導体素子を固着させた後、半導体素子2の側面と、後述
する封止樹脂7と接することとなるリードフレームの半
導体素子搭載部1の上面とにのみ、弾性率の低い有機物
10をディスペンサーにより容易に塗布してなるもので
ある。そして、有機物10の塗布後は、ボンディングパ
ッド(不図示)とインナーリード(不図示)をAuなど
の金属配線で結線し、さらに防湿材を含んだ封止樹脂7
を用いてトランスファーモールド形成した後、アウター
リード(不図示)を所定の形状に加工すれば従来の半導
体装置と同様に作製することができる。また、予め半導
体素子2の側面と、封止樹脂7と接する半導体素子搭載
部1の上面とにのみ有機物10を塗布しておくことで
も、同様な構造を得ることができる。
2の実施形態を示す断面図である。第1の実施形態と同
様に、この形態の半導体装置は図2に示すように、リー
ドフレームの半導体素子搭載部1に接着材3を介して半
導体素子を固着させた後、半導体素子2の側面と、後述
する封止樹脂7と接することとなるリードフレームの半
導体素子搭載部1の上面とにのみ、弾性率の低い有機物
10をディスペンサーにより容易に塗布してなるもので
ある。そして、有機物10の塗布後は、ボンディングパ
ッド(不図示)とインナーリード(不図示)をAuなど
の金属配線で結線し、さらに防湿材を含んだ封止樹脂7
を用いてトランスファーモールド形成した後、アウター
リード(不図示)を所定の形状に加工すれば従来の半導
体装置と同様に作製することができる。また、予め半導
体素子2の側面と、封止樹脂7と接する半導体素子搭載
部1の上面とにのみ有機物10を塗布しておくことで
も、同様な構造を得ることができる。
【0020】図3は本発明の樹脂封止型半導体装置の第
3の実施形態を示す断面図である。第1および第2の実
施形態と同様に、この形態の半導体装置は図3に示すよ
うに、リードフレームの半導体素子搭載部1に接着材3
を介して半導体素子を固着させた後、半導体素子2の側
面にのみ弾性率の低い有機物10をディスペンサーによ
り容易に塗布してなるものである。また、予め半導体素
子2の側面にのみ有機物10を塗布しておくことも可能
である。
3の実施形態を示す断面図である。第1および第2の実
施形態と同様に、この形態の半導体装置は図3に示すよ
うに、リードフレームの半導体素子搭載部1に接着材3
を介して半導体素子を固着させた後、半導体素子2の側
面にのみ弾性率の低い有機物10をディスペンサーによ
り容易に塗布してなるものである。また、予め半導体素
子2の側面にのみ有機物10を塗布しておくことも可能
である。
【0021】なお、上述した各形態を示す図1乃至3に
おいて、図7及び図8に示した従来技術と同様の構成要
素に同一符号を付してある。
おいて、図7及び図8に示した従来技術と同様の構成要
素に同一符号を付してある。
【0022】次に、上述した3つ形態についてそれぞれ
温度サイクル試験を行ない、従来技術を含めて比較検討
した結果を説明する。
温度サイクル試験を行ない、従来技術を含めて比較検討
した結果を説明する。
【0023】図4は、幅15.2mm、長さが5.94
mmの半導体素子を内蔵し、350mil幅のSmal
l Outline J−Leadを26ピン持つ樹脂
封止型半導体装置に対し、150℃〜−65℃の範囲
で、それぞれの保持時間が30minの温度サイクル試
験を行ない、各形態の温度サイクル負荷時に発生する封
止樹脂クラックの発生状況を比較した図である。この図
は、封止樹脂を断面研磨をしてクラックの発生を観察し
た結果を示したものであり、また有機物は、弾性率が3
50kg/mm2であるエポキシ樹脂を用いている。
mmの半導体素子を内蔵し、350mil幅のSmal
l Outline J−Leadを26ピン持つ樹脂
封止型半導体装置に対し、150℃〜−65℃の範囲
で、それぞれの保持時間が30minの温度サイクル試
験を行ない、各形態の温度サイクル負荷時に発生する封
止樹脂クラックの発生状況を比較した図である。この図
は、封止樹脂を断面研磨をしてクラックの発生を観察し
た結果を示したものであり、また有機物は、弾性率が3
50kg/mm2であるエポキシ樹脂を用いている。
【0024】この図から、従来技術による樹脂封止型半
導体装置では300サイクルから封止樹脂クラックが発
生しているが、本発明の第1、第2の実施形態では10
00サイクルにおいても封止樹脂にクラックの発生は見
られない。本発明の第3の実施形態では、750サイク
ルまで封止樹脂にクラックの発生は見られない。このよ
うに従来技術に比べ極めてクラックの発生が見られない
のは、弾性率が低い有機物を半導体素子の側面に塗布し
たことで、半導体素子搭載部の上下エッジに生じる応力
を緩和するためである。
導体装置では300サイクルから封止樹脂クラックが発
生しているが、本発明の第1、第2の実施形態では10
00サイクルにおいても封止樹脂にクラックの発生は見
られない。本発明の第3の実施形態では、750サイク
ルまで封止樹脂にクラックの発生は見られない。このよ
うに従来技術に比べ極めてクラックの発生が見られない
のは、弾性率が低い有機物を半導体素子の側面に塗布し
たことで、半導体素子搭載部の上下エッジに生じる応力
を緩和するためである。
【0025】図5に半導体素子搭載部の上面から封止樹
脂が全面的にはく離した場合において、封止樹脂7の温
度サイクル試験の低温下における変形の様子を示した。
半導体素子とリードフレームの熱膨張係数の違いから、
図5に示すように、半導体素子2の側面が矢印の方向に
封止樹脂7を変形させようとすると、半導体素子搭載部
1の上エッジ11と半導体素子搭載部1の側面とから封
止樹脂7がはく離していく。また、図6に、半導体素子
搭載部の上面と側面から封止樹脂が完全にはく離した場
合において、封止樹脂の温度サイクル試験の低温下にお
ける変形の様子を示した。この図の状態で、また半導体
素子2の側面が矢印の方向に封止樹脂7を変形させよう
とすると、半導体素子搭載部1の下エッジ12に応力集
中が発生し、封止樹脂7にクラックが起こる。しかしな
がら、本発明のように、弾性率の低い有機物10を半導
体素子2の側面に塗布することで、有機物10が半導体
素子2の側面と封止樹脂7の力のやり取りを緩和するの
で、封止樹脂7のクラックの発生が抑制されるのであ
る。
脂が全面的にはく離した場合において、封止樹脂7の温
度サイクル試験の低温下における変形の様子を示した。
半導体素子とリードフレームの熱膨張係数の違いから、
図5に示すように、半導体素子2の側面が矢印の方向に
封止樹脂7を変形させようとすると、半導体素子搭載部
1の上エッジ11と半導体素子搭載部1の側面とから封
止樹脂7がはく離していく。また、図6に、半導体素子
搭載部の上面と側面から封止樹脂が完全にはく離した場
合において、封止樹脂の温度サイクル試験の低温下にお
ける変形の様子を示した。この図の状態で、また半導体
素子2の側面が矢印の方向に封止樹脂7を変形させよう
とすると、半導体素子搭載部1の下エッジ12に応力集
中が発生し、封止樹脂7にクラックが起こる。しかしな
がら、本発明のように、弾性率の低い有機物10を半導
体素子2の側面に塗布することで、有機物10が半導体
素子2の側面と封止樹脂7の力のやり取りを緩和するの
で、封止樹脂7のクラックの発生が抑制されるのであ
る。
【0026】以上説明したメカニズムで封止樹脂7のク
ラックは抑制されるのであるから、有機物の弾性率は、
封止樹脂7の弾性率以下でなければ効果が得られない。
有機物10としては、弾性率が低いシリコーン樹脂やエ
ポキシ樹脂又はポリイミドが効果的である。
ラックは抑制されるのであるから、有機物の弾性率は、
封止樹脂7の弾性率以下でなければ効果が得られない。
有機物10としては、弾性率が低いシリコーン樹脂やエ
ポキシ樹脂又はポリイミドが効果的である。
【0027】ここで、第1、2の実施形態が第3の実施
形態に比較して効果が大きいのは、半導体素子搭載部1
においても有機物10の弾性率が低いために有機物10
自身が変形して、半導体素子搭載部1のはく離を抑制し
ているからである。
形態に比較して効果が大きいのは、半導体素子搭載部1
においても有機物10の弾性率が低いために有機物10
自身が変形して、半導体素子搭載部1のはく離を抑制し
ているからである。
【0028】
【発明の効果】以上説明した本発明は、半導体装置の封
止樹脂と、この封止樹脂に覆われた半導体素子及びリー
ドフレーム等の構成部品との界面に選択的に弾性率の低
い有機物を塗布したことにより、温度サイクル負荷時の
低温下で発生する応力を緩和し、封止樹脂クラックの発
生を防止でき、半導体装置の信頼性を向上させることが
できる。
止樹脂と、この封止樹脂に覆われた半導体素子及びリー
ドフレーム等の構成部品との界面に選択的に弾性率の低
い有機物を塗布したことにより、温度サイクル負荷時の
低温下で発生する応力を緩和し、封止樹脂クラックの発
生を防止でき、半導体装置の信頼性を向上させることが
できる。
【図1】本発明の樹脂封止型半導体装置の第1の実施形
態を示す断面図である。
態を示す断面図である。
【図2】本発明の樹脂封止型半導体装置の第2の実施形
態を示す断面図である。
態を示す断面図である。
【図3】本発明の樹脂封止型半導体装置の第3の実施形
態を示す断面図である。
態を示す断面図である。
【図4】本発明の第1乃至第3の実施形態の温度サイク
ル負荷時に発生する封止樹脂クラックの発生状況を比較
した図である。
ル負荷時に発生する封止樹脂クラックの発生状況を比較
した図である。
【図5】半導体素子搭載部の上面から封止樹脂が完全に
はく離した場合において、封止樹脂の温度サイクル試験
の低温下における変形の様子を示した図である。
はく離した場合において、封止樹脂の温度サイクル試験
の低温下における変形の様子を示した図である。
【図6】半導体素子搭載部の上面と側面から封止樹脂が
完全にはく離した場合において、封止樹脂の温度サイク
ル試験の低温下における変形の様子を示した図である。
完全にはく離した場合において、封止樹脂の温度サイク
ル試験の低温下における変形の様子を示した図である。
【図7】従来の樹脂封止型半導体装置の一例を示す模式
的断面図である。
的断面図である。
【図8】従来の樹脂封止型半導体装置の、はく離による
封止樹脂への影響を表した図である。
封止樹脂への影響を表した図である。
1 リードフレームの半導体素子搭載部 2 半導体素子 3 接着材 7 封止樹脂 8 界面はく離 10 有機物 11 半導体素子搭載部の上エッジ 12 半導体素子搭載部の下エッジ
Claims (5)
- 【請求項1】 半導体素子を搭載した、リードフレーム
の半導体素子搭載部と、前記半導体素子と前記半導体素
子搭載部を接着するための接着剤と、前記半導体素子の
電極と前記リードフレームのリードとを結線する金属細
線と、これらを封止する封止樹脂からなる樹脂封止型半
導体装置において、 前記半導体素子の側面と、前記封止樹脂と接する前記リ
ードフレームの半導体素子搭載部の上面および側面とに
のみ弾性率の低い有機物が塗布されていることを特徴と
する樹脂封止型半導体装置。 - 【請求項2】 半導体素子を搭載した、リードフレーム
の半導体素子搭載部と、前記半導体素子と前記半導体素
子搭載部を接着するための接着剤と、前記半導体素子の
電極と前記リードフレームのリードとを結線する金属細
線と、これらを封止する封止樹脂からなる樹脂封止型半
導体装置において、 前記半導体素子の側面と、前記封止樹脂と接する前記リ
ードフレームの半導体素子搭載部の上面にのみ弾性率の
低い有機物が塗布されていることを特徴とする樹脂封止
型半導体装置。 - 【請求項3】 半導体素子を搭載した、リードフレーム
の半導体素子搭載部と、前記半導体素子と前記半導体素
子搭載部を接着するための接着剤と、前記半導体素子の
電極と前記リードフレームのリードとを結線する金属細
線と、これらを封止する封止樹脂からなる樹脂封止型半
導体装置において、 前記半導体素子の側面にのみ弾性率の低い有機物が塗布
されていることを特徴とする樹脂封止型半導体装置。 - 【請求項4】 前記有機物の弾性率は、前記封止樹脂の
弾性率以下であることを特徴とする請求項1乃至3のい
ずれか1項に記載の樹脂封止型半導体装置。 - 【請求項5】 前記有機物は、シリコーン樹脂、エポキ
シ樹脂またはポリイミドであることを特徴とする請求項
1乃至3のいずれか1項に記載の樹脂封止型半導体装
置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6307496A JP2734443B2 (ja) | 1996-03-19 | 1996-03-19 | 樹脂封止型半導体装置 |
US08/819,261 US5883439A (en) | 1996-03-19 | 1997-03-18 | Semiconductor device molded in plastic package free from crack by virtue of organic stress relaxation layer |
KR1019970009202A KR970067782A (ko) | 1996-03-19 | 1997-03-18 | 유기 응력 이완층에 의해 균열없이 플라스틱 패키지내에 성형된 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6307496A JP2734443B2 (ja) | 1996-03-19 | 1996-03-19 | 樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09260567A JPH09260567A (ja) | 1997-10-03 |
JP2734443B2 true JP2734443B2 (ja) | 1998-03-30 |
Family
ID=13218842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6307496A Expired - Fee Related JP2734443B2 (ja) | 1996-03-19 | 1996-03-19 | 樹脂封止型半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5883439A (ja) |
JP (1) | JP2734443B2 (ja) |
KR (1) | KR970067782A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100246366B1 (ko) * | 1997-12-04 | 2000-03-15 | 김영환 | 에리어 어레이형 반도체 패키지 및 그 제조방법 |
US6368899B1 (en) * | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
DE10206661A1 (de) * | 2001-02-20 | 2002-09-26 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip |
RU2389529C2 (ru) | 2004-11-05 | 2010-05-20 | Дональдсон Компани, Инк. | Фильтрующий материал (варианты) и способ фильтрации (варианты) |
US8057567B2 (en) | 2004-11-05 | 2011-11-15 | Donaldson Company, Inc. | Filter medium and breather filter structure |
ATE442893T1 (de) * | 2005-02-22 | 2009-10-15 | Donaldson Co Inc | Aerosolabscheider |
JP2008288566A (ja) * | 2007-04-20 | 2008-11-27 | Nec Electronics Corp | 半導体装置 |
JP5863323B2 (ja) * | 2011-08-11 | 2016-02-16 | 古河電気工業株式会社 | 半導体装置、及び半導体装置の製造方法 |
DE112015005836B4 (de) | 2014-12-29 | 2022-04-14 | Mitsubishi Electric Corporation | Leistungsmodul |
JP7446125B2 (ja) * | 2020-02-21 | 2024-03-08 | エイブリック株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5923550A (ja) * | 1982-07-30 | 1984-02-07 | Nec Corp | 樹脂封止半導体装置 |
JPS6097646A (ja) * | 1983-10-31 | 1985-05-31 | Nitto Electric Ind Co Ltd | 半導体装置 |
JPH0526760Y2 (ja) * | 1987-03-11 | 1993-07-07 | ||
JPS6469039A (en) * | 1987-09-10 | 1989-03-15 | Matsushita Electronics Corp | Resin-sealed semiconductor device |
US5287003A (en) * | 1991-02-26 | 1994-02-15 | U.S. Philips Corporation | Resin-encapsulated semiconductor device having a passivation reinforcement hard polyimide film |
JPH05275598A (ja) * | 1992-03-27 | 1993-10-22 | Nippon Steel Corp | 半導体装置 |
JPH05315475A (ja) * | 1992-05-13 | 1993-11-26 | Oki Electric Ind Co Ltd | 樹脂封止半導体装置およびその製造方法 |
JPH06140536A (ja) * | 1992-10-29 | 1994-05-20 | Fujitsu Ltd | モールド成形型のicパッケージ |
-
1996
- 1996-03-19 JP JP6307496A patent/JP2734443B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-18 KR KR1019970009202A patent/KR970067782A/ko active Search and Examination
- 1997-03-18 US US08/819,261 patent/US5883439A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5883439A (en) | 1999-03-16 |
JPH09260567A (ja) | 1997-10-03 |
KR970067782A (ko) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5483098A (en) | Drop-in heat sink package with window frame flag | |
TW463347B (en) | A method of assembling a semiconductor device package | |
JP2974552B2 (ja) | 半導体装置 | |
JPH0883818A (ja) | 電子部品組立体 | |
JP3542311B2 (ja) | 半導体装置 | |
US20180122728A1 (en) | Semiconductor packages and methods for forming same | |
JP2734443B2 (ja) | 樹脂封止型半導体装置 | |
TWI252567B (en) | Package structure | |
JP3682468B2 (ja) | 半導体集積回路装置 | |
JPS6340352A (ja) | 電子部品用リ−ドフレ−ム | |
JP3918303B2 (ja) | 半導体パッケージ | |
JPH08115941A (ja) | 半導体装置 | |
JPH07135203A (ja) | 半導体装置 | |
JPH0778910A (ja) | 半導体装置 | |
JPH0493052A (ja) | 半導体集積回路装置 | |
JPH08222585A (ja) | 半導体装置 | |
JPH0536861A (ja) | 半導体デバイス | |
JPH06196614A (ja) | リードフレーム | |
JPH0870089A (ja) | 半導体装置及びその製造方法 | |
JPH03276788A (ja) | 集積回路搭載用セラミックス基板 | |
JP2000286379A (ja) | 半導体装置及びその製造方法 | |
JPH08306849A (ja) | 放熱部材及び該放熱部材を備えた半導体装置 | |
JPH05299445A (ja) | 樹脂封止型半導体装置 | |
JPH02205056A (ja) | 集積回路パッケージ | |
JPS62126660A (ja) | リ−ドフレ−ム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |