JP7446125B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7446125B2
JP7446125B2 JP2020027648A JP2020027648A JP7446125B2 JP 7446125 B2 JP7446125 B2 JP 7446125B2 JP 2020027648 A JP2020027648 A JP 2020027648A JP 2020027648 A JP2020027648 A JP 2020027648A JP 7446125 B2 JP7446125 B2 JP 7446125B2
Authority
JP
Japan
Prior art keywords
stress
resin film
semiconductor device
semiconductor element
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020027648A
Other languages
English (en)
Other versions
JP2021132170A (ja
Inventor
貴博 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2020027648A priority Critical patent/JP7446125B2/ja
Priority to US17/174,847 priority patent/US11476206B2/en
Priority to CN202110189169.6A priority patent/CN113299623A/zh
Publication of JP2021132170A publication Critical patent/JP2021132170A/ja
Application granted granted Critical
Publication of JP7446125B2 publication Critical patent/JP7446125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置およびその製造方法に関する。
電子機器の小型軽量化及び高機能化のニーズに伴い、電子機器に半導体装置を高密度に実装することが可能な表面実装型パッケージが多用されている。アナログＩＣなどでは、近年、さらなる電気特性の高精度化が要求されている。しかし、パッケージング工程などの実装工程において、半導体素子に応力がかかることで電気特性の変動が生じて目標とする電気特性を得られないことがある。
モールド樹脂と半導体素子の間にモールド樹脂よりもヤング率の小さい低応力樹脂膜を設けることで、半導体素子にかかる応力を低減することができる（例えば、特許文献１参照）。
特開２０１４－２７２６６号公報
しかしながら、電気特性の変動に対する要求がさらに厳しくなっているという環境の中、半導体素子にかかる応力をさらに低減することが求められている。
本発明は、かかる課題に鑑みてなされたもので、半導体素子への応力を低減することができる半導体装置の提供を目的とする。
上記課題を解決するために、本発明では以下の手段を用いた。
半導体素子と、
前記半導体素子が載置されたダイパッドと、
前記ダイパッドと離間して配置されたリードと、
前記半導体素子の素子面に設けられた低応力樹脂膜と、
前記半導体素子と前記低応力樹脂膜と前記ダイパッドと前記リードを被覆する封止樹脂と、を備え、
前記低応力樹脂膜は、前記封止樹脂よりも小さいヤング率を有し、前記低応力樹脂膜の前記半導体素子と接する面の反対面に第１凹状曲面を有することを特徴とする半導体装置とする。
また、半導体素子と、
前記半導体素子を載置されたダイパッドと、
前記ダイパッドと離間して配置されたリードと、
前記半導体素子の素子面に設けられた低応力樹脂膜と、
前記半導体素子と前記低応力樹脂膜と前記ダイパッドと前記リードを被覆する封止樹脂と、を備える半導体装置の製造方法であって、
前記ダイパッド上に前記半導体素子が搭載され、前記ダイパッドと離間して配置したリードを用意する工程と、
前記半導体素子の素子面上に、第１裏面が平面であって前記第１裏面と反対面である第１主面が第１凹状曲面である低応力樹脂膜を形成する工程と、
前記半導体素子と前記低応力樹脂膜と前記ダイパッドと前記リードを被覆する封止樹脂を形成する工程と、からなることを特徴とする半導体装置の製造方法を用いる。
上記手段を用いることで、半導体素子への封止樹脂からの応力を低減できる半導体装置を実現できる。
本発明の第１実施形態にかかる半導体装置の構造図である。 本発明の第２実施形態にかかる半導体装置の構造図である。 本発明の第３実施形態にかかる半導体装置の構造図である。 本発明の第４実施形態にかかる半導体装置の構造図である。 本発明の第５実施形態にかかる半導体装置の構造図である。 本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。 本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。 本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。 本発明の第１実施形態にかかる半導体装置と比較例を示す構造図である。 本発明の第１実施形態にかかる半導体装置の効果を示す図である。
以下、本発明の半導体装置の実施形態について詳細に説明する。
図１は、本発明の第１実施形態にかかる半導体装置の構造図である。図１（ａ）の断面図に示すように、ダイパッド５上に半導体素子１が搭載されている。ダイパッド５の周囲にはダイパッド５と離間してリード４が設けられている。そして、半導体素子１の上面に設けられた電極パッド（図示せず）とリード４の上面とが接続部材であるワイヤ３を介して電気的に接続されている。ワイヤ３の材料としては金（Ａｕ）や銅（Ｃｕ）が用いられる。なお、半導体素子１とリード４との電気的接続はワイヤ法に限られることなく、バンプを介したフリップチップボンディング法を用いても構わない。
半導体素子１とダイパッド５とワイヤ３の周囲は封止樹脂２によって被覆されるが、ダイパッド５の半導体素子１搭載面の反対側の裏面は封止樹脂２から露出している。ダイパッド５の裏面はメッキ層１２によって覆われて放熱性に優れる形状である。リード４の底面と外側面も封止樹脂２から露出し、リード４の底面の露出面もメッキ層１２で覆われる構成である。リード４の外側面は封止樹脂の側面から突出せず、ノンリードタイプの半導体装置２１となっている。なお、メッキ層１２は、鉛（Ｐｂ）、ビスマス（Ｂｉ）、錫（Ｓｎ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）のいずれかの金属もしくは複数の金属の合金からなり、電解メッキ法または無電解メッキ法によって形成される。
半導体装置２１を構成する半導体素子１の素子面には応力に対する感度が高い素子領域１ａがあり、それを覆うように低応力樹脂膜５１が設けられている。低応力樹脂膜５１の裏面は半導体素子１の素子面と接し、その厚さ方向において裏面の反対面である主面は凹状球面１６を成している。そして、ダイパッド５と半導体素子１と低応力樹脂膜５１とリード４は封止樹脂２によって封止されている。封止樹脂２の上表面は半導体素子１の素子面に対し平行である。このような形状とすることで、封止樹脂２からの応力は凹状球面１６で分散され、応力に対する感度が高い素子領域１ａにかかる応力は小さなものとなる。ここで、低応力樹脂膜５１のヤング率は封止樹脂２のヤング率よりも小さいものである。なお、図では比較的浅い凹状球面を図示しているが、球面の曲率をより小さくして深い凹状球面とすることも可能である。また、凹状球面１６は複数の曲率を有する凹状曲面であっても同等の効果を有する。
図示するように、低応力樹脂膜５１の主面の最も高い部分の高さがワイヤ３のループ高さと同等以下であることが望ましい。本例では低応力樹脂膜５１の主面に凹状球面が形成されているため、最外の端部が最も高い部分となり、この部分をループ高さと同等としている。このような形状とすることで、封止樹脂２の上表面から低応力樹脂膜５１の主面端部までの厚さＴ１をワイヤ３上の封止樹脂２の厚さと同等にしている。これにより、低応力樹脂膜５１を設けることでの信頼性低下を回避している。
図１（ｂ）は半導体装置の上面から透視した平面図である。矩形形状の封止樹脂２の中央領域にダイパッド５が配置されている。封止樹脂２の一方の辺（側面）に沿って複数のリード４が配置され、一方の辺と対向する他方の辺（側面）に沿って複数のリード４が配置されている。そして、互いの辺（側面）に沿って配置されたリード４はダイパッド５を挟んで向かい合っている。ダイパッド５上には半導体素子１が搭載され、半導体素子１の外周に配置された電極パッド６とリード４がワイヤ３を介して電気的に接続されている。半導体素子１には応力に対する感度が高い素子領域１ａとこれに対し相対的に応力に対する感度が低い素子領域１ｂがある。
高温の成形用金型に注入された溶融状の樹脂が硬化する時、及び常温に戻る時の樹脂の収縮によって、シリコンからなる半導体素子１に圧縮、せん断等の応力が加わると、シリコン単結晶にピエゾ効果が生じ、半導体素子の表面に形成された半導体集積回路素子の電気特性が変動することがあるが、該半導体集積回路素子の中でもピエゾ効果の影響で電気特性が変動しやすい素子が応力に対する感度が高い素子に相当する。例えば、カレントミラー回路は、対を形成するＰチャネルＭＯＳトランジスタ間で同一な電流が流れることを利用して、２つの電流経路の電流が等しくなるように働くことを利用した回路であるが、この回路に応力がかかると２つの電流経路の電流がずれてしまう。このような対を成すトランジスタはその特性が大きく違わないことが必要であり、上述の応力に対する感度が高い素子領域１ａに形成されることが望ましい。
低応力樹脂膜５１は応力に対する感度が高い素子領域１ａを覆うように形成され、その周縁部の形状は円形である。半導体素子１の外周領域には電極パッド６が配置されているが、低応力樹脂膜５１は電極パッド６が配置されている領域と重畳しないことが望ましい。このような形状とすることで、ワイヤ３を被覆する樹脂が封止樹脂２のみとなり、ワイヤ３の断線を回避できる。
以上説明したように、応力に対する感度が高い素子領域１ａの上に低応力樹脂膜５１を設けることで、封止樹脂２からの応力は凹状球面１６で分散され、応力に対する感度が高い素子領域１ａにかかる応力は小さなものとなる。その結果、この素子領域１ａに形成された回路から得られる電気特性値が本来の値からずれてしまうことを低減できる。このように、上記構造とすることで半導体素子１への封止樹脂からの応力を低減できる半導体装置２１を実現できる。
以上では、封止樹脂２の２つの側面のそれぞれにリード４を設けたＤＦＮ（Dual Flat Non-leaded）パッケージの例で説明したが、本技術は封止樹脂２の４つの側面のそれぞれにリード４を設けたＱＦＮ（Quad Flat Non-leaded）パッケージにも適用可能である。また、本技術は、ダイパッドを封止樹脂から露出した半導体装置に限らず、フルモールドタイプの半導体装置にも適用可能である。
図２は、本発明の第２実施形態にかかる半導体装置の構造図であって、低応力樹脂膜の各種形状を示した平面図である。図２（ａ）に示す半導体装置２２では、低応力樹脂膜５２の周縁部が楕円である例を示し、この楕円に囲まれた領域の中央付近に応力に対する感度が高い素子領域１ａが設けられている。図２（ｂ）に示す半導体装置２３では、低応力樹脂膜５３の周縁部が多角形で、すべての内角が鈍角である例を示し、この多角形の周縁部の中央付近に応力に対する感度が高い素子領域１ａが設けられている。図２（ｃ）に示す半導体装置２４では、低応力樹脂膜５４の周縁部が角を丸くした四角形である例を示し、この角を丸くした四角形に囲まれた領域の中央付近に応力に対する感度が高い素子領域１ａが設けられている。以上のように、いずれの形状でも低応力樹脂膜５２，５３，５４の周縁部の一部に鋭角な領域を有することのないようにしている。このような形状とすることで、低応力樹脂の周縁部に接する封止樹脂２自身にクラックが生じることが無い構造とすることができる。
図３は、本発明の第３実施形態にかかる半導体装置の構造図である。図１に示した半導体装置２１との違いは、低応力樹脂膜５５の主面の外端に位置する主面端部の鋭角な部分を除去している点である。図３（ａ）に示す半導体装置２５では、主面端部を平面とし、その平面領域の内側に凹状球面１６を設ける形状とした。また、図３（ｂ）に示す半導体装置２６では、低応力樹脂膜５６の上端部をラウンド形状とした。このような形状とすることで、低応力樹脂膜５５、５６から封止樹脂２に対し鋭角に突出する部分がなくなり、封止樹脂２自身がクラックに対し強い構造とすることができる。主面端部の形状が上記のように変わっても、応力に対する感度が高い素子領域１ａの上には凹状球面１６を有する低応力樹脂膜５５、５６を設けられることで、封止樹脂２からの応力は凹状球面１６で斜め下方に分散され、応力に対する感度が高い素子領域１ａにかかる応力は小さなものとなる。その結果、この素子領域１ａに形成された回路から得られる電気特性値が本来の値からずれてしまうことを回避できるという点は第１実施形態の半導体装置２１と変わらない。
図４は、本発明の第４実施形態にかかる半導体装置の構造図である。図１に示した第１実施形態の半導体装置２１との違いは、封止樹脂２の上表面の断面形状が相違するものである。第１実施形態と異なるリード構造のノンリードタイプの半導体装置を用いて以下説明する。
ダイパッド５上に半導体素子１が搭載され、ダイパッド５の周囲にはダイパッド５と離間してリード４が設けられている。半導体素子１上の電極パッド（図示せず）とリード４がワイヤ３を介して電気的に接続されている。リード４はインナーリード部４ａとアウターリード部４ｂからなり、インナーリード部４ａがアウターリード部４ｂよりも高くなるように折り曲げられている。そして、ダイパッド５上の半導体素子１、ワイヤ３、リード４は封止樹脂２によって封止されている。ダイパッド５の半導体素子１搭載面と反対側である裏面は封止樹脂２から露出し、その露出面はメッキ層１２にて被覆されており、放熱性にすぐれている。ダイパッド５の上端部にはダイパッド５の厚みを薄くした肉薄部５ａが設けられ、肉薄部５ａの裏面には封止樹脂２が回り込んでダイパッド５が封止樹脂から抜けにくい構造となっている。
リード４のインナーリード部４ａは封止樹脂２によって封止されているが、封止樹脂２の底面と同一平面となるダイパッド５の裏面およびアウターリード部４ｂの底面は封止樹脂２から露出し、メッキ層１２で覆われている。
第１実施形態では封止樹脂２に設けられた封止樹脂２の上表面が半導体素子１の素子面に対し平行であったのに対し、本実施形態では封止樹脂２の上表面の一部を凹状球面１９としている。封止樹脂２に設けられた凹状球面１９は低応力樹脂膜５７に設けられた凹状球面１６の上方に位置しており、平面視的に凹状球面１９は凹状球面１６と重畳して同等以上の大きさを有している。封止樹脂２の凹状球面１９と低応力樹脂膜５７の凹状球面１６の曲率が同じ場合、低応力樹脂膜５７の上に設けられる封止樹脂２の厚さは一様であり、封止樹脂２から低応力樹脂膜５７の主面にかかる応力はほぼ均等となる。そして、この応力を低応力樹脂膜５７の凹状球面１６を介して分散され、応力に対する感度が高い素子領域１ａにかかる応力は、封止樹脂２の上面が平面である場合に比べより小さなものとなる。その結果、この素子領域１ａに形成された回路から得られる電気特性値が本来の値からずれてしまうことを低減できる。このように、上記構造とすることで半導体素子１への封止樹脂２からの応力を低減できる半導体装置２７を実現できる。
本実施形態ではリード４をアップセットしたノンリードタイプの半導体装置にて説明したが、封止樹脂２に凹状球面１９を設けることは図１に図示した他のノンリードタイプの半導体装置にも適用可能である。
なお、図４では封止樹脂２の凹状球面１９と低応力樹脂膜５７の凹状球面１６の曲率を同じとしているが、この例に限らず、互いに異なる曲率としても構わない。また、凹状球面１９は複数の曲率を有する凹状曲面であっても良い。
図５は、本発明の第５実施形態にかかる半導体装置の構造図である。第１実施形態との違いはワイヤボンディング法に代えてフリップチップボンディング法を用いた点である。
第１実施形態では、半導体素子１の素子面がリード４と反対方向に向く構造であったのに対し、本実施形態では、図５（ａ）の断面図に示すように、金属材料からなる放熱板１３の下面に固着した半導体素子１の素子面がリード４に向く構造としている。半導体素子１の素子面にはバンプ電極１１が設けられ、このバンプ電極１１を介して半導体素子１の素子面とリード４が向い合って電気的に接続している。バンプ電極１１は錫（Ｓｎ）や金（Ａｕ）などの金属材料からなる。
放熱板１３とリード４は半導体素子１を上下に挟む構造で、半導体素子１と放熱板１３とリード４は封止樹脂２によって被覆される。ただし、放熱板１３の裏面、すなわち、本図における放熱板１３の上面に相当する面は封止樹脂２から露出し、メッキ層１２で覆われている。また、リード４の底面と外側面も封止樹脂２から露出し、リード４の底面の露出面もメッキ層１２で覆われる構成である。リード４の外側面は封止樹脂の側面から突出しないノンリードタイプの半導体装置２８となっている。
半導体素子１の素子面の一部には、応力に対する感度が高い素子領域１ａがあり、その下には低応力樹脂膜５８が設けられている。低応力樹脂膜５８は応力に対する感度が高い素子領域１ａの下に選択的に設けられ、半導体素子１の全領域と重なるように設けられていない。
図５（ｂ）は半導体装置２８の底面側からの平面図である。メッキ層１２は図示していない。矩形形状の封止樹脂２の中央領域に銅材からなる放熱板１３が配置されている。封止樹脂２の一方の辺（側面）に沿って複数のリード４が配置され、一方の辺と対向する他方の辺（側面）に沿って複数のリード４が配置されている。そして、互いの辺（側面）に沿って配置されたリード４は放熱板１３を中心にして向かい合っている。放熱板１３には半導体素子１が固着され、半導体素子１の外周に配置されたバンプ電極１１とリード４が重なって電気的に接続されている。半導体素子１には応力に対する感度が高い素子領域１ａとこれに対し相対的に応力に対する感度が低い素子領域１ｂがある。例えば、カレントミラー回路は、対を形成するＰチャネルＭＯＳトランジスタ間で同一な電流が流れることを利用して、２つの電流経路の電流が等しくなるように働くことを利用した回路であるが、この回路に応力がかかると２つの電流経路の電流がずれてしまう。このような対を成すトランジスタはその特性が大きく違わないことが必要であり、上述の応力に対する感度が高い素子領域１ａに形成されることが望ましい。
低応力樹脂膜５８は応力に対する感度が高い素子領域１ａを覆うように形成され、その周縁部の形状は円形である。そして、この円形に囲まれた領域の中央付近に応力に対する感度が高い素子領域１ａが設けられている。半導体素子１の外周領域にはバンプ電極１１が配置されているが、リード４とバンプ電極１１が重畳していることから低応力樹脂膜５８はバンプ電極１１が配置されている領域と重畳しない。
以上のように、応力に対する感度が高い素子領域１ａの下に主面に凹状球面１６を有する低応力樹脂膜５８を設けることで、この素子領域１ａにかかる応力が低減することができる。その結果、この素子領域１ａに形成された回路から得られる電気特性値が本来の値からずれてしまうことを低減できる。このように、上記構造とすることで半導体素子１への封止樹脂からの応力を低減できる半導体装置２８を実現できる。
以上では、封止樹脂２の２つの側面のそれぞれにリード４を設けたＤＦＮ（Dual Flat Non-leaded）パッケージの例で説明したが、本技術は封止樹脂２の４つの側面のそれぞれにリード４を設けたＱＦＮ（Quad Flat Non-leaded）パッケージにも適用可能である。また、低応力樹脂膜には図１乃至図３で説明した平面形状や断面形状を適用することも可能である。
図６は、本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。まず、図６（ａ）に示すように、ダイパッド５とダイパッド５の周囲に離間して複数のリード４を配置したリードフレーム７を用意する。リードフレーム７は矩形状のダイパッド５およびダイパッド５から離間して配置された複数のリード４を１つのユニット７ａとして、そのユニット７ａを複数有する形状である。破線で囲むように図示するユニット７ａはフレーム枠７ｂに囲まれており、リード４はフレーム枠７ｂに接続され、ダイパッド５は吊りリード７ｃを介してフレーム枠７ｂに接続されている。なお、リードフレーム７は主に銅材からなるものである。図６（ｂ）は図６（ａ）に示されるＸ－Ｘ線に沿った断面図である。この段階で隣接するユニット７ａどうしのリード４はフレーム枠７ｂを介して繋がっている。
次いで、図６（ｃ）に示すように、ダイパッド５上に半導体素子１を搭載し、半導体素子１上に設けられた電極パッド（図示せず）とリード４とをワイヤ３を介して電気的に接続する。
図７は、図６に続く、本発明の第１実施形態にかかる半導体装置の製造方法を示す構造図である。図７（ａ）に示すように、半導体素子１の素子面に低応力樹脂膜５１を熱圧着にて貼り付ける。低応力樹脂膜５１はあらかじめフィルム状に成型した低応力樹脂膜５１であって、平面である裏面と凹状球面である主面を備えている。ちなみに、低応力樹脂膜５１のヤング率は０．１ＧＰａであって、封止樹脂２のヤング率２０ＧＰａに比べ極めて低い値である。
次に、図７（ｂ）に示すように、半導体素子１を搭載したリードフレーム７を封止するための金型８を用意する。金型８は上金型８ａと下金型８ｂとから構成され、それらの間にキャビティ９を有する。そして、キャビティ９に封止樹脂２を流入させ、半導体素子１とダイパッド５とワイヤ３とリード４を封止樹脂２にて封止する。
図７（ｃ）に示すように、封止体１５を金型８から取り出し、ダイパッド５の裏面およびリード４の底面にメッキ層１２を形成する。その後、回転ブレード１４を用いてフレーム枠７ｂに沿って封止体１５を切断する。このとき、回転ブレード１４の幅をフレーム枠７ｂの幅よりも大きくすることでフレーム枠７ｂを完全に除去することができる。なお、回転ブレード１４による切断方向は封止体１５底面から上方向、上面から下方向のいずれでも構わない。
切断後、図８に示すような個々に分離された半導体装置２１が得られる。図８（ａ）は断面図、図８（ｂ）は平面図であり、複数の半導体装置２１の集合体として図示している。なお、上記では金型の一つのキャビティから複数の半導体装置を得る方法について述べたが、一つのキャビティから一つ半導体装置を得るという封止方法を採用することも可能である。
次に、図９および図１０を用いて、本実施形態の効果について説明する。
図９は、本発明の第１実施形態にかかる半導体装置と比較例を示す構造図であって、図９（ａ）には、本発明の第１実施形態にかかる半導体装置Ａ、図９（ｂ）には比較例である半導体装置Ｂ、図９（ｃ）には比較例である半導体装置Ｃを図示している。半導体装置Ａは半導体素子１の素子面上に主面が凹状球面１６である低応力樹脂膜１０ａを載せ、半導体素子１上に設けられた電極パッド（図示せず）とリード４とをワイヤ（図示せず）を介して電気的に接続している。そして、半導体素子１と低応力樹脂膜１０ａとダイパッド５とリード４を封止樹脂２で被覆した構成である。なお、本図では半導体素子１上に設けられた電極パッドとリード４を電気的に接続するワイヤは図示していない。半導体素子１の素子面と封止樹脂２の上表面の間の封止樹脂２の厚さＴ２は０．１７ｍｍ、応力に対する感度が高い素子領域１ａ上の低応力樹脂膜１０ａの厚さは０．１ｍｍ、低応力樹脂膜１０ａの主面端部における厚さは０．１３５ｍｍ、低応力樹脂膜１０ａの幅Ｌ１は０．９ｍｍ、凹状球面の曲率半径は２．９ｍｍである。また、低応力樹脂膜５１のヤング率は０．１ＧＰａ、封止樹脂２のヤング率は２０ＧＰａである。
半導体装置Ｂは半導体素子１の素子面上に主面が平面１７である低応力樹脂膜１０ｂを載せ、半導体素子１上に設けられた電極パッド（図示せず）とリード４とをワイヤ（図示せず）を介して電気的に接続している。そして、半導体素子１と低応力樹脂膜１０ｂとダイパッド５とリード４を封止樹脂２で被覆した構成である。半導体素子１の素子面と封止樹脂２の上表面の間の封止樹脂２の厚さＴ２は０．１７ｍｍ、応力に対する感度が高い素子領域１ａ上の低応力樹脂膜１０ｂの厚さは０．１ｍｍ、低応力樹脂膜１０ｂの主面端部における厚さは０．１３５ｍｍ、低応力樹脂膜１０ｂの幅Ｌ１は０．９ｍｍである。また、低応力樹脂膜５１のヤング率は０．１ＧＰａ、封止樹脂２のヤング率は２０ＧＰａである。
半導体装置Ｃは半導体素子１の素子面上に主面が凸状球面１８である低応力樹脂膜１０ｃを載せ、半導体素子１上に設けられた電極パッド（図示せず）とリード４とをワイヤ（図示せず）を介して電気的に接続している。そして、半導体素子１と低応力樹脂膜１０ｃとダイパッド５とリード４を封止樹脂２で被覆した構成である。半導体素子１の素子面と封止樹脂２の上表面の間の封止樹脂２の厚さＴ２は０．１７ｍｍ、応力に対する感度が高い素子領域１ａ上の低応力樹脂膜１０ｃの厚さは０．１ｍｍ、低応力樹脂膜１０ａの幅Ｌ１は０．９ｍｍ、凸状球面１８の曲率半径は１．６ｍｍである。また、低応力樹脂膜５１のヤング率は０．１ＧＰａ、封止樹脂２のヤング率は２０ＧＰａである。
以上のように、半導体装置Ａ、Ｂ、Ｃは低応力樹脂膜１０ａ。１０ｂ、１０ｃの主面の形状が異なるだけで他のディメンジョンは同一である。
上記の半導体装置Ａ、Ｂ、Ｃのそれぞれについて、応力に対する感度が高い素子領域１ａにかかる応力を調べた結果を図１０に示す。半導体装置Ａでは２７．５ＭＰａ、半導体装置Ｂでは３９．８ＭＰａ、半導体装置Ｃでは５１．４ＭＰａという応力が応力に対する感度が高い素子領域１ａにかかっている。このように、低応力樹脂膜の主面の形状によって半導体素子１に対する応力のかかり方が明らかに異なり、主面が凹状球面１６では平面１７よりも小さく、主面が凸状球面１８では平面１７よりも大きい応力がかかることがわかる。
半導体素子１上に低応力樹脂膜を形成する場合、一般に液状の低応力樹脂を滴下する方法が用いられ、その主面形状は半導体装置Ｃのように凸状球面１８となることが多い。このような形状であると封止樹脂２からの応力が凸状球面１８を介して半導体素子１内、特に、その中央付近に配置された応力に対する感度が高い素子領域１ａに集中することになり、主面が平面１７であるときよりも大きい応力がかかることになる。他方、主面が凹状球面１６の低応力樹脂膜１０ａを有する半導体装置Ａでは、封止樹脂２からの応力が凹状球面１６で分散され、主面が平面１７であるときよりも小さい応力がかかると考えられる。
以上説明したように、低応力樹脂膜の主面を凹状球面とすることで半導体素子１にかかる応力を大幅に低減でき、半導体素子を封止しても電気特性の変動が小さい半導体装置とすることができる。
１ 半導体素子
１ａ 応力に対する感度が高い素子領域
１ｂ 応力に対する感度が低い素子領域
２ 封止樹脂
３ ワイヤ
４ リード
４ａ インナーリード部
４ｂ アウターリード部
５ ダイパッド
５ａ 肉薄部
６ 電極パッド
７ リードフレーム
７ａ ユニット
７ｂ フレーム枠
７ｃ 吊りリード
８ 金型
８ａ 上金型
８ｂ 下金型
９ キャビティ
１０ａ、１０ｂ、１０ｃ 低応力樹脂膜
１１ バンプ電極
１２ メッキ層
１３ 放熱板
１４ 回転ブレード
１５ 封止体
１６ 凹状球面
１７ 平面
１８ 凸状球面
１９ 凹状球面
２１、２２、２３、２４，２５、２６、２７、２８ 半導体装置
５１、５２、５３、５４、５５、５６、５７、５８ 低応力樹脂膜
Ａ、Ｂ、Ｃ 半導体装置
Ｔ１、Ｔ２、Ｔ３ 厚さ
Ｌ１ 長さ

Claims (7)

  1. 応力に対する感度が高い素子領域が素子面に形成された半導体素子と、
    前記応力に対する感度が高い素子領域の上面を覆うように設けられた低応力樹脂膜と、
    前記半導体素子と前記低応力樹脂膜を被覆する封止樹脂と、
    を備え、
    前記低応力樹脂膜は、前記封止樹脂よりも小さいヤング率を有し、前記半導体素子と接する裏面が平面であって前記裏面の反対面の主面に最外の端部が最も厚い第１凹状曲面を有することを特徴とする半導体装置。
  2. 平面視において、前記低応力樹脂膜の周縁部が多角形を成し、そのすべての内角が鈍角であることを特徴とする請求項１記載の半導体装置。
  3. 平面視において、前記低応力樹脂膜の周縁部が円もしくは楕円であることを特徴とする請求項１記載の半導体装置。
  4. 前記半導体素子の素子面と前記封止樹脂の上表面が平行であることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  5. 前記封止樹脂の上表面に第２凹状曲面を有することを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  6. 半導体素子の素子面に形成された応力に対する感度が高い素子領域の上面を覆うように、前記半導体素子と接する裏面が平面であって前記裏面の反対面の主面に最外の端部が最も厚い第１凹状曲面を有する低応力樹脂膜を形成する工程と、
    前記半導体素子と前記低応力樹脂膜を被覆する封止樹脂を形成する工程と、
    からなることを特徴とする半導体装置の製造方法。
  7. 前記半導体素子の素子面に前記低応力樹脂膜を形成する工程では、フィルム状低応力樹脂膜を貼り付ける方法を用いることを特徴とする請求項６記載の半導体装置の製造方法。
JP2020027648A 2020-02-21 2020-02-21 半導体装置およびその製造方法 Active JP7446125B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020027648A JP7446125B2 (ja) 2020-02-21 2020-02-21 半導体装置およびその製造方法
US17/174,847 US11476206B2 (en) 2020-02-21 2021-02-12 Semiconductor device and method of manufacturing same
CN202110189169.6A CN113299623A (zh) 2020-02-21 2021-02-19 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020027648A JP7446125B2 (ja) 2020-02-21 2020-02-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021132170A JP2021132170A (ja) 2021-09-09
JP7446125B2 true JP7446125B2 (ja) 2024-03-08

Family

ID=77318953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020027648A Active JP7446125B2 (ja) 2020-02-21 2020-02-21 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US11476206B2 (ja)
JP (1) JP7446125B2 (ja)
CN (1) CN113299623A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4340020A1 (en) * 2022-09-16 2024-03-20 Nexperia B.V. A method for manufacturing a semiconductor package assembly as well as a semiconductor package assembly obtained with this method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114311A (ja) 2009-11-30 2011-06-09 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
JP2011222869A (ja) 2010-04-13 2011-11-04 Kansai Electric Power Co Inc:The 半導体装置
JP2012212703A (ja) 2011-03-30 2012-11-01 Ricoh Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111034A (en) * 1980-12-10 1982-07-10 Hitachi Ltd Semiconductor device and its manufacture
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US5287003A (en) * 1991-02-26 1994-02-15 U.S. Philips Corporation Resin-encapsulated semiconductor device having a passivation reinforcement hard polyimide film
JP2734443B2 (ja) * 1996-03-19 1998-03-30 日本電気株式会社 樹脂封止型半導体装置
US6667439B2 (en) * 2000-08-17 2003-12-23 Authentec, Inc. Integrated circuit package including opening exposing portion of an IC
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
US7960818B1 (en) * 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8497165B2 (en) * 2011-10-20 2013-07-30 Intersil Americas Inc. Systems and methods for lead frame locking design features
JP2014027266A (ja) 2012-06-20 2014-02-06 Asahi Kasei Electronics Co Ltd 半導体パッケージおよびその製造方法
CN109073480B (zh) * 2018-02-13 2022-07-05 株式会社芝浦电子 温度传感器、传感器元件以及温度传感器的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114311A (ja) 2009-11-30 2011-06-09 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
JP2011222869A (ja) 2010-04-13 2011-11-04 Kansai Electric Power Co Inc:The 半導体装置
JP2012212703A (ja) 2011-03-30 2012-11-01 Ricoh Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11476206B2 (en) 2022-10-18
JP2021132170A (ja) 2021-09-09
US20210265283A1 (en) 2021-08-26
CN113299623A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
US6621152B2 (en) Thin, small-sized power semiconductor package
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
US7635910B2 (en) Semiconductor package and method
US6674154B2 (en) Lead frame with multiple rows of external terminals
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR102402841B1 (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
JP2005057067A (ja) 半導体装置およびその製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
US20190088503A1 (en) Thermosonically bonded connection for flip chip packages
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP7442333B2 (ja) 半導体装置およびその製造方法
JP7446125B2 (ja) 半導体装置およびその製造方法
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
TWI775747B (zh) 半導體裝置之製造方法及半導體裝置
JP6490453B2 (ja) 半導体装置の製造方法および半導体装置
US20210098358A1 (en) Semiconductor package
JP2021027211A (ja) 電子装置
JP2005311099A (ja) 半導体装置及びその製造方法
WO2023228898A1 (ja) リードフレーム及びその製造方法
JP2017183417A (ja) 半導体装置
JP2022134159A (ja) 半導体装置およびその製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2023172854A (ja) リードフレーム及びその製造方法
TWI480995B (zh) 四方扁平無接腳封裝件及其製法
JP4601656B2 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240227

R150 Certificate of patent or registration of utility model

Ref document number: 7446125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150