JP6490453B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP6490453B2 JP6490453B2 JP2015042543A JP2015042543A JP6490453B2 JP 6490453 B2 JP6490453 B2 JP 6490453B2 JP 2015042543 A JP2015042543 A JP 2015042543A JP 2015042543 A JP2015042543 A JP 2015042543A JP 6490453 B2 JP6490453 B2 JP 6490453B2
- Authority
- JP
- Japan
- Prior art keywords
- covering member
- lead
- mold
- semiconductor device
- sealing structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 176
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 238000007789 sealing Methods 0.000 claims description 270
- 229920005989 resin Polymers 0.000 claims description 130
- 239000011347 resin Substances 0.000 claims description 130
- 238000000034 method Methods 0.000 claims description 91
- 238000000227 grinding Methods 0.000 claims description 75
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 description 40
- 239000000126 substance Substances 0.000 description 10
- 230000003746 surface roughness Effects 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 241000272168 Laridae Species 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体装置の製造方法および半導体装置に関する。
特許文献１は、半導体チップと、半導体チップが搭載されたダイパッドと、ダイパッドの周囲に配置されたリード端子と、半導体チップ、ダイパッドおよびリード端子の一部を封止した封止樹脂とを備えた半導体装置を開示している。
本発明の目的は、金型の製造に伴うコストの増大を抑制でき、併せて金型の管理負担を低減できる半導体装置の製造方法および半導体装置を提供することである。
上記目的を達成するための一局面に係る本発明の半導体装置の製造方法は、複数のダイパッドおよびリードを含むリードフレームにおいて、前記リードの一部を被覆する被覆部材を前記リードフレームに設ける工程と、各前記ダイパッドに半導体チップを配置する工程と、前記リードと前記半導体チップとを配線部材を介して電気的に接続する工程と、前記リードフレームを金型内に配置し、前記金型に封止樹脂を流し込むことにより、複数の前記半導体チップが一括封止された封止構造を形成する工程と、前記被覆部材上の封止樹脂および前記被覆部材を除去する被覆部材除去工程と、前記封止構造を選択的に切断して、半導体装置の個片を切り出す切断工程とを含む。さらに、前記被覆部材は、前記封止樹脂に対してエッチング選択比を有するエッチング可能な部材を含み、前記被覆部材除去工程は、前記被覆部材上の前記封止樹脂および前記被覆部材をそれぞれエッチングにより除去する工程を含む。
この方法によれば、リードの一部を被覆する被覆部材がリードフレームに設けられる。半導体チップが各ダイパッドに配置された後、リードフレームが金型内に配置され、封止樹脂によって半導体チップが一括して封止される。これにより、複数の半導体チップが一括封止された封止構造が形成される。この封止構造は、金型から取り出された後、半導体装置に加工される。より具体的には、被覆部材除去工程において、被覆部材上の封止樹脂および被覆部材が除去される。これにより、リードの一部が封止構造から露出する。封止構造のうち封止樹脂および被覆部材が除去された部分は、半導体装置の側面となる。その後、封止構造が選択的に切断されて、所望の半導体装置が製造される。
このように、封止構造の形状が一括封止後の加工によって定められるので、金型の形状や大きさの制限を回避しつつ所望の半導体装置を製造できる。これにより、共通の金型で、種々の半導体装置を製造できる。その結果、新たな半導体装置を設計する度に金型を製造する必要がなくなるので、金型の製造に伴うコストの増大を抑制でき、併せて金型の管理負担を低減できる。
また、被覆部材除去工程が煩雑化することを抑制しつつ、リードを封止構造から良好に露出させることができる。これにより、半導体装置の製造効率を高めることができる。さらに、この場合、前記被覆部材は、前記エッチング可能な部材としての絶縁膜を含んでいてもよい。
また、被覆部材除去工程が煩雑化することを抑制しつつ、リードを封止構造から良好に露出させることができる。これにより、半導体装置の製造効率を高めることができる。さらに、この場合、前記被覆部材は、前記エッチング可能な部材としての絶縁膜を含んでいてもよい。
前記方法において、前記被覆部材除去工程に先立って、前記封止構造の表面を研削する表面研削工程をさらに含むことが好ましい。この方法によれば、表面研削工程により封止構造が薄化されるので、金型の形状や大きさの制限を受けることなく、半導体装置の厚さを設定できる。これにより、実現可能な半導体装置の厚さの種類を増加させることができる結果、共通の金型で製造される半導体装置の種類を増加させることができる。また、封止構造が薄化されるので、半導体装置の小型化を実現できる。
前記方法において、前記被覆部材除去工程に先立って、前記封止構造の裏面を研削する裏面研削工程をさらに含むことが好ましい。この方法によれば、裏面研削工程により封止構造が薄化されるので、金型の形状や大きさの制限を受けることなく、半導体装置の厚さを設定できる。これにより、実現可能な半導体装置の厚さの種類を増加させることができる結果、共通の金型で製造される半導体装置の種類を増加させることができる。また、封止構造が薄化されるので、半導体装置の小型化を実現できる。とりわけ、表面研削工程および裏面研削工程の両方を実施することにより、実現可能な半導体装置の厚さの種類を効果的に増加させることができる。その結果、共通の金型で製造される半導体装置の種類をより一層増加させることができる。また、半導体装置の更なる小型化を実現できる。
前記方法において、前記金型は、少なくとも前記リードフレームが配置される領域を一様な高さで挟み込む一対の上型および下型を有していることが好ましい。この場合、前記封止構造を形成する工程は、一様な厚さを有する前記封止構造を形成する工程である。この方法によれば、一対の上型および下型間の高さ、すなわち金型から取り出された後の封止構造の厚さに基づいて半導体装置を製造できる。しかも、封止構造の表面または裏面を研削する工程を実施する場合であっても、封止構造は一様な厚さを有しているので、当該封止構造を良好に研削できる。これにより、種々の半導体装置を共通の金型で良好に製造できる。
前記方法において、前記金型の前記上型および前記下型は、互いに等しい容積を有していることが好ましい。この場合、前記封止構造を形成する工程は、前記リードフレームと前記金型の前記上型との間を満たす前記封止樹脂の厚さと、前記リードフレームと前記金型の前記下型との間を満たす前記封止樹脂の厚さとが互いに等しくなるように前記金型に前記封止樹脂を流し込む工程を含むことが好ましい。
この方法によれば、リードフレームと金型の上型との間を満たす封止樹脂の熱硬化時の熱膨張率と、リードフレームと金型の下型との間を満たす封止樹脂の熱硬化時の熱膨張率とをほぼ等しくできる。これにより、各間に流し込まれた封止樹脂の熱膨張に起因する封止構造の反りを低減できる。これにより、種々の半導体装置を共通の金型で一層良好に製造できる。
前記方法において、前記被覆部材は、前記リードを異なる方向から被覆する複数の被覆部材を含んでいてもよい。また、前記方法において、前記被覆部材は、前記リードの上面を選択的に露出させるように前記リードをその上面側から被覆する上被覆部材と、前記リードの下面を選択的に露出させるように前記リードをその下面側から被覆する下被覆部材とを含むことが好ましい。この場合、前記被覆部材除去工程は、前記上被覆部材上の前記封止樹脂および前記上被覆部材を除去し、前記下被覆部材上の前記封止樹脂および前記下被覆部材を除去する工程を含むことが好ましい。
この方法によれば、封止構造が金型から取り出された後、被覆部材除去工程において、上被覆部材および下被覆部材に沿って、それらを被覆する封止樹脂を除去できる。これにより、リードの一部を封止構造から容易に露出させることができる。その結果、被覆部材除去工程が煩雑化することを抑制できるので、共通の金型で製造される種々の半導体装置の製造効率を高めることができる。
前記方法において、前記上被覆部材および前記下被覆部材は、前記リードフレームから剥離可能な部材を含むことが好ましい。この場合、前記上被覆部材の縁部に沿い、前記上被覆部材に至る第１切込み部を前記封止構造の表面に形成し、前記下被覆部材の縁部に沿い、前記下被覆部材に至る第２切込み部を前記封止構造の裏面に形成する切込み部形成工程と、前記第１切込み部に沿って前記上被覆部材を前記リードフレームから剥離し、前記第２切込み部に沿って前記下被覆部材を前記リードフレームから剥離する工程とを含むことが好ましい。
この方法によれば、第１切込み部および第２切込み部に沿って上被覆部材および下被覆部材を剥離することにより、それらを被覆する封止樹脂を一度の工程で除去できる。これにより、被覆部材除去工程が煩雑化することを効果的に抑制しつつ、封止樹脂からリードを良好に露出させることができる。その結果、共通の金型で製造される種々の半導体装置の製造効率を高めることができる。
前記方法において、前記切込み部形成工程は、前記第１切込み部を前記封止構造の表面に対して垂直に形成し、前記第２切込み部を前記封止構造の裏面に対して垂直に形成する工程を含むことが好ましい。この方法によれば、第１切込み部および第２切込み部を形成する工程が容易である。前記方法において、前記上被覆部材および前記下被覆部材は、剥離可能な部材としての前記リードに貼付可能な粘着面を有するテープ部材を含んでいてもよい。
前記方法において、前記リードは、前記封止樹脂に封止されるインナーリード部と、前記インナーリード部と一体的に形成され、前記封止樹脂から露出するアウターリード部とを含むことが好ましい。この場合、前記被覆部材は、前記リードの前記アウターリード部を被覆するように前記リードフレームに設けられることが好ましい。
この方法によれば、被覆部材がアウターリード部を被覆しているので、被覆部材除去工程で、アウターリード部を封止樹脂から良好に露出させることができる一方で、インナーリード部を封止樹脂内に良好に位置させることができる。これにより、異なるリード形状を有する種々の半導体装置を共通の金型で良好に製造できる。
この方法によれば、被覆部材がアウターリード部を被覆しているので、被覆部材除去工程で、アウターリード部を封止樹脂から良好に露出させることができる一方で、インナーリード部を封止樹脂内に良好に位置させることができる。これにより、異なるリード形状を有する種々の半導体装置を共通の金型で良好に製造できる。
前記方法において、前記被覆部材除去工程の後、前記リードの表面を外装めっきする工程をさらに含んでいてもよい。この方法によれば、リードの防食効果を高めることができる。
上記目的を達成するための他の局面に係る本発明の半導体装置の製造方法は、複数のダイパッドおよびリードを含むリードフレームにおいて、前記リードの一部を被覆する被覆部材を前記リードフレームに設ける工程と、各前記ダイパッドに半導体チップを配置する工程と、前記リードと前記半導体チップとを配線部材を介して電気的に接続する工程と、前記リードフレームを金型内に配置し、前記金型に封止樹脂を流し込むことにより、複数の前記半導体チップが一括封止された封止構造を形成する工程と、前記被覆部材が露出するまで前記封止構造を研削する工程と、前記封止構造から露出する前記被覆部材を除去する被覆部材除去工程と、前記封止構造を選択的に切断して、半導体装置の個片を切り出す切断工程とを含む。
上記目的を達成するための他の局面に係る本発明の半導体装置の製造方法は、複数のダイパッドおよびリードを含むリードフレームにおいて、前記リードの一部を被覆する被覆部材を前記リードフレームに設ける工程と、各前記ダイパッドに半導体チップを配置する工程と、前記リードと前記半導体チップとを配線部材を介して電気的に接続する工程と、前記リードフレームを金型内に配置し、前記金型に封止樹脂を流し込むことにより、複数の前記半導体チップが一括封止された封止構造を形成する工程と、前記被覆部材が露出するまで前記封止構造を研削する工程と、前記封止構造から露出する前記被覆部材を除去する被覆部材除去工程と、前記封止構造を選択的に切断して、半導体装置の個片を切り出す切断工程とを含む。
この方法によれば、リードの一部を被覆する被覆部材がリードフレームに設けられる。半導体チップが各ダイパッドに配置された後、リードフレームが金型内に配置され、封止樹脂によって複数の半導体チップが一括して封止される。これにより、複数の半導体チップが一括封止された封止構造が形成される。この封止構造は、金型から取り出された後、半導体装置に加工される。より具体的には、被覆部材が露出するまで封止構造が研削される。これにより、封止構造が薄化される。この研削工程の後、被覆部材除去工程で、被覆部材がリードフレームから除去される。これにより、リードの一部が封止構造から露出する。被覆部材が除去された部分は、半導体装置の側面となる。その後、封止構造が選択的に切断されて、所望の半導体装置が製造される。
このように、封止構造の形状が一括封止後の加工によって定められるので、金型の形状や大きさの制限を回避しつつ所望の半導体装置を製造できる。しかも、この方法によれば、使用する被覆部材の厚さに基づいて目的とする半導体装置の厚さを設定できるので、異なる厚さを有する種々の半導体装置を容易に製造できる。これにより、共通の金型で、種々の半導体装置を製造できる。その結果、新たな半導体装置を設計する度に金型を製造する必要がなくなるので、金型の製造に伴うコストの増大を抑制でき、併せて金型の管理負担を低減できる。また、研削工程が実施されるので、半導体装置の小型化を実現できる。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る製造方法が適用された半導体装置１を示す斜視図である。図２は、図１に示す半導体装置１の内部構造を示す平面図である。図３は、図２に示すIII-III線に沿う断面図である。
半導体装置１は、半導体チップ２と、半導体チップ２を支持するダイパッド３と、ダイパッド３から間隔を空けて配置され、配線部材の一例としてのボンディングワイヤ４を介して半導体チップ２に電気的に接続された複数のリード５と、これらを封止する封止樹脂６とを含む。封止樹脂６は、半導体パッケージを兼ねている。
図１は、本発明の第１実施形態に係る製造方法が適用された半導体装置１を示す斜視図である。図２は、図１に示す半導体装置１の内部構造を示す平面図である。図３は、図２に示すIII-III線に沿う断面図である。
半導体装置１は、半導体チップ２と、半導体チップ２を支持するダイパッド３と、ダイパッド３から間隔を空けて配置され、配線部材の一例としてのボンディングワイヤ４を介して半導体チップ２に電気的に接続された複数のリード５と、これらを封止する封止樹脂６とを含む。封止樹脂６は、半導体パッケージを兼ねている。
半導体チップ２は、たとえば略直方体形状であり、半導体素子が形成された表面１０（以下、単に「素子形成面１０」という。）と、素子形成面１０の反対側に位置する裏面１１と、素子形成面１０と裏面１１とを接続する４つの側面１２とを有している。
ダイパッド３は、たとえば略直方体形状である。ダイパッド３は、ダイアタッチ１３を挟んで、半導体チップ２の裏面１１に接合されて半導体チップ２を支持する上面１６と、上面１６の反対側に位置する下面１７と、上面１６と下面１７とを接続する４つの側面１８とを有している。ダイアタッチ１３は、金属製ペーストであってもよいし、絶縁性ペーストであってもよい。平面視で、ダイパッド３の短手方向に沿う二つの側面１８には、それぞれパッド支持部１９が一体的に設けられている。
ダイパッド３は、たとえば略直方体形状である。ダイパッド３は、ダイアタッチ１３を挟んで、半導体チップ２の裏面１１に接合されて半導体チップ２を支持する上面１６と、上面１６の反対側に位置する下面１７と、上面１６と下面１７とを接続する４つの側面１８とを有している。ダイアタッチ１３は、金属製ペーストであってもよいし、絶縁性ペーストであってもよい。平面視で、ダイパッド３の短手方向に沿う二つの側面１８には、それぞれパッド支持部１９が一体的に設けられている。
複数のリード５は、ダイパッド３の互いに対向する長手方向に沿う二つの側面１８に沿って配置されている。各リード５は、上面２２と、上面２２の反対側に位置する下面２３と、上面２２と下面２３とを接続する側面２４とを有している。各リード５は、封止樹脂６に封止されたインナーリード部２５と、インナーリード部２５と一体的に形成され、封止樹脂６から露出するアウターリード部２６とを有している。各リード５の上面２２、下面２３および側面２４は、インナーリード部２５およびアウターリード部２６の上面２２、下面２３および側面２４でもある。
各リード５のインナーリード部２５は、ダイパッド３の表面に対して略水平に形成された平坦面を有する平板部２７を含む。各リード５は、平板部２７に接続されたボンディングワイヤ４を介して各半導体チップ２に電気的に接続されている。一方、各リード５のアウターリード部２６は、ガルウィング状(Ｌ字形状)に形成されており、インナーリード部２５から下方に延びる延部２８と、延部２８の下端から封止樹脂６から離れる方向に延びる下端部２９とを含む。アウターリード部２６の下端部２９は、封止樹脂６（後述する封止樹脂６の裏面３１）よりも下方に位置している。アウターリード部２６の下端部２９は、半田等によって、実装基板に設けられた配線に接続される。アウターリード部２６は、たとえばＳｎ（スズ）、Ｐｄ（パラジウム）、Ｎｉ（ニッケル）、Ａｕ（金）等の少なくとも１つの金属材料により外装めっきされた表面を有していてもいよい。
封止樹脂６は、たとえばエポキシ樹脂等の熱硬化性樹脂であってもよい。封止樹脂６は、たとえば略直方体形状であり、表面３０と、表面３０の反対側に位置する裏面３１と、表面３０および裏面３１を接続し、封止樹脂６の表面３０および裏面３１のそれぞれに対して垂直に形成された４つの側面３２とを含む。封止樹脂６の表面３０の一つの角部には、実装方向を示す指標３３が形成されている。封止樹脂６の長手方向に沿う二つの側面３２には、各リード５のアウターリード部２６が露出している。
封止樹脂６の表面３０は、研削されることにより形成された研削痕（図示せず）を有している。封止樹脂６の表面３０の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。封止樹脂６の表面３０における研削痕（研磨痕）は、高低差が１０μｍ以下の凹凸を含む。すなわち、封止樹脂６の表面３０は、１０μｍ以下の表面粗さを含む。さらに具体的には、封止樹脂６の表面３０における研削痕（研磨痕）は、高低差が５μｍ以下の凹凸を含む。すなわち、封止樹脂６の表面３０は、５μｍ以下の表面粗さを含む。封止樹脂６の表面３０における研削痕（研磨痕）は、封止樹脂６の表面３０以外、より具体的には側面３２の粗さよりも小さい粗さを含んでいてもよい。封止樹脂６は、鏡面化された表面を有していてもよい。この場合、封止樹脂６の表面３０の研削痕（研磨痕）は、鏡面化研磨加工による鏡面研磨痕である。
同様に、ダイパッド３の下面１７および各リード５の下面２３を含む封止樹脂６の裏面３１は、研削されることにより形成された研削痕（図示せず）を有している。封止樹脂６の裏面３１の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。封止樹脂６の裏面３１における研削痕（研磨痕）は、高低差が１０μｍ以下の凹凸を含む。すなわち、封止樹脂６の裏面３１は、１０μｍ以下の表面粗さを含む。さらに具体的には、封止樹脂６の裏面３１における研削痕（研磨痕）は、高低差が５μｍ以下の凹凸を含む。すなわち、封止樹脂６の裏面３１は、５μｍ以下の表面粗さを含む。封止樹脂６の裏面３１における研削痕（研磨痕）は、封止樹脂６の裏面３１以外、より具体的には側面３２の粗さよりも小さい粗さを含んでいてもよい。封止樹脂６は、鏡面化された裏面を有していてもよい。この場合、封止樹脂６の裏面３１の研削痕（研磨痕）は、鏡面化研磨加工による鏡面研磨痕である。
図４は、図１に示す半導体装置１の製造方法を示す工程図である。図５は、図１に示す半導体装置１の製造に使用されるリードフレーム４０の平面図である。図６は、図５に示すVI-VI線に沿う断面図である。図７〜図１７は、半導体装置１の製造工程を示す断面図である。
図５に示すように、リードフレーム４０は、複数のダイパッド３および複数のリード５と、各ダイパッド３および各リード５を支持するフレーム部４１とを含む。リードフレーム４０は、たとえば、銅板、４２アロイ板等の金属薄板であり、プレス加工により形成されている。
図５に示すように、リードフレーム４０は、複数のダイパッド３および複数のリード５と、各ダイパッド３および各リード５を支持するフレーム部４１とを含む。リードフレーム４０は、たとえば、銅板、４２アロイ板等の金属薄板であり、プレス加工により形成されている。
複数のダイパッド３は、本実施形態では、行方向および行方向に直交する列方向に沿って、互いに間隔を空けて行列状に設けられている。フレーム部４１は、行方向および列方向に延びる格子状に設けられており、複数のダイパッド３をそれぞれ取り囲んでいる。複数のリード５は、各ダイパッド３の互いに対向する長手方向に沿う二つの側面１８に沿ってそれぞれ配置されている。各リード５は、各ダイパッド３に向けて延びるように列方向に延びるフレーム部４１と一体に形成されている。フレーム部４１は、各ダイパッド３を支持する複数のパッド支持部１９を含む。各パッド支持部１９は、各ダイパッド３の短手方向に沿う二つの側面１８に向けて延び、各ダイパッド３と一体的に連なっている。
リードフレーム４０には、ダイシングライン４３（二点鎖線参照）がフレーム部４１に沿って設定されている。ダイシングライン４３は、フレーム部４１よりも幅広に設定されている。ダイシングライン４３は、各リード５を列方向に横切っており、各パッド支持部１９を行方向に横切っている。以下では、このダイシングライン４３により取り囲まれた領域をデバイス領域４４という。
図５および図６に示すように、このリードフレーム４０に、複数のリード５の一部を被覆する被覆部材４７が設けられる（ステップＳ１）。図５では、明瞭化のため、被覆部材４７が設けられた箇所をハッチングを付して示している。被覆部材４７は、フレーム部４１に沿って複数のダイパッド３をそれぞれ取り囲むように、行方向および列方向に延びる格子状に設けられている。被覆部材４７は、フレーム部４１よりも幅広に設けられており、各リード５を選択的に露出させるように各リード５の上面２２、下面２３および側面２４を被覆している。より具体的には、被覆部材４７は、各リード５の上面２２、下面２３および側面２４のそれぞれと接しており、各リード５の全周を一括して被覆している。被覆部材４７は、各リード５のうち少なくとも外部と電気的に接続される部分、すなわち外部端子として機能する部分を被覆している。
さらに具体的には、被覆部材４７は、列方向に延びるフレーム部４１に沿って設けられた第１帯状部分４７Ａと、行方向に延びるフレーム部４１に沿って設けられ、第１帯状部分４７Ａと一体的に連なる第２帯状部分４７Ｂとを含む。
被覆部材４７の第１帯状部分４７Ａは、各リード５のインナーリード部２５を露出させるように、複数のリード５のアウターリード部２６を一括して被覆している。第１帯状部分４７Ａは、列方向に延びるフレーム部４１を跨いで行方向に隣り合うデバイス領域４４に設けられた各リード５のアウターリード部２６をそれぞれ被覆している。また、第１帯状部分４７Ａは、行方向に延びるフレーム部４１を跨いで列方向に隣り合うデバイス領域４４に設けられた各リード５のアウターリード部２６をそれぞれ被覆している。一方、第２帯状部分４７Ｂは、パッド支持部１９の一部を横切るように被覆している。被覆部材４７の端部４７Ｃは、図５に示すようにフレーム部４１の端部４１Ａ上に位置していてもよいし、端部４１Ａを横切ってフレーム部４１の外側に位置していてもよい。
被覆部材４７の第１帯状部分４７Ａは、各リード５のインナーリード部２５を露出させるように、複数のリード５のアウターリード部２６を一括して被覆している。第１帯状部分４７Ａは、列方向に延びるフレーム部４１を跨いで行方向に隣り合うデバイス領域４４に設けられた各リード５のアウターリード部２６をそれぞれ被覆している。また、第１帯状部分４７Ａは、行方向に延びるフレーム部４１を跨いで列方向に隣り合うデバイス領域４４に設けられた各リード５のアウターリード部２６をそれぞれ被覆している。一方、第２帯状部分４７Ｂは、パッド支持部１９の一部を横切るように被覆している。被覆部材４７の端部４７Ｃは、図５に示すようにフレーム部４１の端部４１Ａ上に位置していてもよいし、端部４１Ａを横切ってフレーム部４１の外側に位置していてもよい。
本実施形態では、被覆部材４７は、異なる方向から複数のリード５を被覆する複数の被覆部材を含む。異なる方向とは、リード５の上面２２から下面２３に向かう方向、リード５の下面２３から上面２２に向かう方向、リード５の一方側の側面２４から他方側の側面２４に向かう方向等が含まれる。
図６に示すように、本実施形態では、被覆部材４７は、複数のリード５を上面２２側から一括して被覆する格子状の上被覆部材４５と、複数のリード５を下面２３側から一括して被覆し、上被覆部材４５に整合する格子状の下被覆部材４６とを含む。上被覆部材４５および下被覆部材４６は、複数のリード５から剥離可能な部材であってもよい。本実施形態では、上被覆部材４５および下被覆部材４６が、剥離可能な部材としての複数のリード５に貼付可能な粘着面を有するテープ部材である例について説明する。
図６に示すように、本実施形態では、被覆部材４７は、複数のリード５を上面２２側から一括して被覆する格子状の上被覆部材４５と、複数のリード５を下面２３側から一括して被覆し、上被覆部材４５に整合する格子状の下被覆部材４６とを含む。上被覆部材４５および下被覆部材４６は、複数のリード５から剥離可能な部材であってもよい。本実施形態では、上被覆部材４５および下被覆部材４６が、剥離可能な部材としての複数のリード５に貼付可能な粘着面を有するテープ部材である例について説明する。
上被覆部材４５は、各リード５のアウターリード部２６の上面２２および側面２４の一部を被覆するように設けられている。下被覆部材４６は、各リード５のアウターリード部２６の下面２３および側面２４の一部を被覆するように設けられている。上被覆部材４５および下被覆部材４６は、複数のリード５の整列方向、すなわち列方向に隣り合う各リード５間において、互いに密着するように設けられている。また、当該整列方向において、上被覆部材４５および下被覆部材４６は、複数のリード５とフレーム部４１との間においても互いに接している。このように、上被覆部材４５および下被覆部材４６を含む被覆部材４７により、各リード５の上面２２、下面２３および側面２４が被覆されている。
被覆部材４７がリードフレーム４０に設けられた後、図８に示すように、各ダイパッド３に半導体チップ２が配置される（ステップＳ２）。半導体チップ２は、半田等のダイアタッチ１３により、各ダイパッド３の上面１６に固定される。次に、ボンディングワイヤ４が、各半導体チップ２および対応する各リード５に接続される（ステップＳ３）。これにより、半導体チップ２が各リード５に電気的に接続される。
次に、図９に示すように、リードフレーム４０が金型５０内に配置される（ステップＳ４）。金型５０は、少なくともリードフレーム４０が配置される領域を一様な高さで挟み込む一対の上型５１および下型５２を有している。つまり、金型５０の上型５１および下型５２は、互いに等しい容積のキャビディ（凹型）を含む。金型５０は、リードフレーム４０と上型５１との間の幅と、リードフレーム４０と下型５２との間の幅とが、ほぼ等くなるようにリードフレーム４０を支持するように構成されている。したがって、リードフレーム４０は、上型５１および下型５２のそれぞれとほぼ等しい間隔で対向するように、金型５０内に配置される。
次に、図１０に示すように、リードフレーム４０を上面側および下面側から被覆するように、金型５０内に封止樹脂６が流し込まれる（ステップＳ５）。このとき、封止樹脂６は、リードフレーム４０と金型５０の上型５１との間を満たす封止樹脂６の厚さと、リードフレーム４０と金型５０の下型５２との間を満たす封止樹脂６の厚さとが、互いに等しくなるように、金型５０に流し込まれる。このようにして、封止樹脂６により複数の半導体チップ２が一括して被覆される。その後、封止樹脂６が硬化（熱硬化）されて、封止構造５５が形成される。
封止構造５５は、複数の半導体チップ２を一括封止しており、半導体チップ２の素子形成面１０側に位置する表面５６と、表面５６の反対側に位置する裏面５７とを有している。封止構造５５は、金型５０の高さ、すなわち、一対の上型５１および下型５２の高さの合計値に対応した一様な厚さを有している。その後、図１１に示すように、封止構造５５が金型５０から取り出される（ステップＳ６）。
次に、図１２に示すように、封止構造５５の表面５６が研削される（ステップＳ７）。より具体的には、封止構造５５の表面５６は、化学的機械的研磨法により研磨される。これにより、封止構造５５が目的とする厚さまで研磨される。
この表面研削工程において、封止構造５５の表面５６に、研削による研削痕（図示せず）が形成される。封止構造５５の表面５６の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。この表面研削工程では、封止構造５５の表面５６に、高低差が１０μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の表面５６は、表面粗さが１０μｍ以下になるように研削（研磨）される。さらに具体的には、封止構造５５の表面５６に、高低差が５μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の表面５６は、表面粗さが５μｍ以下になるように研削（研磨）される。封止構造５５は、化学的機械的研磨法により、その表面５６が鏡面化されてもよい。この場合、封止構造５５の表面５６の研削痕は、鏡面化研磨加工による鏡面研磨痕である。
この表面研削工程において、封止構造５５の表面５６に、研削による研削痕（図示せず）が形成される。封止構造５５の表面５６の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。この表面研削工程では、封止構造５５の表面５６に、高低差が１０μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の表面５６は、表面粗さが１０μｍ以下になるように研削（研磨）される。さらに具体的には、封止構造５５の表面５６に、高低差が５μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の表面５６は、表面粗さが５μｍ以下になるように研削（研磨）される。封止構造５５は、化学的機械的研磨法により、その表面５６が鏡面化されてもよい。この場合、封止構造５５の表面５６の研削痕は、鏡面化研磨加工による鏡面研磨痕である。
次に、図１３に示すように、封止構造５５の裏面５７が研削される（ステップＳ８）。より具体的には、封止構造５５の裏面５７は、化学的機械的研磨法により研磨される。これにより、封止構造５５が目的とする厚さまで研磨される。
この裏面研削工程において、各ダイパッド３の下面１７および各リード５の下面２３を含む封止構造５５の裏面５７に、研削による研削痕（図示せず）が形成される。封止構造５５の裏面５７の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。この裏面研削工程では、封止構造５５の裏面５７に、高低差が１０μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の裏面５７は、表面粗さが１０μｍ以下になるように研削（研磨）される。さらに具体的には、封止構造５５の裏面５７に、高低差が５μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の裏面５７は、表面粗さが５μｍ以下になるように研削（研磨）される。封止構造５５は、化学的機械的研磨法により、その裏面５７が鏡面化されてもよい。この場合、封止構造５５の裏面５７の研削痕は、鏡面化研磨加工による鏡面研磨痕である。
この裏面研削工程において、各ダイパッド３の下面１７および各リード５の下面２３を含む封止構造５５の裏面５７に、研削による研削痕（図示せず）が形成される。封止構造５５の裏面５７の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。この裏面研削工程では、封止構造５５の裏面５７に、高低差が１０μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の裏面５７は、表面粗さが１０μｍ以下になるように研削（研磨）される。さらに具体的には、封止構造５５の裏面５７に、高低差が５μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の裏面５７は、表面粗さが５μｍ以下になるように研削（研磨）される。封止構造５５は、化学的機械的研磨法により、その裏面５７が鏡面化されてもよい。この場合、封止構造５５の裏面５７の研削痕は、鏡面化研磨加工による鏡面研磨痕である。
このように封止構造５５の表面５６および裏面５７が研削（研磨）されて、図１４に示すように、封止構造５５が所定の厚さまで薄化される。
次に、図１５に示すように、上被覆部材４５の縁部に沿って上被覆部材４５に至る第１切込み部５８が、封止構造５５の表面５６に形成される（ステップＳ９）。第１切込み部５８は、封止構造５５の表面５６に対して垂直に形成される。同様に、下被覆部材４６の縁部に沿って下被覆部材４６に至る第２切込み部５９が封止構造５５の裏面５７に形成される（ステップＳ１０）。第２切込み部５９は、封止構造５５の裏面５７に対して垂直に形成される。第１切込み部５８および第２切込み部５９は、レーザ加工により形成されてもよいし、ダイシングソーにより形成されてもよい。図１５では、レーザ加工により第１切込み部５８および第２切込み部５９が形成される例を示している。
次に、図１５に示すように、上被覆部材４５の縁部に沿って上被覆部材４５に至る第１切込み部５８が、封止構造５５の表面５６に形成される（ステップＳ９）。第１切込み部５８は、封止構造５５の表面５６に対して垂直に形成される。同様に、下被覆部材４６の縁部に沿って下被覆部材４６に至る第２切込み部５９が封止構造５５の裏面５７に形成される（ステップＳ１０）。第２切込み部５９は、封止構造５５の裏面５７に対して垂直に形成される。第１切込み部５８および第２切込み部５９は、レーザ加工により形成されてもよいし、ダイシングソーにより形成されてもよい。図１５では、レーザ加工により第１切込み部５８および第２切込み部５９が形成される例を示している。
次に、図１６に示すように、上被覆部材４５が、第１切込み部５８に沿ってリードフレーム４０（各リード５の上面２２）から剥離される（ステップＳ１１）。これにより、上被覆部材４５を被覆する封止樹脂６も同時に除去される。同様に、下被覆部材４６が、第２切込み部５９に沿ってリードフレーム４０（各リード５の下面２３）から剥離される。これにより、下被覆部材４６を被覆する封止樹脂６も同時に除去される。上被覆部材４５および下被覆部材４６が剥離されることにより、各リード５のインナーリード部２５が封止樹脂６に封止された状態で、各リード５のアウターリード部２６が封止構造５５から露出する。その後、アウターリード部２６が、たとえばＳｎ（スズ）、Ｐｄ（パラジウム）、Ｎｉ（ニッケル）、Ａｕ（金）等の少なくとも１つの金属材料により外装めっきされる（ステップＳ１２）。
次に、図１７に示すように、封止構造５５を選択的に切断されて、封止構造５５が複数の半導体装置１に個片化される（ステップＳ１３）。より具体的には、複数のリード５のアウターリード部２６が所定の形状にプレス加工され、ダイシングライン４３（図５参照）に沿って封止構造５５が切断される。これにより、封止構造５５の表面５６が封止樹脂６の表面３０となり、封止構造５５の裏面５７が封止樹脂６の裏面３１となる。また、上被覆部材４５、下被覆部材４６およびそれらを被覆する封止樹脂６が除去された部分が、封止樹脂６の側面３２となる。このようにして、封止構造５５から複数の半導体装置１の個片が切り出される。
以上の方法によれば、複数のリード５の一部を被覆する被覆部材４７がリードフレーム４０に設けられる（ステップＳ１）。より具体的には、複数のリード５の上面２２を選択的に露出させるように複数のリード５を上面２２側から一括して被覆する上被覆部材４５と、複数のリード５の下面２３を選択的に露出させるように複数のリード５を下面２３側から一括して被覆する下被覆部材４６とが、リードフレーム４０に設けられる。半導体チップ２が各ダイパッド３に配置された後（ステップＳ４）、リードフレーム４０が金型５０内に配置され、封止樹脂６によって半導体チップ２が一括して封止される（ステップＳ５）。これにより、複数の半導体チップ２が封止樹脂６により一括封止された封止構造５５が形成される。
この封止構造５５は、金型５０から取り出された後、半導体装置１に加工される。より具体的には、ステップＳ９〜ステップＳ１１を経て、上被覆部材４５、下被覆部材４６およびそれらを被覆する封止樹脂６が除去される（図１６参照）。これにより、複数のリード５の一部が封止構造５５から露出する。また、封止構造５５のうち、封止樹脂６、上被覆部材４５および下被覆部材４６が除去された部分は、半導体装置１の側面（封止樹脂６の側面３２）となる。その後、個片化工程（ステップＳ１３）において、封止構造５５が選択的に切断されて、所望の半導体装置１が製造される。
ここで、複数の半導体チップ２のそれぞれが封止樹脂６により個別的に封止される個別封止型の金型の場合について考える。個別封止型の金型の場合、所望の厚さ、形状および大きさが一度の工程で提供されて、半導体装置１となる。しかし、個別封止型の金型では、異なる厚さ、形状および大きさを有する半導体装置を設計する度に金型を用意しなければならず、それに伴って金型の製造コストが増大し、また、金型の管理負担も増大する。
これに対して、本実施形態の方法によれば、封止構造５５の形状や厚さが一括封止後の加工によって定められるので、金型５０の形状や大きさの制限を受けずに所望の半導体装置（本実施形態では、半導体装置１）を製造できる。これにより、共通の金型５０で、半導体装置１を含む種々の半導体装置を製造できる。その結果、新たな半導体装置を設計する度に金型５０を製造する必要がなくなるので、金型５０の製造に伴うコストの増大を抑制でき、併せて金型５０の管理負担を低減できる。
また、以上の方法によれば、被覆部材除去工程（ステップＳ１１）に先立って、封止構造５５の表面５６および裏面５７を研削する表面研削工程（ステップＳ７）および裏面研削工程（ステップＳ８）が実行される。この方法によれば、金型５０の形状や大きさの制限を受けることなく、半導体装置１の厚さを設定できる。これにより、実現可能な半導体装置の厚さの種類を効果的に増加させることができる結果、共通の金型５０で製造される半導体装置の種類をより一層増加させることができる。また、半導体装置の更なる小型化を実現できる。
また、以上の方法によれば、金型５０は、少なくともリードフレーム４０が配置される領域を一様な高さで挟み込む一対の上型５１および下型５２を有しており、一様な厚さを有する封止構造５５が形成される。この方法によれば、一対の上型５１および下型５２間の高さ、すなわち金型５０から取り出された後の封止構造５５の厚さに基づいて半導体装置１を製造できる。しかも、封止構造５５が一様な厚さを有しているので、表面研削工程（ステップＳ７）および裏面研削工程（ステップＳ８）において、封止構造５５を良好に研削できる。これにより、種々の半導体装置を共通の金型で良好に製造できる。
また、以上の方法によれば、金型５０の上型５１および下型５２は、互いに等しい容積を有している。封止構造５５を形成する工程では、リードフレーム４０と金型５０の上型５１との間を満たす封止樹脂６の厚さと、リードフレーム４０と金型５０の下型５２との間を満たす封止樹脂６の厚さとが、互いに等しくなるように封止樹脂６が金型５０に流し込まれる。この方法によれば、リードフレーム４０と金型５０の上型５１との間を満たす封止樹脂６の熱硬化時の熱膨張率と、リードフレーム４０と金型５０の下型５２との間を満たす封止樹脂６の熱硬化時の熱膨張率とをほぼ等しくできる。これにより、各間に流し込まれた封止樹脂６の熱膨張に起因する封止構造５５の反りを低減できる。これにより、種々の半導体装置を共通の金型５０で良好に製造できる。
また、以上の方法によれば、第１切込み部５８に沿って上被覆部材４５がリードフレーム４０から剥離され、第２切込み部５９に沿って下被覆部材４６がリードフレーム４０から剥離される。この方法によれば、上被覆部材４５および下被覆部材４６を剥離することにより、それらを被覆する封止樹脂６を一度の工程で除去できる。これにより、各リード５の一部を封止構造５５から容易に露出させることができる。その結果、被覆部材除去工程（ステップＳ１１）が煩雑化することを効果的に抑制できるので、共通の金型５０で製造される種々の半導体装置の製造効率を高めることができる。しかも、第１切込み部５８および第２切込み部５９は、それぞれ封止構造５５の表面５６および裏面５７に対して垂直に形成されので、第１切込み部５８および第２切込み部５９を容易に形成できる。
また、以上の方法によれば、被覆部材４７（上被覆部材４５および下被覆部材４６）が、アウターリード部２６をそれぞれ被覆している。これにより、被覆部材除去工程（ステップＳ１１）で、アウターリード部２６を封止樹脂６から良好に露出させることができる一方で、インナーリード部２５を封止樹脂６内に良好に位置させることができる。その結果、異なるリード形状を有する種々の半導体装置を共通の金型５０で良好に製造できる。
また、以上の方法によれば、各リード５のアウターリード部２６を外装めっきする工程を含む（ステップＳ１３）。これにより、各リード５の防食効果を高めることができる。とりわけ、前記被覆部材除去工程（ステップＳ１１）の後、当該外装めっきが施されるので、各リード５のアウターリード部２６を良好にキュアできる。
図１８は、本発明の第２実施形態に係る半導体装置の製造方法を示す工程図である。図１９は、図１に示す半導体装置１の製造に使用されるリードフレーム４０の断面図である。図２０〜図２４は、図１に示す半導体装置１の一製造工程を示す断面図である。図１８〜図２４では、前述の実施形態と対応する部分について同一の参照符号を付し、説明を省略する。
図１８は、本発明の第２実施形態に係る半導体装置の製造方法を示す工程図である。図１９は、図１に示す半導体装置１の製造に使用されるリードフレーム４０の断面図である。図２０〜図２４は、図１に示す半導体装置１の一製造工程を示す断面図である。図１８〜図２４では、前述の実施形態と対応する部分について同一の参照符号を付し、説明を省略する。
図１９に示すように、本実施形態では、ステップＳ１において、比較的厚い被覆部材４７がリードフレーム４０に設けられる。本実施形態では、被覆部材４７が、比較的厚い上被覆部材４５および比較的厚い下被覆部材４６を含む例について説明する。ダイパッド３、被覆部材４７（上被覆部材４５および下被覆部材４６）の合計厚さは、半導体装置１の厚さ（封止樹脂６の厚さ）に対応している。このようなリードフレーム４０に対して、前述の実施形態と同様にステップＳ２〜ステップＳ６が順に実行されて、図２０に示す封止構造５５が形成される。
封止構造５５が形成された後、図２１に示すように、封止構造５５の表面５６が上被覆部材４５が露出するまで研削される（ステップＳ１０１）。封止構造５５の表面５６は、化学的機械的研磨法により研磨される。この工程では、前述の実施形態（ステップＳ７）と同様、封止構造５５の表面５６に研削（研磨）による研削痕（研磨痕）が形成される。
次に、図２２に示すように、封止構造５５の裏面５７が下被覆部材４６が露出するまで研削される（ステップＳ１０２）。封止構造５５の裏面５７は、化学的機械的研磨法により研磨される。この工程では、前述の実施形態（ステップＳ８）と同様、封止構造５５の裏面５７に研削（研磨）による研削痕（研磨痕）が形成される。
次に、図２２に示すように、封止構造５５の裏面５７が下被覆部材４６が露出するまで研削される（ステップＳ１０２）。封止構造５５の裏面５７は、化学的機械的研磨法により研磨される。この工程では、前述の実施形態（ステップＳ８）と同様、封止構造５５の裏面５７に研削（研磨）による研削痕（研磨痕）が形成される。
図２３に示すように、表面研削工程（ステップＳ１０１）および裏面研削工程（ステップＳ１０２）により、封止構造５５は、ダイパッド３、上被覆部材４５および下被覆部材４６の合計厚さに対応する厚さに形成される。
次に、図２４に示すように、上被覆部材４５および下被覆部材４６がリードフレーム４０から剥離される（ステップＳ１０３）。これにより、封止構造５５から各リード５のアウターリード部２６が露出する。その後、ステップＳ１２およびステップＳ１３が順に実行されて半導体装置１となる。
次に、図２４に示すように、上被覆部材４５および下被覆部材４６がリードフレーム４０から剥離される（ステップＳ１０３）。これにより、封止構造５５から各リード５のアウターリード部２６が露出する。その後、ステップＳ１２およびステップＳ１３が順に実行されて半導体装置１となる。
以上の方法によっても、前述の実施形態において述べた効果と同様の効果を奏することができる。より具体的には、この方法によれば、被覆部材４７が露出するまで封止構造５５が研削される。より具体的には、表面研削工程（ステップＳ１０１）において、上被覆部材４５が露出するまで封止構造５５の表面５６が研削され、裏面研削工程（ステップＳ１０２）において、下被覆部材４６が露出するまで封止構造５５の裏面５７が研削される。これにより、封止構造５５が薄化される。これらの研削工程（ステップＳ１０１，Ｓ１０２）の後、被覆部材除去工程（ステップＳ１０３）で、被覆部材４７（上被覆部材４５および下被覆部材４６）が除去される。これにより、各リード５の一部が封止構造５５から露出する。上被覆部材４５および下被覆部材４６が除去された部分は、半導体装置１の側面（封止樹脂６の側面３２）となる。その後、封止構造５５が選択的に切断されて、所望の半導体装置１が製造される。
このように、封止構造５５の形状や厚さが一括封止後の加工によって定められるので、金型５０の形状や大きさの制限を受けずに所望の半導体装置（本実施形態では、半導体装置１）を製造できる。しかも、この方法によれば、使用する被覆部材４７（上被覆部材４５および下被覆部材４６）の厚さに基づいて目的とする半導体装置１の厚さを設定できるので、異なる厚さを有する種々の半導体装置（本実施形態では、半導体装置１）を容易に製造できる。これにより、共通の金型５０で、半導体装置１を含む種々の半導体装置を製造できる。その結果、新たな半導体装置を設計する度に金型５０を製造する必要がなくなるので、金型５０の製造に伴うコストの増大を抑制でき、併せて金型５０の管理負担を低減できる。
また、以上の方法によれば、前述の実施形態のように第１切込み部５８および第２切込み部５９を形成することなく、研削工程（ステップＳ１０１，Ｓ１０２）および被覆部材除去工程（ステップＳ１０３）を経ることにより、各リード５の一部を封止構造５５から露出させることができる。これにより、種々の半導体装置の製造効率を向上させることができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、半導体装置１が、ダイパッド３の長手方向に沿う二つの側面１８に沿って配置された複数のリード５を含む例について説明した。しかし、半導体装置１は、ダイパッド３の長手方向および短手方向の４つの側面１８に沿って配置された複数のリード５を含んでいてもよい。この一例として、図２５に示す半導体装置７０が採用されてもよい。半導体装置７０では、複数のリード５のアウターリード部２６が、封止樹脂６の４つの側面３２から露出している。図２５では、前述の各実施形態と対応する部分については、同一の参照符号を付して示している。
たとえば、前述の実施形態では、半導体装置１が、ダイパッド３の長手方向に沿う二つの側面１８に沿って配置された複数のリード５を含む例について説明した。しかし、半導体装置１は、ダイパッド３の長手方向および短手方向の４つの側面１８に沿って配置された複数のリード５を含んでいてもよい。この一例として、図２５に示す半導体装置７０が採用されてもよい。半導体装置７０では、複数のリード５のアウターリード部２６が、封止樹脂６の４つの側面３２から露出している。図２５では、前述の各実施形態と対応する部分については、同一の参照符号を付して示している。
このような半導体装置７０は、図２６に示すリードフレーム７１が用意された後、前述の第１実施形態の方法または前述の第２実施形態の方法と同様の方法で製造される。図２６では、前述の各実施形態と対応する部分について同一の参照符号を付して示している。リードフレーム７１において、パッド支持部１９は、各ダイパッド３の対角線方向に沿って延びるように設けられており、各ダイパッド３の角部と一体的に連なっている。
リードフレーム７１には、ステップＳ１において、前述の上被覆部材４５および下被覆部材４６を含む被覆部材４７が設けられる。この例では、被覆部材４７が全てのリード５を一括して被覆している。より具体的には、被覆部材４７の第１帯状部分４７Ａに加えて、被覆部材４７の第２帯状部分４７Ｂも、各リード５のアウターリード部２６を被覆している。つまり、第２帯状部分４７Ｂは、行方向に延びるフレーム部４１を跨いで列方向に隣り合うデバイス領域４４に設けられた各リード５のアウターリード部２６を被覆している。
前述の第１実施形態の製造方法では、このリードフレーム７１に対して、ステップＳ２〜ステップＳ１０が順に実行される。ステップＳ１１で、上被覆部材４５および下被覆部材４６が除去されることにより、それらを被覆する封止樹脂６も同時に除去されて、封止樹脂６の側面３２が形成される。そして、ステップＳ１３において、各リード５のアウターリード部２６が所定の形状にプレス加工され、封止構造５５（複数のリード５）が選択的に切断される。これにより、封止構造５５が、複数の半導体装置７０に個片化される。
一方、前述の第２実施形態では、このリードフレーム７１に対して、ステップＳ２〜ステップＳ６、ステップ１０１およびステップＳ１０２が順に実行される。ステップＳ１０３で、上被覆部材４５および下被覆部材４６が除去されることにより、封止樹脂６の側面３２が形成される。そして、ステップＳ１３の工程において、複数のリード５のアウターリード部２６が所定の形状にプレス加工され、封止構造５５（複数のリード５）が選択的に切断される。これにより、封止構造５５が、複数の半導体装置７０に個片化される。
このように、複数のリード５のアウターリード部２６が封止樹脂６の４つの側面３２から露出する半導体装置７０を製造する場合であっても、前述の第１実施形態に係る製造方法または前述の第２実施形態に係る製造方法を適用できる。
また、前述の第１実施形態では、被覆部材除去工程（ステップＳ１１）において、上被覆部材４５および下被覆部材４６の全部が除去される例について説明した。しかし、図２７に示すように、封止樹脂６内に被覆部材４７（上被覆部材４５および／または下被覆部材４６）の一部が残存部８０として形成されていてもよい。図２７では、上被覆部材４５の一部および下被覆部材４６の一部が残存部８０として形成された例を示している。上被覆部材４５の残存部８０は、リード５の上面２２上に位置し、封止樹脂６の側面３２から露出している。下被覆部材４６の残存部８０は、リード５の下面２３上に位置し、封止樹脂６の側面３２から露出している。
また、前述の第１実施形態では、被覆部材除去工程（ステップＳ１１）において、上被覆部材４５および下被覆部材４６の全部が除去される例について説明した。しかし、図２７に示すように、封止樹脂６内に被覆部材４７（上被覆部材４５および／または下被覆部材４６）の一部が残存部８０として形成されていてもよい。図２７では、上被覆部材４５の一部および下被覆部材４６の一部が残存部８０として形成された例を示している。上被覆部材４５の残存部８０は、リード５の上面２２上に位置し、封止樹脂６の側面３２から露出している。下被覆部材４６の残存部８０は、リード５の下面２３上に位置し、封止樹脂６の側面３２から露出している。
また、前述の各実施形態では、被覆部材４７が、テープ部材である上被覆部材４５および下被覆部材４６を含む例について説明した。しかし、被覆部材４７は、封止樹脂６に対してエッチング選択比を有するエッチング可能な部材であってもよい。つまり、被覆部材４７は、封止樹脂６に対してエッチング選択比を有するエッチング可能な部材である上被覆部材４５および下被覆部材４６を含んでいてもよい。この場合、上被覆部材４５および下被覆部材４６が、複数のリード５のアウターリード部２６の上面２２、下面２３および側面２４を一体的に被覆するように設けられていてもよい。封止樹脂６に対してエッチング選択比を有するエッチング可能な部材は、絶縁膜であってもよい。絶縁膜としては、ポリイミド樹脂等の樹脂膜や、酸化膜（ＳｉＯ２）、窒化膜（ＳｉＮ）等を例示できる。
前述の第１実施形態において、被覆部材４７がエッチング可能な部材（絶縁膜）である場合、裏面研削工程（ステップＳ８）後、ステップＳ９〜ステップＳ１１に代えて、封止構造５５の表面５６側から被覆部材４７（上被覆部材４５）上の封止樹脂６および被覆部材４７（上被覆部材４５）をエッチングにより除去し、封止構造５５の裏面５７側から被覆部材４７（下被覆部材４６）上の封止樹脂６および被覆部材４７（下被覆部材４６）をエッチングにより除去する工程を実行すればよい。これにより、複数のリード５の上面２２および下面２３を封止樹脂６から露出させることができる。一方、前述の第２実施形態では、ステップＳ１０３の被覆部材除去工程において、封止構造５５から露出する被覆部材４７をエッチングにより除去すればよい。
以上の方法によっても、被覆部材除去工程（ステップＳ１１）が煩雑化することを抑制できる。これにより、共通の金型５０で製造される種々の半導体装置の製造効率を高めることができる。
また、前述の各実施形態では、半導体チップ２の配置工程（ステップＳ２）に先立って、被覆部材４７が、リードフレーム４０に設けられる例について説明した。しかし、半導体チップ２の配置工程（ステップＳ２）の後、リードフレーム４０を金型５０内に配置する工程（ステップＳ４）に先立って、被覆部材４７がリードフレーム４０に設けられてもよい。
また、前述の各実施形態では、半導体チップ２の配置工程（ステップＳ２）に先立って、被覆部材４７が、リードフレーム４０に設けられる例について説明した。しかし、半導体チップ２の配置工程（ステップＳ２）の後、リードフレーム４０を金型５０内に配置する工程（ステップＳ４）に先立って、被覆部材４７がリードフレーム４０に設けられてもよい。
また、前述の第１実施形態では、表面研削工程（ステップＳ８）および裏面研削工程（ステップＳ９）の両方を実施する例について説明したが、表面研削工程（ステップＳ８）および裏面研削工程（ステップＳ９）を実施しなくてもよい。この方法によれば、金型５０から取り出された後の封止構造５５の厚さを有する種々の半導体装置を製造できる。したがって、異なる形状および大きさを有する半導体装置であっても、等しい厚さを有する半導体装置であれば、共通の金型５０を使用できる。このような方法によっても、金型５０の製造に伴うコストの増大を抑制でき、併せて金型５０の管理負担を低減できる。
また、表面研削工程（ステップＳ８）および裏面研削工程（ステップＳ９）のいずれか一方のみを実施するようにしてもよい。この場合、封止樹脂６の表面３０は、封止樹脂６の裏面３１と異なる表面粗さを有することとなる。より具体的には、表面研削工程（ステップＳ８）のみが実施される場合、封止樹脂６の表面３０に研削痕（研磨痕）が形成される一方で、封止樹脂６の裏面３１に研削痕（研磨痕）は形成されない。この場合、金型５０（下型５２）の表面の微小な凹凸が、封止樹脂６の裏面３１に転写される。他方、裏面研削工程（ステップＳ９）のみが実施される場合、封止樹脂６の裏面３１に研削痕（研磨痕）が形成される一方で、封止樹脂６の表面３０に研削痕（研磨痕）は形成されない。この場合、金型５０（上型５１）の表面の微小な凹凸が、封止樹脂６の表面３０に転写される。
また、前述の各実施形態では、半導体チップ２の裏面１１が、ダイパッド３の上面１６に接合される例について説明したが、半導体チップ２は、素子形成面１０がダイパッド３の上面１６に接合されるように、ダイパッド３上に配置（フリップチップ接合）されてもよい。
また、前述の各実施形態では、半導体装置１が、配線部材の一例としてボンディングワイヤ４を含む例について説明した。しかし、半導体装置１は、ボンディングワイヤ４に代えてまたはこれに加えて、太ワイヤ、導電体板等の比較的大きな電流通過面積を有する配線部材を含んでいてもよい。ボンディングワイヤ４を含むこれらの配線部材は、たとえば金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）およびこれらの合金のいずれかを含んでいてもよい。
また、前述の各実施形態では、半導体装置１が、配線部材の一例としてボンディングワイヤ４を含む例について説明した。しかし、半導体装置１は、ボンディングワイヤ４に代えてまたはこれに加えて、太ワイヤ、導電体板等の比較的大きな電流通過面積を有する配線部材を含んでいてもよい。ボンディングワイヤ４を含むこれらの配線部材は、たとえば金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）およびこれらの合金のいずれかを含んでいてもよい。
また、前述の各実施形態では、複数のリード５の全てがダイパッド３から間隔を空けて配置された例について説明したが、複数のリード５のうちのいずれかがダイパッド３と一体的に形成されていてもよい。
また、前述の各実施形態では、各リード５のアウターリード部２６がガルウィング状(Ｌ字形状)に形成された例について説明した。しかし、各リード５のアウターリード部２６は、封止樹脂６の側面３２に沿うストレート状であってもよい。また、各リード５のアウターリード部２６は、その下端部２９が封止樹脂６の側面３２から裏面３１側に回り込むことにより、Ｊ字形状に形成されていてもよい。
また、前述の各実施形態では、各リード５のアウターリード部２６がガルウィング状(Ｌ字形状)に形成された例について説明した。しかし、各リード５のアウターリード部２６は、封止樹脂６の側面３２に沿うストレート状であってもよい。また、各リード５のアウターリード部２６は、その下端部２９が封止樹脂６の側面３２から裏面３１側に回り込むことにより、Ｊ字形状に形成されていてもよい。
本発明は、ＳＯＰ(Small Outline Package)タイプ、ＳＯＪ(Small Outline J-leaded)タイプ、ＣＦＰ(Ceramic Flat Package)タイプ、ＳＯＴ(Small Outline Transistor)タイプ、ＱＦＰ(Quad Flat Package)タイプ、ＤＦＰ(Dual Flat Package)タイプ、ＰＬＣＣ(Plastic leaded chip carrier)タイプ、ＤＩＰ(Dual Inline Package)タイプ、ＳＩＰ(Single Inline Package)タイプ等の、封止樹脂６（半導体パッケージ）の外部に引き出されたリードを有する種々の半導体装置にも適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 半導体チップ
３ ダイパッド
４ ボンディングワイヤ（配線部材）
５ リード
６ 封止樹脂
２２ リードの上面
２３ リードの下面
２５ インナーリード部
２６ アウターリード部
３０ 封止樹脂の表面
３１ 封止樹脂の裏面
３２ 封止樹脂の側面
４０ リードフレーム
４５ 上被覆部材
４６ 下被覆部材
４７ 被覆部材
５０ 金型
５１ 金型の上型
５２ 金型の下型
５５ 封止構造
５６ 封止構造の表面
５７ 封止構造の裏面
５８ 第１切込み部
５９ 第２切込み部
７０ 半導体装置
７１ リードフレーム
２ 半導体チップ
３ ダイパッド
４ ボンディングワイヤ（配線部材）
５ リード
６ 封止樹脂
２２ リードの上面
２３ リードの下面
２５ インナーリード部
２６ アウターリード部
３０ 封止樹脂の表面
３１ 封止樹脂の裏面
３２ 封止樹脂の側面
４０ リードフレーム
４５ 上被覆部材
４６ 下被覆部材
４７ 被覆部材
５０ 金型
５１ 金型の上型
５２ 金型の下型
５５ 封止構造
５６ 封止構造の表面
５７ 封止構造の裏面
５８ 第１切込み部
５９ 第２切込み部
７０ 半導体装置
７１ リードフレーム
Claims (14)
- 複数のダイパッドおよびリードを含むリードフレームにおいて、前記リードの一部を被覆する被覆部材を前記リードフレームに設ける工程と、
各前記ダイパッドに半導体チップを配置する工程と、
前記リードと前記半導体チップとを配線部材を介して電気的に接続する工程と、
前記リードフレームを金型内に配置し、前記金型に封止樹脂を流し込むことにより、複数の前記半導体チップが一括封止された封止構造を形成する工程と、
前記被覆部材上の封止樹脂および前記被覆部材を除去する被覆部材除去工程と、
前記封止構造を選択的に切断して、半導体装置の個片を切り出す切断工程とを含み、
前記被覆部材は、前記封止樹脂に対してエッチング選択比を有するエッチング可能な部材を含み、
前記被覆部材除去工程は、前記被覆部材上の前記封止樹脂および前記被覆部材をそれぞれエッチングにより除去する工程を含む、半導体装置の製造方法。 - 前記被覆部材は、前記エッチング可能な部材としての絶縁膜を含む、請求項１に記載の半導体装置の製造方法。
- 前記被覆部材除去工程に先立って、前記封止構造の表面を研削する表面研削工程をさらに含む、請求項１または２に記載の半導体装置の製造方法。
- 前記被覆部材除去工程に先立って、前記封止構造の裏面を研削する裏面研削工程をさらに含む、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
- 前記金型は、少なくとも前記リードフレームが配置される領域を一様な高さで挟み込む一対の上型および下型を有しており、
前記封止構造を形成する工程は、一様な厚さを有する前記封止構造を形成する工程を含む、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。 - 前記金型の前記上型および前記下型は、互いに等しい容積を有しており、
前記封止構造を形成する工程は、前記リードフレームと前記金型の前記上型との間を満たす前記封止樹脂の厚さと、前記リードフレームと前記金型の前記下型との間を満たす前記封止樹脂の厚さとが互いに等しくなるように前記金型に前記封止樹脂を流し込む工程を含む、請求項５に記載の半導体装置の製造方法。 - 前記被覆部材は、前記リードを異なる方向から被覆する複数の被覆部材を含む、請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
- 前記被覆部材は、前記リードの上面を選択的に露出させるように前記リードをその上面側から被覆する上被覆部材と、前記リードの下面を選択的に露出させるように前記リードをその下面側から被覆する下被覆部材とを含み、
前記被覆部材除去工程は、前記上被覆部材上の前記封止樹脂および前記上被覆部材を除去し、前記下被覆部材上の前記封止樹脂および前記下被覆部材を除去する工程を含む、請求項７に記載の半導体装置の製造方法。 - 前記上被覆部材および前記下被覆部材は、前記リードフレームから剥離可能な部材を含み、
前記被覆部材除去工程は、
前記上被覆部材の縁部に沿い、前記上被覆部材に至る第１切込み部を前記封止構造の表面に形成し、前記下被覆部材の縁部に沿い、前記下被覆部材に至る第２切込み部を前記封止構造の裏面に形成する切込み部形成工程と、
前記第１切込み部に沿って前記上被覆部材を前記リードフレームから剥離し、前記第２切込み部に沿って前記下被覆部材を前記リードフレームから剥離する工程とを含む、請求項８に記載の半導体装置の製造方法。 - 前記切込み部形成工程は、前記第１切込み部を前記封止構造の表面に対して垂直に形成し、前記第２切込み部を前記封止構造の裏面に対して垂直に形成する工程を含む、請求項９に記載の半導体装置の製造方法。
- 前記上被覆部材および前記下被覆部材は、剥離可能な部材としての前記リードに貼付可能な粘着面を有するテープ部材を含む、請求項８〜１０のいずれか一項に記載の半導体装置の製造方法。
- 前記リードは、前記封止樹脂に封止されるインナーリード部と、前記インナーリード部と一体的に形成され、前記封止樹脂から露出するアウターリード部とを含み、
前記被覆部材は、前記リードの前記アウターリード部を被覆するように前記リードフレームに設けられる、請求項１〜１１のいずれか一項に記載の半導体装置の製造方法。 - 前記被覆部材除去工程の後、前記リードの表面を外装めっきする工程をさらに含む、請求項１〜１２のいずれか一項に記載の半導体装置の製造方法。
- 複数のダイパッドおよびリードを含むリードフレームにおいて、前記リードの一部を被覆する被覆部材を前記リードフレームに設ける工程と、
各前記ダイパッドに半導体チップを配置する工程と、
前記リードと前記半導体チップとを配線部材を介して電気的に接続する工程と、
前記リードフレームを金型内に配置し、前記金型に封止樹脂を流し込むことにより、複数の前記半導体チップが一括封止された封止構造を形成する工程と、
前記被覆部材が露出するまで前記封止構造を研削する工程と、
前記封止構造から露出する前記被覆部材を除去する被覆部材除去工程と、
前記封止構造を選択的に切断して、半導体装置の個片を切り出す切断工程とを含む、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015042543A JP6490453B2 (ja) | 2015-03-04 | 2015-03-04 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015042543A JP6490453B2 (ja) | 2015-03-04 | 2015-03-04 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016162965A JP2016162965A (ja) | 2016-09-05 |
| JP6490453B2 true JP6490453B2 (ja) | 2019-03-27 |
Family
ID=56847316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015042543A Active JP6490453B2 (ja) | 2015-03-04 | 2015-03-04 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6490453B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7246185B2 (ja) | 2018-12-28 | 2023-03-27 | 昭和電線ケーブルシステム株式会社 | コイルおよびコイルの製造方法 |
| CN113410143A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种面板式塑封模具及其封装方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60242017A (ja) * | 1984-05-17 | 1985-12-02 | Fuji Plant Kogyo Kk | パリ発生のない樹脂モ−ルド方法 |
| JP2003100782A (ja) * | 2001-09-20 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP2004079665A (ja) * | 2002-08-13 | 2004-03-11 | Seiko Epson Corp | 半導体製造装置および半導体装置の製造方法 |
| JP2006049398A (ja) * | 2004-08-02 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム |
| JP2011119473A (ja) * | 2009-12-03 | 2011-06-16 | Yamaha Corp | 表面実装型半導体パッケージの製造方法 |
| JP5961055B2 (ja) * | 2012-07-05 | 2016-08-02 | 日東電工株式会社 | 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ |
-
2015
- 2015-03-04 JP JP2015042543A patent/JP6490453B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016162965A (ja) | 2016-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210143089A1 (en) | Semiconductor package with wettable flank | |
| US10366948B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8084299B2 (en) | Semiconductor device package and method of making a semiconductor device package | |
| US20100133693A1 (en) | Semiconductor Package Leads Having Grooved Contact Areas | |
| US20030045032A1 (en) | Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| JP5232394B2 (ja) | 半導体装置の製造方法 | |
| US9842794B2 (en) | Semiconductor package with integrated heatsink | |
| US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20170186674A1 (en) | Semiconductor packages and methods for forming same | |
| JP5103731B2 (ja) | モールドパッケージ | |
| US20110241187A1 (en) | Lead frame with recessed die bond area | |
| US8697496B1 (en) | Method of manufacture integrated circuit package | |
| JP6490453B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US9099484B2 (en) | Method of manufacturing semiconductor device | |
| JP2006165411A (ja) | 半導体装置およびその製造方法 | |
| JP2016162964A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP2017183417A (ja) | 半導体装置 | |
| JP7063718B2 (ja) | プリモールド基板とその製造方法および中空型半導体装置とその製造方法 | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JP6784511B2 (ja) | 半導体装置ならびに半導体装置および実装基板を備えた実装構造 | |
| JP4317665B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6490453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |