JP2016162964A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2016162964A
JP2016162964A JP2015042542A JP2015042542A JP2016162964A JP 2016162964 A JP2016162964 A JP 2016162964A JP 2015042542 A JP2015042542 A JP 2015042542A JP 2015042542 A JP2015042542 A JP 2015042542A JP 2016162964 A JP2016162964 A JP 2016162964A
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing structure
grinding
back surface
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015042542A
Other languages
English (en)
Inventor
池田　真人
Masato Ikeda
真人 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015042542A priority Critical patent/JP2016162964A/ja
Publication of JP2016162964A publication Critical patent/JP2016162964A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】金型の製造に伴うコストの増大を抑制でき、併せて金型の管理負担を低減できる半導体装置の製造方法および半導体装置を提供すること。【解決手段】複数のダイパッド３およびリード５とを含むリードフレーム４０において、各ダイパッド３に半導体チップ２を配置する。リード５と半導体チップ２とをボンディングワイヤ４を介して電気的に接続する。リードフレーム４０を金型５０内に配置し、金型５０に封止樹脂６を流し込むことにより、複数の半導体チップ２が一括封止された封止構造５５を形成する。封止構造５５を金型５０から取り出した後、封止構造５５を研削により所望の厚さまで薄化する。その後、封止構造５５を選択的に切断して、半導体装置１の個片を切り出す。【選択図】図１０

Description

本発明は、半導体装置の製造方法および半導体装置に関する。
特許文献１は、半導体チップと、半導体チップが搭載されたダイパッドと、ダイパッドの周囲に配置された複数のリード端子と、半導体チップ、ダイパッドおよび複数のリード端子の一部を封止した封止樹脂とを備えた半導体装置を開示している。
特開２０１３−６９９５５号公報
本発明の目的は、金型の製造に伴うコストの増大を抑制でき、併せて金型の管理負担を低減できる半導体装置の製造方法および半導体装置を提供することである。
上記目的を達成するための本発明の半導体装置の製造方法は、複数のダイパッドおよびリードを含むリードフレームにおいて、各前記ダイパッドに半導体チップを配置する工程と、前記リードと前記半導体チップとを配線部材を介して電気的に接続する工程と、前記リードフレームを金型内に配置し、前記金型に封止樹脂を流し込むことにより、複数の前記半導体チップが一括封止された封止構造を形成する工程と、前記封止構造を研削して、前記封止構造を薄化する薄化工程と、前記封止構造を選択的に切断して、半導体装置の個片を切り出す個片化工程とを含む。
この方法によれば、半導体チップが各ダイパッドに配置された後、リードフレームが金型内に配置され、封止樹脂によって複数の半導体チップが一括して封止される。これにより、複数の半導体チップが一括封止された封止構造が形成される。この封止構造は、金型から取り出された後、半導体装置に加工される。より具体的には、薄化工程により、封止構造が所望の厚さまで研削され、個片化工程において、封止構造が所望の形状および大きさに切断される。これにより、目的とする厚さ、形状および大きさを有する半導体装置が製造される。
このように、封止構造の形状や厚さが一括封止後の加工によって定められるので、金型の形状や大きさの制限を受けずに所望の半導体装置を製造できる。これにより、共通の金型で、種々の半導体装置を製造できる。その結果、新たな半導体装置を設計する度に金型を製造する必要がなくなるので、金型の製造に伴うコストの増大を抑制でき、併せて金型の管理負担を低減できる。
前記方法において、前記金型は、少なくとも前記リードフレームが配置される領域を一様な高さで挟み込む一対の上型および下型を有していることが好ましい。この場合、前記封止構造を形成する工程は、一様な厚さを有する前記封止構造を形成する工程を含む。この方法によれば、一対の上型および下型間の高さ、すなわち金型から取り出された後の封止構造の厚さを基準にして、半導体装置の厚さを設定できる。これに加えて、封止構造が一様な厚さを有しているので、封止構造の研削工程が容易である。これにより、共通の金型で異なる厚さを有する種々の半導体装置を良好に製造できる。
前記方法において、前記封止構造が、少なくとも前記リードの下面が露出する裏面と、その反対側に位置する表面とを有していることが好ましい。この場合、前記薄化工程は、前記封止構造の表面を研削する表面研削工程を含むことが好ましい。この方法によれば、リードの下面が露出しない面である表面側から封止構造を研削するので、封止構造の薄化を容易に図ることができる。これにより、種々の半導体装置を良好に製造できる。
前記表面研削工程において、高低差が１０μｍ以下の凹凸を含む研削痕が前記封止構造の表面に形成されてもよい。また、前記表面研削工程において、高低差が５μｍ以下の凹凸を含む研削痕が前記封止構造の表面に形成されてもよい。前記表面研削工程は、化学的機械的研磨法により、前記封止構造の表面を研磨する表面研磨工程を含んでいてもよい。この方法によれば、研磨後の封止構造の厚さを正確に制御できるので、種々の半導体装置を良好に製造できる。
前記方法において、前記封止構造が、少なくとも前記リードの下面が露出する裏面と、その反対側に位置する表面とを有していることが好ましい。この場合、前記薄化工程は、前記封止構造の裏面を研削する裏面研削工程を含んでいてもよい。この方法のように、封止構造の裏面側からも封止構造の薄化を図ることもできる。とりわけ、封止構造の表面側および裏面側の両側から封止構造を薄化することにより、実現可能な半導体装置の厚さの種類を効果的に増加させることができる。これにより、共通の金型で製造される半導体装置の種類を一層増加させることができる。また、封止構造の表面側および裏面側の両側から封止構造を薄化することにより、半導体装置の更なる小型化も実現できる。
前記裏面研削工程は、化学的機械的研磨法により、前記封止構造の前記裏面を研磨する裏面研磨工程を含んでいてもよい。この方法によれば、研磨後の封止構造の厚さを正確に制御できるので、種々の半導体装置を良好に製造できる。
前記方法において、前記個片化工程は、前記封止構造の表面および裏面に対して垂直な方向に前記封止構造を選択的に切断する工程を含むことが好ましい。この方法によれば、表面および裏面に対して垂直な方向に封止構造を切断すればよいので、封止構造から複数の半導体装置の個片を容易に切り出すことができる。これにより、異なる大きさおよび形状を有する種々の半導体装置を共通の金型で容易に製造できる。
本発明の半導体装置は、半導体チップと、前記半導体チップを支持するダイパッドと、前記ダイパッドの周囲に配置され、配線部材を介して前記半導体チップに電気的に接続されたリードと、前記半導体チップ、前記ダイパッドおよび前記リードを封止し、少なくとも前記リードの下面が露出する裏面と、その反対側に位置する表面とを有する封止樹脂と含む。この構成において、前記封止樹脂の表面は、研削されることにより形成された表面側研削痕を有している。このような特徴を有する半導体装置は、たとえば、上記の半導体装置の製造方法により製造できる。
前記半導体装置において、前記表面側研削痕は、高低差が１０μｍ以下の凹凸を含んでいてもよい。前記半導体装置において、前記表面側研削痕は、５μｍ以下の凹凸を含んでいてもよい。前記半導体装置において、前記表面側研削痕は、表面以外の面の粗さよりも小さい粗さを含んでいてもよい。前記半導体装置において、前記封止樹脂は、前記封止樹脂の表面および裏面のそれぞれに対して垂直に形成された側面を含んでいてもよい。前記半導体装置において、前記封止樹脂の裏面は、研削されることにより形成された裏面側研削痕を有していてもよい。
図１は、本発明の一実施形態に係る製造方法が適用された一の例に係る半導体装置を示す斜視図である。 図２は、図１に示す半導体装置の底面図である。 図３は、図１に示す半導体装置の内部構造を示す平面図である。 図４は、図３に示すIV-IV線に沿う断面図である。 図５は、図１に示す半導体装置の製造方法を示す工程図である。 図６は、図１に示す半導体装置の製造に使用されるリードフレームの平面図である。 図７は、図１に示す半導体装置の製造工程を示す断面図である。 図８は、図７の次の工程を示す断面図である。 図９は、図８の次の工程を示す断面図である。 図１０は、図９の次の工程を示す断面図である。 図１１は、図１０の次の工程を示す断面図である。 図１２は、図１１の次の工程を示す断面図である。 図１３は、図１２の次の工程を示す断面図である。 図１４は、図１３の次の工程を示す断面図である。 図１５は、図１４の次の工程を示す断面図である。 図１６は、本発明の一実施形態に係る製造方法が適用された他の例に係る半導体装置を示す底面図である。 図１７は、図１６に示すXVII-XVII線に沿う断面図である。 図１８は、本発明の一実施形態に係る製造方法が適用されたさらに他の例に係る半導体装置を示す底面図である。 図１９は、図１８に示すXIX-XIX線に沿う断面図である。 図２０は、図１９に示す半導体装置の製造に使用されるリードフレームの平面図である。 図２１は、本発明の他の実施形態に係る半導体装置の製造方法を示す工程図である。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る製造方法が適用された一の例に係る半導体装置１を示す斜視図である。図２は、図１に示す半導体装置１の底面図である。図３は、図１に示す半導体装置１の内部構造を示す平面図である。図４は、図３に示すIV-IV線に沿う断面図である。
半導体装置１は、ほぼ直方体形状のＱＦＮ（Quad Flat Non lead package）タイプの半導体装置である。半導体装置１は、半導体チップ２と、半導体チップ２を支持するダイパッド３と、ダイパッド３の周囲に配置され、配線部材の一例としてのボンディングワイヤ４を介して半導体チップ２に電気的に接続された複数のリード５と、これらを封止する封止樹脂６とを含む。封止樹脂６は、半導体パッケージを兼ねている。
半導体チップ２は、たとえばほぼ直方体形状であり、半導体素子が形成された表面１０（以下、単に「素子形成面１０」という。）と、素子形成面１０の反対側に位置する裏面１１と、素子形成面１０と裏面１１とを接続する４つの側面１２とを有している。半導体チップ２は、たとえば裏面１１側に外部電極としての裏面電極（図示せず）が形成された半導体チップである。半導体チップ２は、金属膜１３を挟んで、ダイパッド３に支持されている。金属膜１３は、たとえば、半田または金や銀等を含む金属接着剤であってもよい。
ダイパッド３は、直方体形状のパッド本体部１４と、パッド抜け抑制部１５とを一体的に有している。パッド本体部１４は、半導体チップ２の裏面１１に接合されて半導体チップ２を支持する上面１６と、上面１６の反対側に位置する下面１７と、上面１６と下面１７とを接続する４つの側面１８とを有している。
パッド抜け抑制部１５は、パッド本体部１４の側面１８からリード５側に向けて張り出すように形成されている。パッド抜け抑制部１５は、パッド本体部１４の上面１６と面一に形成され、パッド本体部１４よりも小さい厚さを有している。パッド抜け抑制部１５およびパッド本体部１４の側面１８により形成された段差部分に封止樹脂６が入り込むことにより、パッド本体部１４の封止樹脂６からの脱落が抑制される。
平面視で、ダイパッド３の二つの側面１８が交わる各角部には、それぞれパッド支持部１９が一体的に設けられている。各パッド支持部１９は、平面視で、ダイパッド３の対角線方向に沿って延びるように設けられている。
複数のリード５は、ダイパッド３の周囲４方向に、ダイパッド３から間隔を空けてそれぞれ配置されている。各リード５は、その整列方向に直交する方向に長尺な直方体形状のリード本体部２０と、リード抜け抑制部２１とを一体的に有している。リード本体部２０は、上面２２と、上面２２の反対側に位置する下面２３と、上面２２と下面２３とを接続する４つの側面２４とを含む。リード５は、リード本体部２０の上面２２に接続されたボンディングワイヤ４を介して、半導体チップ２に電気的に接続される。
リード抜け抑制部２１は、リード本体部２０の側面２４からダイパッド３側に向けて張り出すように形成されている。リード抜け抑制部２１は、リード本体部２０の上面２２と面一に形成され、リード本体部２０よりも小さい厚さを有している。リード抜け抑制部２１およびリード本体部２０の側面２４により形成された段差部分に封止樹脂６が入り込むことにより、リード本体部２０の封止樹脂６からの脱落が抑制される。
封止樹脂６は、たとえばエポキシ樹脂等の熱硬化性樹脂であってもよい。封止樹脂６は、ほぼ直方体形状であり、表面３０と、表面３０の反対側に位置する裏面３１と、表面３０および裏面３１を接続する４つの側面３２とを含む。封止樹脂６の表面３０の一つの角部には、実装方向を示す指標３３が形成されている。一方、封止樹脂６の裏面３１には、ダイパッド３の下面１７および各リード５の下面２３がそれぞれ露出している。封止樹脂６の裏面３１は、ダイパッド３の下面１７および各リード５の下面２３と面一に形成されている。他方、封止樹脂６の側面３２は、封止樹脂６の表面３０および裏面３１のそれぞれに対して垂直に形成されている。封止樹脂６の側面３２には、各リード５の側面２４（ダイパッド３の反対側に位置する側面２４）が露出している。封止樹脂６の側面３２は、各リード５の側面２４と面一に形成されている。
封止樹脂６の表面３０は、研削されることにより形成された研削痕（図示せず）を有している。封止樹脂６の表面３０の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。封止樹脂６の表面３０における研削痕（研磨痕）は、高低差が１０μｍ以下の凹凸を含む。すなわち、封止樹脂６の表面３０は、１０μｍ以下の表面粗さを含む。さらに具体的には、封止樹脂６の表面３０における研削痕（研磨痕）は、高低差が５μｍ以下の凹凸を含む。すなわち、封止樹脂６の表面３０は、５μｍ以下の表面粗さを含む。封止樹脂６の表面３０における研削痕（研磨痕）は、封止樹脂６の表面３０以外、より具体的には側面３２の粗さよりも小さい粗さを含んでいてもよい。封止樹脂６は、鏡面化された表面を有していてもよい。この場合、封止樹脂６の表面３０の研削痕（研磨痕）は、鏡面化研磨加工による鏡面研磨痕である。
同様に、ダイパッド３の下面１７および各リード５の下面２３を含む封止樹脂６の裏面３１は、研削されることにより形成された研削痕（図示せず）を有している。封止樹脂６の裏面３１の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。封止樹脂６の裏面３１における研削痕（研磨痕）は、高低差が１０μｍ以下の凹凸を含む。すなわち、封止樹脂６の裏面３１は、１０μｍ以下の表面粗さを含む。さらに具体的には、封止樹脂６の裏面３１における研削痕（研磨痕）は、高低差が５μｍ以下の凹凸を含む。すなわち、封止樹脂６の裏面３１は、５μｍ以下の表面粗さを含む。封止樹脂６の裏面３１における研削痕（研磨痕）は、封止樹脂６の裏面３１以外、より具体的には側面３２の粗さよりも小さい粗さを含んでいてもよい。封止樹脂６は、鏡面化された裏面を有していてもよい。この場合、封止樹脂６の裏面３１の研削痕（研磨痕）は、鏡面化研磨加工による鏡面研磨痕である。
図５は、図１に示す半導体装置１の製造方法を示す工程図である。図６は、図１に示す半導体装置１の製造に使用されるリードフレーム４０の平面図である。図７〜図１５は、図１に示す半導体装置１の製造工程を示す断面図である。
図６に示すように、リードフレーム４０は、たとえば、銅板、４２アロイ板等の金属薄板であり、プレス加工により形成されている。リードフレーム４０は、複数のダイパッド３と、各ダイパッド３から間隔を空けて各ダイパッド３の周囲４方向に配置された複数のリード５と、各ダイパッド３および各リード５を支持するフレーム部４１とを含む。
複数のダイパッド３は、本実施形態では、行方向および行方向に直交する列方向に沿って、互いに間隔を空けて行列状に設けられている。フレーム部４１は、行方向および列方向に延びる格子状に設けられており、各ダイパッド３を取り囲んでいる。フレーム部４１は、各ダイパッド３を支持する複数のパッド支持部１９を含む。各パッド支持部１９は、各ダイパッド３の対角線方向に沿って延び、各ダイパッド３の角部と一体的に連なっている。各リード５は、それぞれフレーム部４１と一体的に形成され、各ダイパッド３に向けて延びるようにフレーム部４１に支持されている。リードフレーム４０には、フレーム部４１に沿ってダイシングライン４３（二点鎖線参照）が設定されている。ダイシングライン４３は、フレーム部４１よりも幅広に設定されており、各リード５を、それらの整列方向に沿って横切っている。
図７に示すように、リードフレーム４０に、各ダイパッド３の下面１７および各リード５の下面２３を被覆する支持テープ４４が貼付される（ステップＳ１）。
次に、図８に示すように、各ダイパッド３に半導体チップ２が配置される（ステップＳ２）。各半導体チップ２は、半田等の金属膜１３により、各ダイパッド３の上面１６に固定される。次に、ボンディングワイヤ４が、半導体チップ２および対応するリード５に接続される（ステップＳ３）。これにより、半導体チップ２が、リード５に電気的に接続される。
次に、図９に示すように、リードフレーム４０が金型５０内に配置される（ステップＳ４）。金型５０は、少なくともリードフレーム４０が配置される領域を一様な高さで挟み込む一対の上型５１および下型５２を有している。リードフレーム４０は、支持テープ４４を挟んで金型５０の下型５２上に配置される。
次に、図１０に示すように、リードフレーム４０を被覆するように、金型５０内に封止樹脂６が流し込まれる（ステップＳ５）。これにより、封止樹脂６により複数の半導体チップ２が一括して被覆される。その後、封止樹脂６が硬化（熱硬化）される。これにより、封止構造５５が形成される。封止構造５５は、複数の半導体チップ２を一括して封止しており、表面５６と、表面５６の反対側に位置し、各ダイパッド３の下面１７および各リード５の下面２３が封止樹脂６から露出する裏面５７とを有している。封止構造５５は、一対の上型５１および下型５２に対応した一様な厚さを有している。支持テープ４４が封止構造５５の裏面５７に貼付されている状態では、複数のダイパッド３の裏面５７は外部に露出していない。
次に、図１１に示すように、封止構造５５が金型５０から取り出され（ステップＳ６）、リードフレーム４０に貼付された支持テープ４４が剥離される（ステップＳ７）。
次に、図１２に示すように、封止構造５５の表面５６が研削される（ステップＳ８）。より具体的には、封止構造５５の表面５６は、化学的機械的研磨法により研磨される。これにより、封止構造５５が目的とする厚さまで研磨される。
この表面研削工程において、封止構造５５の表面５６に、研削による研削痕（図示せず）が形成される。封止構造５５の表面５６の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。この表面研削工程では、封止構造５５の表面５６に、高低差が１０μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の表面５６は、表面粗さが１０μｍ以下になるように研削（研磨）される。さらに具体的には、封止構造５５の表面５６に、高低差が５μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の表面５６は、表面粗さが５μｍ以下になるように研削（研磨）される。封止構造５５は、化学的機械的研磨法により、その表面５６が鏡面化されてもよい。この場合、封止構造５５の表面５６の研削痕は、鏡面化研磨加工による鏡面研磨痕である。
次に、図１３に示すように、封止構造５５の裏面５７が研削される（ステップＳ９）。より具体的には、封止構造５５の裏面５７は、化学的機械的研磨法により研磨される。これにより、封止構造５５が目的とする厚さまで研磨される。
この裏面研削工程において、各ダイパッド３の下面１７および各リード５の下面２３を含む封止構造５５の裏面５７に、研削による研削痕（図示せず）が形成される。封止構造５５の裏面５７の研削痕は、より具体的には、化学的機械的研磨法による研磨痕である。この裏面研削工程では、封止構造５５の裏面５７に、高低差が１０μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の裏面５７は、表面粗さが１０μｍ以下になるように研削（研磨）される。さらに具体的には、封止構造５５の裏面５７に、高低差が５μｍ以下の凹凸を含む研削痕（研磨痕）が形成される。すなわち、封止構造５５の裏面５７は、表面粗さが５μｍ以下になるように研削（研磨）される。封止構造５５は、化学的機械的研磨法により、その裏面５７が鏡面化されてもよい。この場合、封止構造５５の裏面５７の研削痕は、鏡面化研磨加工による鏡面研磨痕である。
このように封止構造５５の表面５６および裏面５７が研削（研磨）されて、図１４に示すように、封止構造５５が所定の厚さまで薄化される。
次に、図１５に示すように、ダイシングライン４３に沿って封止構造５５がダイシングソー５８により切断される（ステップＳ１０）。この際、封止構造５５は、表面５６および裏面５７に対して垂直な方向に切断される。これにより、封止構造５５の表面５６が封止樹脂６の表面３０となり、封止構造５５の裏面５７が封止樹脂６の裏面３１となる。そして、封止構造５５のダイシングソー５８により切断された部分が封止樹脂６の側面３２となる。このようにして、封止構造５５から複数の半導体装置１の個片が切り出される。
以上の方法によれば、半導体チップ２が各ダイパッド３に配置された後、リードフレーム４０が金型５０内に配置され、封止樹脂６によって複数の半導体チップ２が一括して封止される。これにより、複数の半導体チップ２が一括封止された封止構造５５が形成される。この封止構造５５は、金型５０から取り出された後、半導体装置１に加工される。より具体的には、薄化工程である表面研削工程（ステップＳ８）および裏面研削工程（ステップＳ９）により、封止構造５５が所望の厚さまで研削され、個片化工程（ステップＳ１０）において、封止構造５５が所望の大きさに切断される。これにより、目的とする厚さ、形状および大きさを有する半導体装置１が製造される。
ここで、複数の半導体チップ２のそれぞれが封止樹脂６により個別的に封止される個別封止型の金型の場合について考える。個別封止型の金型の場合、所望の厚さ、形状および大きさが一度の工程で提供されて、半導体装置１となる。しかし、個別封止型の金型では、異なる厚さ、形状および大きさを有する半導体装置を設計する度に金型を用意しなければならず、それに伴って金型の製造コストが増大し、また、金型の管理負担も増大する。
これに対して、本実施形態の方法によれば、封止構造５５の形状や厚さが一括封止後の加工によって定められるので、金型５０の形状や大きさの制限を受けずに所望の半導体装置（本実施形態では、半導体装置１）を製造できる。これにより、共通の金型５０で、半導体装置１を含む種々の半導体装置を製造できる。その結果、新たな半導体装置を設計する度に金型５０を製造する必要がなくなるので、金型５０の製造に伴うコストの増大を抑制でき、併せて金型５０の管理負担を低減できる。
また、以上の方法によれば、金型５０は、少なくともリードフレーム４０が配置される領域を一様な高さで挟み込む一対の上型５１および下型５２を有しており、一様な厚さを有する封止構造５５が形成される（ステップＳ５）。この方法によれば、一対の上型５１および下型５２間の高さ、すなわち金型５０から取り出された後の封止構造５５の厚さを基準にして、半導体装置１の厚さを設定できる。これに加えて、封止構造５５が一様な厚さを有しているので、封止構造５５の研削工程（ステップＳ８，Ｓ９）が容易である。これにより、共通の金型５０で異なる厚さを有する種々の半導体装置を良好に製造できる。
また、以上の方法によれば、表面研削工程（ステップＳ８）において、封止構造５５の表面５６が研削される。この方法によれば、リード５の下面２３が露出しない面である表面５６側から封止構造５５が研削されるので、封止構造５５の薄化を容易に図ることができる。また、この表面研削工程（ステップＳ８）は、化学的機械的研磨法により封止構造５５の表面５６を研磨する表面研磨工程を含むので、研磨後の封止構造５５の厚さを正確に制御できる。
また、以上の方法によれば、表面研削工程（ステップＳ８）に加えて、封止構造５５の裏面５７を研削する裏面研削工程（ステップＳ９）が実行される。この方法によれば、封止構造５５の表面５６側および裏面５７側の両側から封止構造５５が薄化されるので、実現可能な半導体装置の厚さの種類をより一層増加させることができる。これにより、共通の金型５０で製造される半導体装置の種類をより一層増加させることができる。また、封止構造５５の表面５６側および裏面５７側の両側から封止構造５５を薄化することにより、半導体装置の更なる小型化を実現できる。また、この裏面研削工程（ステップＳ９）は、化学的機械的研磨法により封止構造５５の裏面５７を研磨する裏面研磨工程を含むので、研磨後の封止構造５５の厚さを正確に制御できる。
さらに、以上の方法によれば、封止構造５５は、個片化工程（ステップＳ１０）において、封止構造５５の表面５６および裏面５７に対して垂直な方向に切断される。この方法によれば、表面５６および裏面５７に対して垂直な方向に封止構造５５を切断すればよいので、封止構造５５から複数の半導体装置１の個片を容易に切り出すことができる。これにより、異なる大きさおよび形状を有する種々の半導体装置を共通の金型５０で容易に製造できる。
図１６は、本発明の一実施形態に係る製造方法が適用された他の例に係る半導体装置６１を示す底面図である。図１７は、図１６に示すXVII-XVII線に沿う断面図である。図１６および図１７において、前述の図１〜図１５に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
半導体装置６１は、封止樹脂６により覆われた下面１７を有するダイパッド３を含む点で、前述の半導体装置１と異なる。すなわち、半導体装置６１では、ダイパッド３の下面１７が、封止樹脂６の裏面３１から露出していない。この場合、半導体チップ２は、ダイパッド３と、ダイパッド３に接続されたボンディングワイヤ４を介して対応するリード５と電気的に接続される。
このような半導体装置６１は、前述のリードフレーム４０（図６参照）において、ダイパッド３の形状およびボンディングワイヤ４の接続箇所を変更するだけで製造できる。
前述の各例では、半導体装置１，６１が、ダイパッド３の周囲４方向のそれぞれにリード５が配置されたＱＦＮタイプである例について説明した。しかし、半導体装置１，６１は、ダイパッド３の周囲のいずれか２方向（たとえば、ダイパッド３の互いに対向する二つの側面１８に沿う方向）のみにリード５が配置されたＤＦＮ（Dual Flat Non lead package）タイプであってもよい。この場合、図１８および図１９に示す例を採用してもよい。
図１８は、本発明の一実施形態に係る製造方法が適用されたさらに他の例に係る半導体装置６３を示す底面図である。図１９は、図１８に示すXIX-XIX線に沿う断面図である。図１８および図１９において、前述の図１〜図１７に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
半導体装置６３は、ほぼ直方体形状のＤＦＮタイプの半導体装置である。半導体装置６３は、封止樹脂６により被覆された下面１７を有するダイパッド３と、ダイパッド３の互いに対向する二つの側面１８に沿って配置された一対のリード５Ａ，５Ｂとを有している。以下では、説明の便宜上、一方側のリード５Ａを「入力端子５Ａ」といい、他方側のリード５Ｂを「出力端子５Ｂ」という。
入力端子５Ａおよび出力端子５Ｂは、ダイパッド３から間隔を空けて配置されている。入力端子５Ａは、ボンディングワイヤ４を介して半導体チップ２に電気的に接続されている。一方、出力端子５Ｂは、接続部６４を介してダイパッド３と一体的に形成されている。入力端子５Ａから入力された電気信号は、ボンディングワイヤ４を介して半導体チップ２に入力される。半導体チップ２からの出力信号は、金属膜１３、ダイパッド３および接続部６４を介して出力端子５Ｂから出力される。この場合、半導体チップ２は、入力端子５Ａに接続されるアノード端子、および出力端子５Ｂに接続されるカソード端子を有するダイオードを含んでいてもよいし、キャパシタや抵抗等の受動素子であってもよい。
封止樹脂６の裏面３１には、入力端子５Ａおよび出力端子５Ｂの各下面２３がそれぞれ露出している。封止樹脂６の裏面３１は、入力端子５Ａおよび出力端子５Ｂの各下面２３と面一に形成されている。一方、封止樹脂６の側面３２には、入力端子５Ａおよび出力端子５Ｂの各側面２４（ダイパッド３の反対側に位置する側面２４）が露出している。封止樹脂６の側面３２は、入力端子５Ａおよび出力端子５Ｂの各側面２４と面一に形成されている。封止樹脂６の表面３０には、実装方向を示す指標３３（破線部参照）が形成されていてもよい。
図２０は、図１９に示す半導体装置６３の製造方法に使用されるリードフレーム６５の平面図である。図２０において、前述の図６に示された各部と対応する部分については、同一の参照符号を付して説明を省略する。
リードフレーム６５は、複数のダイパッド３と、各ダイパッド３を挟んで互いに対向する一対の入力端子５Ａおよび出力端子５Ｂと、各ダイパッド３と出力端子５Ｂとを接続する接続部６４と、入力端子５Ａおよび出力端子５Ｂを支持するフレーム部４１とを有している。ダイシングライン４３（二点鎖線参照）は、フレーム部４１に沿い、フレーム部４１よりも幅広に設定されている。列方向に沿って設定されたダイシングライン４３は、入力端子５Ａおよび出力端子５Ｂを、それらが延びる方向に直交する方向に横切っている。
このようなリードフレーム６５に対して、ステップＳ１〜ステップＳ１０が順に実行されて、半導体装置６３が製造される。なお、半導体装置６３において、ダイパッド３の下面１７が、封止樹脂６の裏面３１から露出するように出力端子５Ｂと一体的に形成されていてもよい。また、半導体装置６３において、一方側のリード５Ａが出力端子であり、他方側のリード５Ｂが入力端子であってもよい。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、表面研削工程（ステップＳ８）および裏面研削工程（ステップＳ９）の両方を実施する例について説明した。しかし、図２１に示すように、表面研削工程（ステップＳ８）および裏面研削工程（ステップＳ９）のいずれか一方のみを実施するようにしてもよい。この場合、個片化工程（ステップＳ１０）が実施されると、封止樹脂６の表面３０が、封止樹脂６の裏面３１と異なる表面粗さを有する半導体装置１が製造される。
より具体的には、表面研削工程（ステップＳ８）のみが実施される場合、封止樹脂６の表面３０に研削痕が形成される一方で、封止樹脂６の裏面３１に研削痕は形成されない。この場合、支持テープ４４の表面のうち、リードフレーム４０，６５に貼付される側の表面である貼付面の微小な凹凸が、封止樹脂６の裏面３１に転写される。他方、裏面研削工程（ステップＳ９）のみが実施される場合、封止樹脂６の裏面３１に研削痕が形成される一方で、封止樹脂６の表面３０に研削痕は形成されない。この場合、金型５０（上型５１）の表面の微小な凹凸が、封止樹脂６の表面３０に転写される。
また、前述の実施形態では、半導体チップ２を配置する工程（ステップＳ２）に先立って、リードフレーム４０，６５に支持テープ４４が貼付される例について説明した（ステップＳ１）。しかし、半導体チップ２を配置する工程（ステップＳ２）後、リードフレーム４０，６５を金型５０内に配置する工程（ステップＳ４）に先立って、リードフレーム４０，６５に支持テープ４４を貼付してもよい。また、リードフレーム４０，６５に支持テープ４４を貼付せずに、ステップＳ４において、金型５０の下型５２上にリードフレーム４０，６５を直接配置してもよい。この場合、表面研削工程（ステップＳ８）のみが実行されると、封止樹脂６の表面３０に研削痕が形成される一方で、封止樹脂６の裏面３１に研削痕は形成されない。この場合、金型５０（下型５２）の表面の微小な凹凸が、封止樹脂６の裏面３１に転写される。
また、前述の実施形態では、個片化工程（ステップＳ１０）において、ダイシングソー５８により、封止構造５５が切断される例について説明した。この封止構造５５の切断は、ダイシングソー５８に代えてまたはこれに加えて、エッチングにより実施してもよい。
また、前述の各実施形態では、半導体チップ２の裏面１１が、ダイパッド３の上面１６に接合される例について説明したが、半導体チップ２は、素子形成面１０がダイパッド３の上面１６に接合されるように、ダイパッド３上に配置（フリップチップ接合）されてもよい。
また、前述の実施形態では、半導体装置１，６１，６３が、配線部材の一例としてボンディングワイヤ４を含む例について説明した。しかし、半導体装置１，６１，６３は、ボンディングワイヤ４に代えてまたはこれに加えて、太ワイヤ、導電体板等の比較的大きな電流通過面積を有する配線部材を含んでいてもよい。ボンディングワイヤ４を含むこれらの配線部材は、たとえば金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）およびこれらの合金のいずれかを含んでいてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 半導体チップ
３ ダイパッド
４ ボンディングワイヤ（配線部材）
５ リード
６ 封止樹脂
３０ 封止樹脂の表面
３１ 封止樹脂の裏面
３２ 封止樹脂の側面
４０ リードフレーム
５０ 金型
５１ 上型
５２ 下型
５５ 封止構造
５６ 封止構造の表面
５７ 封止構造の裏面
６１ 半導体装置
６３ 半導体装置
６５ リードフレーム

Claims (15)

  1. 複数のダイパッドおよびリードを含むリードフレームにおいて、各前記ダイパッドに半導体チップを配置する工程と、
    前記リードと前記半導体チップとを配線部材を介して電気的に接続する工程と、
    前記リードフレームを金型内に配置し、前記金型に封止樹脂を流し込むことにより、複数の前記半導体チップが一括封止された封止構造を形成する工程と、
    前記封止構造を研削して、前記封止構造を薄化する薄化工程と、
    前記封止構造を選択的に切断して、半導体装置の個片を切り出す個片化工程とを含む、半導体装置の製造方法。
  2. 前記金型は、少なくとも前記リードフレームが配置される領域を一様な高さで挟み込む一対の上型および下型を有しており、
    前記封止構造を形成する工程は、一様な厚さを有する前記封止構造を形成する工程を含む、請求項１に記載の半導体装置の製造方法。
  3. 前記封止構造が、少なくとも前記リードの下面が露出する裏面と、その反対側に位置する表面とを有し、
    前記薄化工程は、前記封止構造の表面を研削する表面研削工程を含む、請求項１または２に記載の半導体装置の製造方法。
  4. 前記表面研削工程において、高低差が１０μｍ以下の凹凸を含む研削痕が前記封止構造の表面に形成される、請求項３に記載の半導体装置の製造方法。
  5. 前記表面研削工程において、高低差が５μｍ以下の凹凸を含む研削痕が前記封止構造の表面に形成される、請求項４に記載の半導体装置の製造方法。
  6. 前記表面研削工程は、化学的機械的研磨法により、前記封止構造の表面を研磨する表面研磨工程を含む、請求項３〜５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記封止構造が、少なくとも前記リードの下面が露出する裏面と、その反対側に位置する表面とを有し、
    前記薄化工程は、前記封止構造の裏面を研削する裏面研削工程を含む、請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記裏面研削工程は、化学的機械的研磨法により、前記封止構造の裏面を研磨する裏面研磨工程を含む、請求項７に記載の半導体装置の製造方法。
  9. 前記個片化工程は、前記封止構造の表面および裏面に対して垂直な方向に前記封止構造を選択的に切断する工程を含む、請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 半導体チップと、
    前記半導体チップを支持するダイパッドと、
    前記ダイパッドの周囲に配置され、配線部材を介して前記半導体チップに電気的に接続されたリードと、
    前記半導体チップ、前記ダイパッドおよび前記リードを封止し、表面と、その反対側に位置し、少なくとも前記リードの下面が露出する裏面とを有する封止樹脂とを含み、
    前記封止樹脂の表面は、研削されることにより形成された表面側研削痕を有している、半導体装置。
  11. 前記表面側研削痕は、高低差が１０μｍ以下の凹凸を含む、請求項１０に記載の半導体装置。
  12. 前記表面側研削痕は、高低差が５μｍ以下の凹凸を含む、請求項１１に記載の半導体装置。
  13. 前記表面側研削痕は、表面以外の面の粗さよりも小さい粗さを含む、請求項１０〜１２のいずれか一項に記載の半導体装置。
  14. 前記封止樹脂は、前記封止樹脂の表面および裏面のそれぞれに対して垂直に形成された側面を有している、請求項１０〜１３のいずれか一項に記載の半導体装置。
  15. 前記封止樹脂の裏面は、研削されることにより形成された裏面側研削痕を有している、請求項１０〜１４のいずれか一項に記載の半導体装置。
JP2015042542A 2015-03-04 2015-03-04 半導体装置の製造方法および半導体装置 Pending JP2016162964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015042542A JP2016162964A (ja) 2015-03-04 2015-03-04 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015042542A JP2016162964A (ja) 2015-03-04 2015-03-04 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2016162964A true JP2016162964A (ja) 2016-09-05

Family

ID=56847580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015042542A Pending JP2016162964A (ja) 2015-03-04 2015-03-04 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2016162964A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6283131B1 (ja) * 2017-01-31 2018-02-21 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
JP2018064089A (ja) * 2016-10-13 2018-04-19 芝浦メカトロニクス株式会社 電子部品、電子部品の製造装置及び電子部品の製造方法
WO2022070741A1 (ja) * 2020-10-01 2022-04-07 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079665A (ja) * 2002-08-13 2004-03-11 Seiko Epson Corp 半導体製造装置および半導体装置の製造方法
JP2004208326A (ja) * 2000-03-17 2004-07-22 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2004235237A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 樹脂封止金型及びそれを用いた半導体装置の製造方法
JP2005109300A (ja) * 2003-10-01 2005-04-21 Lintec Corp 樹脂封止型の電子デバイスの製造方法。
JP2012019098A (ja) * 2010-07-08 2012-01-26 Fuji Electric Co Ltd 半導体装置の製造方法
JP2013135143A (ja) * 2011-12-27 2013-07-08 Hitachi Chemical Co Ltd 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いる熱硬化性樹脂組成物
JP2013239740A (ja) * 2013-08-02 2013-11-28 Rohm Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208326A (ja) * 2000-03-17 2004-07-22 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2004079665A (ja) * 2002-08-13 2004-03-11 Seiko Epson Corp 半導体製造装置および半導体装置の製造方法
JP2004235237A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 樹脂封止金型及びそれを用いた半導体装置の製造方法
JP2005109300A (ja) * 2003-10-01 2005-04-21 Lintec Corp 樹脂封止型の電子デバイスの製造方法。
JP2012019098A (ja) * 2010-07-08 2012-01-26 Fuji Electric Co Ltd 半導体装置の製造方法
JP2013135143A (ja) * 2011-12-27 2013-07-08 Hitachi Chemical Co Ltd 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いる熱硬化性樹脂組成物
JP2013239740A (ja) * 2013-08-02 2013-11-28 Rohm Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018064089A (ja) * 2016-10-13 2018-04-19 芝浦メカトロニクス株式会社 電子部品、電子部品の製造装置及び電子部品の製造方法
JP7039224B2 (ja) 2016-10-13 2022-03-22 芝浦メカトロニクス株式会社 電子部品の製造装置及び電子部品の製造方法
JP6283131B1 (ja) * 2017-01-31 2018-02-21 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
JP2018125403A (ja) * 2017-01-31 2018-08-09 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
US10242937B2 (en) 2017-01-31 2019-03-26 Katoh Electric Co, Ltd. Electronic device and method for manufacturing electronic device
US10707156B2 (en) 2017-01-31 2020-07-07 Katoh Electric Co., Ltd. Electronic device
WO2022070741A1 (ja) * 2020-10-01 2022-04-07 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US11908777B2 (en) Semiconductor package with plurality of leads and sealing resin
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
CN209785926U (zh) 半导体器件
US7902649B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP3837215B2 (ja) 個別半導体装置およびその製造方法
US20180158758A1 (en) Leadframe and method of manufacturing the same
US10707158B2 (en) Package with vertical interconnect between carrier and clip
TW201802956A (zh) 形成具有導電的互連框的半導體封裝之方法及結構
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2016162964A (ja) 半導体装置の製造方法および半導体装置
US20210183799A1 (en) Ultra-thin multichip power devices
TW201539674A (zh) 四方扁平無引腳封裝及其製造方法
US9209152B2 (en) Molding material and method for packaging semiconductor chips
US20190355651A1 (en) Two sided bondable lead frame
JP6490453B2 (ja) 半導体装置の製造方法および半導体装置
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
US20150097278A1 (en) Surface mount semiconductor device with additional bottom face contacts
US8080448B1 (en) Semiconductor device with nested rows of contacts
JP2017183417A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190711