JP6283131B1 - 電子デバイス及び電子デバイスの製造方法 - Google Patents

電子デバイス及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP6283131B1
JP6283131B1 JP2017016223A JP2017016223A JP6283131B1 JP 6283131 B1 JP6283131 B1 JP 6283131B1 JP 2017016223 A JP2017016223 A JP 2017016223A JP 2017016223 A JP2017016223 A JP 2017016223A JP 6283131 B1 JP6283131 B1 JP 6283131B1
Authority
JP
Japan
Prior art keywords
semiconductor chip
electronic device
terminals
conductive members
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017016223A
Other languages
English (en)
Other versions
JP2018125403A (ja
Inventor
臣哉 佐藤
臣哉 佐藤
祐樹 安田
祐樹 安田
洋次郎 椎名
洋次郎 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KATOH ELECTRIC CO., LTD.
Original Assignee
KATOH ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KATOH ELECTRIC CO., LTD. filed Critical KATOH ELECTRIC CO., LTD.
Priority to JP2017016223A priority Critical patent/JP6283131B1/ja
Priority to TW106134407A priority patent/TWI643303B/zh
Priority to US15/793,142 priority patent/US10242937B2/en
Application granted granted Critical
Publication of JP6283131B1 publication Critical patent/JP6283131B1/ja
Publication of JP2018125403A publication Critical patent/JP2018125403A/ja
Priority to US16/262,915 priority patent/US10707156B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体パッケージの上面に実装される電子素子に供給可能な電流を大きくする。【解決手段】電子デバイス１００は、半導体チップ５と、半導体チップ５を収容するパッケージ１と、半導体チップ５と電気的に結合した、パッケージ１の第１面に露出する複数の端子２と、パッケージ１の第１面から、第１面と反対側の第２面まで貫通し、第１面の方向における断面積が、第１面における複数の端子２の面積よりも大きい少なくとも１つの銅ポスト３と、を有する。【選択図】図１

Description

本発明は、半導体を含む電子デバイス及び電子デバイスの製造方法に関する。
半導体パッケージ上に、他の電子素子を搭載することができる半導体パッケージが知られている。特許文献１においては、それぞれ厚みが異なる領域を有するリードフレームを用いることで、ダイパッドと同じ厚みの端子と、ダイパッドよりも大きな厚みの端子とを有する半導体パッケージが開示されている。
特許第５９６８８２７号公報
特許文献１で開示されている半導体パッケージにおいては、ダイパッドよりも大きな厚みの端子を半導体パッケージの上面に露出させることで、半導体パッケージ上に他の電子素子を搭載できる構成となっている。ところが、従来の半導体パッケージにおいては、他の電子素子を接続するための端子の断面積が、半導体パッケージの上面に露出していない他の端子の断面積と同程度の面積であった。したがって、大電流を流す電子素子を搭載した場合の放熱性が不十分であり、小型化が困難であるという問題があった。
そこで、本発明はこれらの点に鑑みてなされたものであり、半導体パッケージの上面に電子素子を搭載することが可能な電子デバイスの放熱性を向上させることを目的とする。
本発明の第１の態様の電子デバイスは、半導体チップと、前記半導体チップを収容する収容部と、前記半導体チップと電気的に結合した、前記収容部の第１面に露出する複数の端子と、前記収容部の前記第１面から、前記第１面と反対側の第２面まで貫通し、前記第１面の方向における断面積が、前記第１面における前記複数の端子の面積よりも大きい少なくとも１つの導電性部材と、を有する。
上記の電子デバイスにおいては、前記第１面が長方形であり、前記複数の端子は、前記半導体チップに対して、前記第１面の第１辺側、及び前記第１辺と反対側の第２辺側に設けられており、前記少なくとも１つの導電性部材は、前記半導体チップに対して、前記第１面の前記第３辺側、又は前記第３辺と反対側の第４辺側に設けられていてもよい。前記導電性部材は、前記第３辺側及び前記第４辺側のそれぞれに複数設けられていてもよい。
上記の電子デバイスは、前記半導体チップを載置する第１領域と、前記第３辺側の複数の導電性部材の間を分離する第２領域と、前記第４辺側の複数の導電性部材の間を分離する第３領域と、を有する、前記複数の端子と同一の材質の第１板状部材をさらに有してもよい。
上記の電子デバイスは、前記半導体チップを載置する第１領域と、前記複数の端子と複数の前記導電性部材とを分離する第２領域とを有する、前記複数の端子と同一の材質の第１板状部材をさらに有してもよい。
上記の電子デバイスにおいては、前記半導体チップが、前記収容部の前記第１面において露出していてもよい。また、上記の電子デバイスは、前記収容部の前記第１面において前記半導体チップを覆うテープをさらに有してもよい。前記複数の端子は、複数の前記導電性部材の間に、前記半導体チップを載置する領域を有してもよい。
上記の電子デバイスは、前記半導体チップと前記少なくとも１つの導電性部材との間を結合するボンディングワイヤをさらに有してもよい。また、上記の電子デバイスは、前記複数の端子と同一の材質の第２板状部材と、前記第２板状部材に載置され、前記収容部の前記第２面に露出した導電性部材と、をさらに有してもよい。
上記の電子デバイスにおいては、前記導電性部材は、前記収容部の側面において露出していないように構成されていてもよい。
上記の電子デバイスは、前記収容部の第２面において、前記複数の導電性部材に電気的に結合された電子部品をさらに有してもよい。
本発明の第２の態様の電子デバイスの製造方法は、接着剤が塗布されたフィルムを準備する工程と、前記フィルムに、半導体チップを固定するダイパッド領域と複数の端子領域とを有するリードフレームを載置する工程と、前記フィルムに、前記複数の端子領域それぞれの面積よりも大きな断面積の少なくとも１つの導電性部材を載置する工程と、前記ダイパッド領域に半導体チップを載置する工程と、前記半導体チップと前記リードフレームにおける複数の端子との間を接続する工程と、前記半導体チップを覆い、かつ前記少なくとも１つの導電性部材の一端が露出するようにパッケージを形成する工程と、を有する。
本発明の第３の態様の電子デバイスの製造方法は、接着剤が塗布されたフィルムを準備する工程と、前記フィルムに、複数の端子領域を有するリードフレームを載置する工程と、前記フィルムに、前記複数の端子領域それぞれの面積よりも大きな断面積の少なくとも１つの導電性部材を載置する工程と、前記フィルムに半導体チップを載置する工程と、前記半導体チップと前記リードフレームにおける複数の端子との間を接続する工程と、前記半導体チップを覆い、かつ前記少なくとも１つの導電性部材の一端が露出するようにパッケージを形成する工程と、を有する。
上記の製造方法は、前記パッケージを形成する工程を実行した後に、前記フィルムを除去する工程をさらに有してもよい。また、前記少なくとも１つの導電性部材を載置する工程において、前記リードフレームの外周部の内側に前記少なくとも１つの導電性部材を載置してもよい。
また、上記の製造方法は、前記パッケージを形成する工程の後に、前記少なくとも１つの導電性部材と前記リードフレームの外周部との間の位置において、前記リードフレーム及び前記パッケージを切断する工程をさらに有してもよい。
本発明によれば、半導体パッケージの上面に電子素子を搭載することが可能な電子デバイスの放熱性を向上させることができるという効果を奏する。
第１の実施形態に係る電子デバイスの外観図である。 第１の実施形態に係る電子デバイスの内部構成について説明するための図である。 第１の実施形態に係る電子デバイスを製造する過程で使用されるリードフレームの外形を示す図である。 第１の実施形態に係る電子デバイスの製造方法について説明するための図である。 第２の実施形態に係る電子デバイスの内部構成図である。 第３の実施形態に係る電子デバイスの内部構成図である。 第４の実施形態に係る電子デバイスの内部構成図である。 第５の実施形態に係る電子デバイスの内部構成図である。 第６の実施形態に係る電子デバイスの内部構成図である。 第７の実施形態に係る電子デバイスの内部構成図である。 第８の実施形態に係る電子デバイスの内部構成図である。 第９の実施形態に係る電子デバイスの内部構成図である。 第１０の実施形態に係る電子デバイスの内部構成図である。 第１１の実施形態に係る電子デバイスの内部構成図である。 第１２の実施形態に係る電子デバイスの内部構成図である。 本発明の適用範囲の一例を示す表である。 電子デバイスの放熱性を確認する実験結果を示す図である。
＜第１の実施形態＞
［電子デバイス１００の概要］
図１は、第１の実施形態に係る電子デバイス１００の外観図である。図１（ａ）は、電子デバイス１００の下面（第１面）を示している。図１（ｂ）は、電子デバイス１００の上面（第２面）を示している。図１（ｃ）は、電子デバイス１００の上面に電子部品１０が実装された状態を示す側面視図である。電子デバイス１００は、例えばＳＯＮ（Small Outline Non-leaded package）又はＱＦＮ（Quad-flat no-leads）タイプのパッケージ構造を有している。
電子デバイス１００の下面及び上面は長方形である。図１（ａ）に示すように、電子デバイス１００の下面には、パッケージ１と、複数の端子２（２ａ〜２ｈ）と、銅ポスト３（３ａ，３ｂ）と、ダイパッド４の裏面とが露出している。ダイパッド４の表面には、電子デバイス１００が内蔵する半導体チップが設けられている。図１（ｂ）に示すように、電子デバイス１００の上面には、パッケージ１と銅ポスト３（３ａ，３ｂ）とが露出している。電子部品１０は、銅ポスト３ａ及び銅ポスト３ｂに電気的に結合されている。
パッケージ１は、内部に半導体チップを収容する収容部である。パッケージ１は、例えば樹脂により形成されているが、パッケージ１の材質は任意である。端子２は、導電性の部材により形成されており、パッケージ１の内部の半導体チップと電気的に結合している。端子２は、パッケージ１の下面に露出しており、電子デバイス１００をプリント基板に実装する際に半田付けされる。
銅ポスト３は、図１（ｃ）に示すようにパッケージ１の下面から上面まで貫通する棒状の導電性部材である。銅ポスト３は、電子デバイス１００の上面に露出する面が、インダクタ、キャパシタ、抵抗、半導体デバイス等の各種の電子部品１０を実装するためのランドとして機能する。
銅ポスト３の水平方向、すなわち第１面又は第２面と平行な方向における断面積は、端子２の水平方向の断面積よりも大きい。したがって、銅ポスト３の電流容量は端子２の電流容量よりも大きいので、電子デバイス１００のユーザは、大電流を流す電子部品１０を電子デバイス１００に実装することができる。ユーザは、例えば、電流をスイッチングするトランジスタを含む半導体チップ５を内蔵する電子デバイス１００の上面にインダクタを実装することで、小型のＤＣ／ＤＣコンバータを構成することができる。
図１（ｃ）に示すように、電子デバイス１００の側面には複数の端子２が露出しているが、銅ポスト３は、電子デバイス１００の側面に露出していない。銅ポスト３が電子デバイス１００の側面に露出していないことにより、電子デバイス１００の上面に実装された電子部品１０に通電される信号が、電子デバイス１００の側面に現れない。したがって、電子デバイス１００の近傍に他の電子デバイスが配置されても、銅ポスト３を流れる電流が他の電子デバイスに与える影響が小さいので、電子デバイス１００を用いることで、ユーザは装置の小型化を実現することが可能になる。
［電子デバイス１００の内部構成］
図２は、電子デバイス１００の内部構成について説明するための図である。図２（ａ）は、電子デバイス１００の上面側から内部を透視した構成の模式図である。図２（ｂ）は、電子デバイス１００のＡ−Ａ線断面図である。図２に示すように、電子デバイス１００は、ダイパッド４と、半導体チップ５と、ボンディングワイヤ６とを有している。
ダイパッド４は、半導体チップ５が載置された板状部材であり、端子２と同一の材質の導電性部材により形成されている。ボンディングワイヤ６は、半導体チップ５と端子２とを結合するための導電性部材により形成されたワイヤである。
図２（ａ）に示すように、複数の端子２は、半導体チップ５に対して、第１面の第１辺側、及び第１辺と反対側の第２辺側に設けられている。また、銅ポスト３ａ及び銅ポスト３ｂは、半導体チップ５に対して、第１面の第３辺側、又は第３辺と反対側の第４辺側に設けられている。そして、ダイパッド４は、半導体チップ５を載置するための第１領域（以下、ダイパッド領域４ａという）と、複数の端子と複数の導電性部材とを分離する第２領域（以下、分離領域４ｂという）とを有する。
分離領域４ｂは、後述のリードフレームの外周部にダイパッド領域４ａを接続するための吊りリードに対応する領域であり、電子デバイス１００の下面側がハーフエッチングされていることにより、ダイパッド領域４ａよりも薄く形成されている。したがって、分離領域４ｂは、図１（ａ）に示すように、電子デバイス１００の下面には露出していない。
ダイパッド領域４ａは、ほぼ長方形の形状である。分離領域４ｂは、端子２ａと銅ポスト３ａとの間、端子２ｈと銅ポスト３ａとの間、端子２ｄと銅ポスト３ｂとの間、及び端子２ｅと銅ポスト３ｂとの間においてダイパッド領域４ａから延伸する複数の領域を有する。電子デバイス１００は、複数の端子２と複数の銅ポスト３とを分離する分離領域４ｂを有することで、端子２に入力又は出力する信号と銅ポスト３に入力又は出力する信号との間の干渉を抑制することができる。
［電子デバイス１００の製造方法］
図３は、電子デバイス１００を製造する過程で使用されるリードフレーム２０の外形を示す図である。図３に示すように、複数の端子２が形成される複数の端子領域２Ｘは水平クロスバー２１に接続されている。また、ダイパッド領域４ａは、吊りリード４Ｘを介して、垂直クロスバー２２に接続されている。以下の説明において、水平クロスバー２１及び垂直クロスバー２２を外周部と称する場合がある。図３における破線Ｌは、ダイシング工程において切断される位置を示している。破線Ｌの位置でリードフレーム２０が切断されることにより、図２（ａ）に示すように、端子２とダイパッド４とが電気的に絶縁された状態になる。
図４は、電子デバイス１００の製造方法について説明するための図である。まず、図４（ａ）に示すように、接着剤が塗布されたフィルム３０を準備する。続いて、フィルム３０に、端子２が形成される端子領域２Ｘと、ダイパッド４が形成されるダイパッド領域４ａと、吊りリード４Ｘとを有するリードフレーム２０を載置する。フィルム３０に接着剤が塗布されているので、リードフレーム２０がフィルム３０に固定される。
続いて、図４（ｂ）に示すように、フィルム３０におけるリードフレーム２０の外周部の内側であって、リードフレーム２０が存在しない領域に、銅ポスト３ａ及び銅ポスト３ｂを載置する。続いて、図４（ｃ）に示すように、リードフレーム２０のダイパッド領域に接着剤を塗布し、接着剤上に半導体チップ５を載置することにより、半導体チップ５をダイパッド領域に固定する。
続いて、図４（ｄ）に示すように、リードフレーム２０における端子２と半導体チップ５との間をボンディングワイヤ６で接続する。続いて、図４（ｅ）に示すように、半導体チップ５を覆うように樹脂を注入することにより、パッケージ１を形成する。吊りリード４Ｘはハーフエッチングされておりダイパッド領域４ａよりも薄いので、パッケージ１は、吊りリード４Ｘの下面を覆うように充填される。
続いて、図４（ｆ）に示すように、フィルム３０を除去する。最後に、図４（ｇ）に示すように、複数の銅ポスト３とリードフレーム２０の外周部との間の位置において、リードフレーム２０及びパッケージ１を切断するダイシングを行う。具体的には、図２の破線Ｌで示した位置でダイシングする。以上の工程により、電子デバイス１００が完成する。
なお、以上の各工程のうち、銅ポスト３ａ及び銅ポスト３ｂをフィルム３０に載置する工程と、半導体チップ５をリードフレーム２０のダイパッド領域に載置する工程の実行順序は任意である。また、図４（ｆ）においてフィルム３０を除去しない状態でダイシングし、ダイシングした後にフィルム３０を除去してもよい。
本発明は、端子２、銅ポスト３及びダイパッド４の位置又は形状、並びに半導体チップ５の数、実装方法及び形状が異なる各種の電子デバイスに適用することができる。以下、他の各種の電子デバイスの例について説明する。以下の説明において、電子デバイス１００と同一の構成、及び当業者にとって明らかな構成の説明は省略し、各電子デバイスに特有の構成を中心に説明する。
＜第２の実施形態＞
図５は、第２の実施形態に係る電子デバイス２００の内部構成について説明するための図である。図５（ａ）は、電子デバイス２００の上面側から内部を透視した構成の模式図である。図５（ｂ）は、電子デバイス２００のＡ−Ａ線断面図である。図５（ａ）は、図２（ａ）と実質的に同一である。
電子デバイス２００は、図５（ｂ）に示すように、ダイパッド４と半導体チップ５との間に、ダイアタッチフィルム７が設けられている点で、図２（ｂ）に示した電子デバイス１００の構成と異なり、他の点で同じである。電子デバイス２００の製造方法においては、半導体チップ５をダイパッド４に載置する際に、半導体チップ５の下面にダイアタッチフィルム７を貼付した後に、半導体チップ５をダイパッド４に載置する点で、電子デバイス１００の製造方法と異なり、他の点で同じである。
＜第３の実施形態＞
図６は、第３の実施形態に係る電子デバイス３００の内部構成について説明するための図である。図６（ａ）は、電子デバイス３００の上面側から内部を透視した構成の模式図である。図６（ｂ）は、電子デバイス３００のＡ−Ａ線断面図である。
電子デバイス３００は、図６（ａ）に示すように、ダイパッド４を有しない点で図２（ａ）に示した電子デバイス１００と異なり、他の点で同じである。そして、電子デバイス３００は、図６（ｂ）に示すように、パッケージ１の下面に半導体チップ５が露出している。
電子デバイス３００の製造方法においては、図３に示したリードフレーム２０におけるダイパッド領域４ａ及び吊りリード４Ｘがなく、端子領域２Ｘが形成されたリードフレームが使用される。接着剤が塗布されたフィルム３０を準備した後に、上記のリードフレームをフィルム３０に載置するとともに、銅ポスト３及び半導体チップ５をフィルム３０に載置する。電子デバイス３００の製造方法においては、半導体チップ５をフィルム３０に直接載置する点で、図４を参照しながら説明した電子デバイス１００の製造方法と異なり、その他の工程は、電子デバイス１００の製造方法と同等である。
＜第４の実施形態＞
図７は、第４の実施形態に係る電子デバイス４００の内部構成について説明するための図である。図７（ａ）は、電子デバイス４００の上面側から内部を透視した構成の模式図である。図７（ｂ）は、電子デバイス４００のＡ−Ａ線断面図である。図７（ａ）は、図６（ａ）と実質的に同一である。
電子デバイス４００は、図７（ｂ）に示すように、半導体チップ５の下方に黒色の片面接着テープ８が貼付されている点で、図６（ｂ）に示した電子デバイス３００の構成と異なる。電子デバイス４００の製造方法においては、電子デバイス３００の製造方法において用いられたリードフレームを使用する。フィルム３０を準備した後に、銅ポスト３ａをフィルム３０に載置する位置と銅ポスト３ｂをフィルム３０に載置する位置との間の領域に、接着テープ８を貼付した半導体チップ５を載置する。このように、半導体チップ５に接着テープ８を貼付することにより、ダイパッド４を設けることなく、電子デバイス４００の下面に半導体チップ５が露出しないようにすることができる。
＜第５の実施形態＞
図８は、第５の実施形態に係る電子デバイス５００の内部構成について説明するための図である。図８（ａ）は、電子デバイス５００の上面側から内部を透視した構成の模式図である。図８（ｂ）は、電子デバイス５００のＡ−Ａ線断面図である。
電子デバイス５００は、半導体チップ５として、半導体チップ５ａと、半導体チップ５ａの上面に設けられた半導体チップ５ｂとを有する点で、図２に示した電子デバイス１００と異なり、他の点で同じである。電子デバイス５００の製造方法においては、半導体チップ５をダイパッド４に載置する工程において、まず半導体チップ５ａをダイパッド領域４ａに載置する。その後、半導体チップ５ａに半導体チップ５ｂを載置する。このように、電子デバイス５００は、半導体チップ５ａ，５ｂを有することで、異なる設計ルールが必要な特性が異なる複数の半導体チップを一つのパッケージに収容することができるので、装置の小型化を実現することができる。
＜第６の実施形態＞
図９は、第６の実施形態に係る電子デバイス６００の内部構成について説明するための図である。図９（ａ）は、電子デバイス６００の上面側から内部を透視した構成の模式図である。図９（ｂ）は、電子デバイス６００のＡ−Ａ線断面図である。
電子デバイス６００は、半導体チップ５として、半導体チップ５ｃと、半導体チップ５ｃの隣に設けられた半導体チップ５ｄとを有する点で、図２に示した電子デバイス１００と異なり、他の点で同じである。電子デバイス５００の製造方法においては、半導体チップ５をダイパッド４に載置する工程において、半導体チップ５ｃ及び半導体チップ５ｄを同時に、又は順次、ダイパッド領域４ａに載置する。このように、電子デバイス５００は、半導体チップ５ｃ，５ｄを有することで、電子デバイス５００と同様に、異なる設計ルールが必要な特性が異なる複数の半導体チップを一つのパッケージに収容することができるので、装置の小型化を実現することができる。
＜第７の実施形態＞
図１０は、第７の実施形態に係る電子デバイス７００の内部構成について説明するための図である。図１０（ａ）は、電子デバイス７００の上面側から内部を透視した構成の模式図である。図１０（ｂ）は、電子デバイス７００のＡ−Ａ線断面図である。図１０（ｃ）は、電子デバイス７００に電子部品１０が実装された状態を示す側面視図である。図１０（ｄ）は、電子デバイス７００の下面図である。
電子デバイス７００は、複数の端子２として、端子２ｉ，端子２ｊ，端子２ｋ，端子２ｍ（以下、端子２ｉ〜端子２ｍという）を有する。端子２ｉ〜端子２ｍは、パッケージ１の側面に露出しておらず、パッケージ１の下面の中央付近において露出している。端子２ｉ〜端子２ｍは、銅ポスト３ａと銅ポスト３ｂとの間に、半導体チップ５ｅを載置する領域を有する。半導体チップ５ｅは、パッド面がパッケージ１の下面側を向いており、フリップチップ実装されている。具体的には、図１０（ｂ）に示すように、接着剤を用いて端子２ｉ〜端子２ｍに固定された半田バンプ９を介して端子２ｉ〜端子２ｍに固定されている。
図１０（ｃ）に示すように、半導体チップ５ｅをダイパッド４にフリップチップ実装した場合、電子デバイス７００の側面には端子が露出しない。そして、図１０（ｄ）に示すように、電子デバイス７００の下面に正方形状の端子２ｉ〜端子２ｍが露出した状態となっている。本実施形態においては、端子２ｉ〜端子２ｍの表面積が銅ポスト３ａ及び銅ポスト３ｂの断面積よりも小さいことが想定されているが、端子２ｉ〜端子２ｍの表面積が銅ポスト３ａ及び銅ポスト３ｂの断面積以上であってもよい。
＜第８の実施形態＞
図１１は、第８の実施形態に係る電子デバイス８００の内部構成について説明するための図である。図１１（ａ）は、電子デバイス８００の上面側から内部を透視した構成の模式図である。図１１（ｂ）は、電子デバイス８００のＡ−Ａ線断面図である。
図１１（ａ）及び図１１（ｂ）に示すように、電子デバイス８００は、図１０に示した半導体チップ５ｅと、半導体チップ５ｅ上に設けられた半導体チップ５ｆとを有する。また、電子デバイス８００においては、半導体チップ５ｅが、端子２ｉ，端子２ｊ，端子２ｋ，端子２ｍ（以下、端子２ｉ〜端子２ｍという）にフリップチップ実装されている。また、電子デバイス８００においては、半導体チップ５ｅ及び半導体チップ５ｆが端子２ｎ，端子２ｏ，端子２ｐ，端子２ｑ，端子２ｒ，端子２ｓ，端子２ｔ，端子２ｕ（以下、端子２ｎ〜端子２ｕという）にワイヤボンディングされている。
図１１（ａ）に示す端子２ｉ〜端子２ｍは、図１１（ａ）に示した端子２ｉ〜端子２ｍと形状が若干異なるが、実質的に同等の機能を有している。端子２ｉ〜端子２ｍは、端子２ｎ〜端子２ｕと同一のリードフレームにより形成された同一の材質の板状部材である。
電子デバイス８００は、このように、銅ポスト３ａ及び銅ポスト３ｂの周辺において半導体チップ５ｅがフリップ実装された端子２ｉ〜端子２ｍと、半導体チップ５ｅ及び半導体チップ５ｆがワイヤボンディングされた端子２ｎ〜端子２ｕとを有するので、電子デバイス８００の内部に多様な半導体チップを実装できる。また、電子デバイス８００には、多数の端子を設けることができるので、多機能なデバイスを小型化することができる。
＜第９の実施形態＞
図１２は、第９の実施形態に係る電子デバイス９００の内部構成について説明するための図である。図１２（ａ）は、電子デバイス９００の上面側から内部を透視した構成の模式図である。図１２（ｂ）は、電子デバイス９００のＡ−Ａ線断面図である。
図１２（ａ）に示すように、電子デバイス９００は、端子２ａ〜端子２ｄが設けられている第１辺、端子２ｅ〜端子２ｈが設けられている第２辺と異なる第３辺側に銅ポスト３ｃ及び銅ポスト３ｄが設けられており、第４辺側に銅ポスト３ｅ及び銅ポスト３ｆが設けられている。そして、半導体チップ５が設けられているダイパッド４は、半導体チップ５を載置するダイパッド領域４ａ（第１領域）と、第３辺側の銅ポスト３ｃと銅ポスト３ｄの間を分離する分離領域４ｃ（第２領域）と、第４辺側の３ｅと銅ポスト３ｆの間を分離する分離領域４ｄ（第３領域）と、を有するように形成されている。分離領域４ｃ及び分離領域４ｄはハーフエッチングされており、ダイパッド領域４ａよりも薄く形成されている。したがって、分離領域４ｃ及び分離領域４ｄは、電子デバイス９００の下面に露出していない。
図１２（ｃ）は、銅ポスト３ｄと銅ポスト３ｅとの間に電子部品１０が実装された状態を示している。図１２（ｄ）は、銅ポスト３ｃと銅ポスト３ｄとの間に電子部品１０ａが実装され、銅ポスト３ｅと銅ポスト３ｆとの間に電子部品１０ｂが実装された状態を示している。このように、電子デバイス９００が第３辺側及び第４辺側のそれぞれに複数の銅ポスト３を有することにより、電子デバイス９００の上面に複数の電子部品１０を実装できる。したがって、電子デバイス９００の構成により、より多機能な回路を実現することができる。
＜第１０の実施形態＞
図１３は、第１０の実施形態に係る電子デバイス１０００の内部構成について説明するための図である。図１３（ａ）は、電子デバイス１０００の上面側から内部を透視した構成の模式図である。図１３（ｂ）は、電子デバイス１０００のＡ−Ａ線断面図である。
図１３に示す電子デバイス１０００は、図９に示した電子デバイス６００における銅ポスト３ｂの代わりに銅ポスト３ｇを有する点で電子デバイス６００と異なり、他の点で実質的に電子デバイス６００と同じである。銅ポスト３ｇは、電子デバイス１０００の下面から上面まで貫通している第１領域と、下面に露出し上面まで貫通していない第２領域とを有している。そして、半導体チップ５ｂと銅ポスト３ｇの第２領域とは、ボンディングワイヤ６ｇにより結合されている。
このように、電子デバイス１０００は、半導体チップ５ｂと銅ポスト３ｇとの間を結合するボンディングワイヤ６ｇを有する。したがって、電子デバイス１０００の上面に実装される電子部品１０と、電子デバイス１０００の内部の半導体チップ５ｂとを電気的に接続することができる。
＜第１１の実施形態＞
図１４は、第１１の実施形態に係る電子デバイス１１００の内部構成について説明するための図である。図１４（ａ）は、電子デバイス１１００の上面側から内部を透視した構成の模式図である。図１４（ｂ）は、電子デバイス１１００のＡ−Ａ線断面図である。
電子デバイス１１００は、図１３に示した銅ポスト３ｇの代わりに、銅ポスト３ｈを有する点で電子デバイス１０００と異なり、他の点で同じである。銅ポスト３ｈは、垂直方向の断面形状がＴ字形状をしており、パッケージ１の側面に、パッケージ１の下面から上面まで貫通していない部分の先端が露出している。このように、銅ポスト３ｈにおける厚みが小さい部分の先端がパッケージ１の側面に露出していることにより、図１４（ｃ）に示すように、電子デバイス１１００を基板に半田実装した際にフィレットが形成されるので、車載品にも使用することができる。
＜第１２の実施形態＞
図１５は、第１２の実施形態に係る電子デバイス１２００の内部構成について説明するための図である。図１５（ａ）は、電子デバイス１２００の上面側から内部を透視した構成の模式図である。図１５（ｂ）は、電子デバイス１２００のＡ−Ａ線断面図である。
図１５（ａ）に示すように、電子デバイス１２００は、図９に示した電子デバイス６００が有する第１板状部材であるダイパッド４の他に、端子２及びダイパッド４と同じ材質の第２板状部材５０をさらに有する。第２板状部材５０は、電子デバイス１２００の下面に露出している。そして、第２板状部材５０には、銅ポスト３ｈ及び銅ポスト３ｉが設けられている。銅ポスト３ｈは、下端が第２板状部材５０に接しており、上端が電子デバイス１２００の上面に露出している。銅ポスト３ｉは、下端が第２板状部材５０に接しており、上端は電子デバイス１１００の内部における半導体チップ５ｂと同程度の高さに位置している。そして、銅ポスト３ｉは、ボンディングワイヤ６により半導体チップ５ｂに結合されている。
ダイパッド４、第２板状部材５０及び複数の端子２は、同一のリードフレームに設けられており、ダイシングによって切り離された板状部材である。電子デバイス１２００は、互いに電気的に接続されていないダイパッド４及び第２板状部材５０を有し、ダイパッド４に半導体チップ５ａ及び半導体チップ５ｂが設けられ、第２板状部材５０に銅ポスト３ｈ及び銅ポスト３ｉが設けられている。銅ポスト３ｈと銅ポスト３ｉとは、第２板状部材５０を介して電気的に結合されているので、電子デバイス１２００は、電子デバイス１０００と同様に、電子デバイス１２００の上面に実装される電子部品１０と、電子デバイス１２００の内部の半導体チップ５ｂとを電気的に接続することができる。
［実験結果］
図１７は、図２に示した電子デバイス１００の放熱性を確認する実験結果を示す図である。図１７においては、銅ポスト３を有する電子デバイス１００と銅ポストを有しない電子デバイス２０００とを比較した結果を示している。
（実験内容）
電子デバイス１００及び電子デバイス２０００のそれぞれの上面に載置したインダクタに通電した状態でのインダクタの表面温度を測定した。具体的には、電子デバイス１００及び電子デバイス２０００に内蔵する半導体チップ５には通電せず、電子デバイス１００及び電子デバイス２０００の上面にインダクタ（ＴＤＫ株式会社製ＴＦＭ２５２０１２＿４Ｒ７）を実装した状態で、電子デバイス１００を実装したプリント基板のパターン及び銅線を介して、インダクタに電流を流した。インダクタに流す電流を０［ｍＡ］から１６００［ｍＡ］まで変化させた場合のインダクタの表面温度の変化を測定した。
（実験結果の検討）
図１７の横軸は、インダクタに流した電流値を示しており、縦軸はインダクタの表面温度を示している。実線は、銅ポスト３を有する電子デバイス１００の表面温度の変化を示しており、破線は、銅ポストを有しない電子デバイス２０００の表面温度の変化を示している。
銅ポストを有しない電子デバイス２０００においては、電流値が１４００［ｍＡ］に達した時点での温度が９０℃以上になっている。これに対して、電子デバイス１００においては、電流値が１４００［ｍＡ］に達した時点での温度が約６０℃であり、電子デバイス２０００に比べて大幅に温度が低い。この温度差は、電子デバイス１００が銅ポスト３を有することに起因すると考えられる。この実験結果から、電子デバイス１００が、断面積が大きな銅ポスト３を有することにより、大電流を流す電子素子を搭載した場合の放熱性が良好になり、小型化を実現できることを確認できた。
＜まとめ＞
以上説明したように、本実施形態に係る電子デバイスは、半導体チップ５と電気的に結合した、パッケージ１の下に露出する複数の端子２と、パッケージ１の下面から上面まで貫通し、断面積が端子２の面積よりも大きい銅ポスト３を有する。銅ポスト３の断面積が大きいことにより、従来のスルーホールにより基板を貫通させる構成や、端子２と同程度の断面積の銅ポスト３を用いる構成に比べて、電気抵抗が小さくなる。電子デバイスがこのような構成を有することにより、電気抵抗による熱の発生量が少なく、放熱性も高くなるので、大電流を流す電子素子を実装できる電子デバイスの小型化を実現することが可能になる。
なお、銅ポスト３の断面積が端子２と同程度になるように構成する場合においても、電子デバイスの製造工程において銅ポスト３がリードフレームに接続されていないことにより、以下のような効果も生じる。従来の半導体パッケージの製造に用いられるリードフレームにおいては、全ての端子が、ハンガーリードを介してリードフレームにおける垂直クロスバー又は水平クロスバーと端子と接続されていた。そして、パッケージの筐体となる樹脂を注入した後のダイシング工程においてハンガーリードを切断することにより、半導体パッケージを製造していた。したがって、パッケージの上面に露出する端子の一部の領域が、パッケージの側面に露出していた。
パッケージの上面に露出する端子の一部の領域が、パッケージの側面に露出すると、パッケージの上面に実装された電子デバイスに通電される信号が、パッケージの側面にも表れてしまう。その結果、当該パッケージと隣接する他の電子デバイスとの距離を十分に確保する必要があり、パッケージが搭載される装置の小型化を妨げる要因になっていた。
これに対して、パッケージの側面に銅ポスト３が露出していない実施の形態に係る電子デバイスにおいては、銅ポスト３を流れる電流が近傍の他の電子デバイスに与える影響が小さい。したがって、上記の実施の形態に係る電子デバイスを用いることで、装置内の電子デバイスの実装密度を高めることができる。
また、銅ポスト３に電子部品を実装できるようにすることで、電子部品を電子デバイスに内蔵させる場合と異なり、内蔵させる電子部品の種類ごとにリードフレームを設計・製造する必要がない。さらに、銅ポスト３の位置や断面積を変えることにより、同一特性で形状が異なる電子部品を使用することが可能になる。このように、製造時にリードフレームに接続されていない銅ポスト３に電子部品を実装できるようにすることで、電子デバイスの設計・製造の自由度が向上するという効果も奏する。
本発明の実施の形態は、第１の実施形態〜第１２の実施形態に限定されるものではなく、本発明は多様な形態に適用することができる。図１６は、本発明の適用範囲の一例を示す表である。半導体チップの実装方法としては、ダイアタッチフィルムによる実装、チップスタック形態での実装、マルチチップパッケージ（ＭＣＰ）形態での実装、及びフリップチップ（ＦＣ）実装等の各種の実装方法を採用することができる。なお、フリップチップ実装以外の形態は、ダイパッド（ＤＰ）がある構成、及びダイパッドがない構成の両方に適用することができる。
また、銅ポスト３の形態としては、一つの電子素子を実装するための一対の銅ポストを有する構成、複数の電子素子を実装するための複数対の銅ポスト３を有する構成を採用することができる。また、第１０の実施形態及び第１１の実施形態のように、ワイヤボンディングを用いて半導体チップ５と銅ポスト３とを接続する形態も採用することができる。
以上、本発明の実施の形態、およびいくつかの実施の形態をもとに説明した。これらの任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を合わせ持つ。また本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
１ パッケージ
２ 端子
３ 銅ポスト
４ ダイパッド
５ 半導体チップ
６ ボンディングワイヤ
７ ダイアタッチフィルム
８ 片面接着テープ
９ 半田バンプ
１０ 電子部品
２０ リードフレーム
２１ 水平クロスバー
２２ 垂直クロスバー
３０ フィルム
１００ 電子デバイス
２００ 電子デバイス
３００ 電子デバイス
４００ 電子デバイス
５００ 電子デバイス
６００ 電子デバイス
７００ 電子デバイス
８００ 電子デバイス
９００ 電子デバイス
１０００ 電子デバイス
１１００ 電子デバイス
１２００ 電子デバイス

Claims (15)

  1. 半導体チップと、
    前記半導体チップを収容する収容部と、
    前記半導体チップと電気的に結合した、前記収容部の長方形の第１面に露出し、かつ前記半導体チップに対して、前記第１面の第１辺側、及び前記第１辺と反対側の第２辺側に設けられた複数の端子と、
    前記収容部の前記第１面から、前記第１面と反対側の第２面まで貫通し、前記第１面の方向における断面積が、前記第１面における前記複数の端子の面積よりも大きく、かつ前記半導体チップに対して、前記第１辺と直交する方向の辺の側である第３辺側及び第４辺側に設けられており、電子部品を実装するためのランドとして機能する複数の導電性部材と、
    前記収容部の前記第１面に露出し、前記半導体チップが載置される第１板状部材と、
    を有し、
    前記複数の端子は、前記第１面において前記第１板状部材の周囲に位置している、電子デバイス。
  2. 前記導電性部材は、前記第３辺側及び前記第４辺側のそれぞれに複数設けられている、
    請求項１に記載の電子デバイス。
  3. 半導体チップと、
    前記半導体チップを収容する収容部と、
    前記半導体チップと電気的に結合した、前記収容部の長方形の第１面に露出し、かつ前記半導体チップに対して、前記第１面の第１辺側、及び前記第１辺と反対側の第２辺側に設けられた複数の端子と、
    前記収容部の前記第１面から、前記第１面と反対側の第２面まで貫通し、前記第１面の方向における断面積が、前記第１面における前記複数の端子の面積よりも大きく、かつ前記半導体チップに対して、前記第１辺と直交する方向の辺の側である第３辺側及び第４辺側に設けられており、電子部品を実装するためのランドとして機能する複数の導電性部材と、
    前記導電性部材は、前記第３辺側及び前記第４辺側のそれぞれに複数設けられており、
    前記半導体チップを載置する第１領域と、前記第３辺側の複数の導電性部材の間を分離する第２領域と、前記第４辺側の複数の導電性部材の間を分離する第３領域と、を有する、前記複数の端子と同一の材質の第１板状部材をさらに有する、電子デバイス。
  4. 半導体チップと、
    前記半導体チップを収容する収容部と、
    前記半導体チップと電気的に結合した、前記収容部の長方形の第１面に露出し、かつ前記半導体チップに対して、前記第１面の第１辺側、及び前記第１辺と反対側の第２辺側に設けられた複数の端子と、
    前記収容部の前記第１面から、前記第１面と反対側の第２面まで貫通し、前記第１面の方向における断面積が、前記第１面における前記複数の端子の面積よりも大きく、かつ前記半導体チップに対して、前記第１辺と直交する方向の辺の側である第３辺側及び第４辺側に設けられており、電子部品を実装するためのランドとして機能する複数の導電性部材と、
    前記半導体チップを載置する第１領域と、前記複数の端子と複数の前記導電性部材とを分離する第２領域とを有する、前記複数の端子と同一の材質の第１板状部材と、
    を有する、電子デバイス。
  5. 半導体チップと、
    前記半導体チップを収容する収容部と、
    前記半導体チップと電気的に結合した、前記収容部の長方形の第１面に露出し、かつ前記半導体チップに対して、前記第１面の第１辺側、及び前記第１辺と反対側の第２辺側に設けられた複数の端子と、
    前記収容部の前記第１面から、前記第１面と反対側の第２面まで貫通し、前記第１面の方向における断面積が、前記第１面における前記複数の端子の面積よりも大きく、かつ前記半導体チップに対して、前記第１辺と直交する方向の辺の側である第３辺側及び第４辺側に設けられており、電子部品を実装するためのランドとして機能する複数の導電性部材と、
    を有し、
    前記半導体チップが、前記収容部の前記第１面において露出している、電子デバイス。
  6. 半導体チップと、
    前記半導体チップを収容する収容部と、
    前記半導体チップと電気的に結合した、前記収容部の長方形の第１面に露出し、かつ前記半導体チップに対して、前記第１面の第１辺側、及び前記第１辺と反対側の第２辺側に設けられた複数の端子と、
    前記収容部の前記第１面から、前記第１面と反対側の第２面まで貫通し、前記第１面の方向における断面積が、前記第１面における前記複数の端子の面積よりも大きく、かつ前記半導体チップに対して、前記第１辺と直交する方向の辺の側である第３辺側及び第４辺側に設けられており、電子部品を実装するためのランドとして機能する複数の導電性部材と、
    前記収容部の前記第１面において前記半導体チップを覆うテープと、
    を有する、電子デバイス。
  7. 前記半導体チップと前記少なくとも１つの導電性部材との間を結合するボンディングワイヤをさらに有する、
    請求項１から６のいずれか一項に記載の電子デバイス。
  8. 前記複数の端子と同一の材質の第２板状部材と、
    前記第２板状部材に載置され、前記収容部の前記第２面に露出した導電性部材と、
    をさらに有する、
    請求項１から６のいずれか一項に記載の電子デバイス。
  9. 前記導電性部材は、前記収容部の側面において露出していない、
    請求項１から８のいずれか一項に記載の電子デバイス。
  10. 前記収容部の第２面において、前記複数の導電性部材に電気的に結合された前記電子部品をさらに有する、
    請求項１から９のいずれか一項に記載の電子デバイス。
  11. 半導体チップを収容する長方形のパッケージを有する電子デバイスの製造方法であって、
    接着剤が塗布されたフィルムを準備する工程と、
    前記フィルムに、前記半導体チップを固定するダイパッド領域と複数の端子領域とを有するリードフレームを載置する工程と、
    前記フィルムに、前記複数の端子領域それぞれの面積よりも大きな断面積の複数の導電性部材を載置する工程と、
    前記ダイパッド領域に前記半導体チップを載置する工程と、
    前記半導体チップと前記リードフレームにおける複数の端子との間を接続する工程と、
    前記半導体チップを覆い、かつ前記複数の導電性部材の一端が露出するように前記パッケージを形成する工程と、
    を有し、
    前記複数の端子は、前記パッケージの第１辺側、及び前記第１辺と反対側の第２辺側に対応する位置に設けられており、
    前記複数の導電性部材を載置する工程において、前記半導体チップが載置される前記ダイパッド領域に対して、前記第１辺と直交する方向の辺の側である第３辺側及び第４辺側に、電子部品を実装するためのランドとして機能する前記複数の導電性部材を載置する電子デバイスの製造方法。
  12. 接着剤が塗布されたフィルムを準備する工程と、
    前記フィルムに、複数の端子領域を有するリードフレームを載置する工程と、
    前記フィルムに、前記複数の端子領域それぞれの面積よりも大きな断面積の少なくとも１つの導電性部材を載置する工程と、
    前記フィルムに半導体チップを載置する工程と、
    前記半導体チップと前記リードフレームにおける複数の端子との間を接続する工程と、
    前記半導体チップを覆い、かつ前記少なくとも１つの導電性部材の一端が露出するようにパッケージを形成する工程と、
    を有する電子デバイスの製造方法。
  13. 前記パッケージを形成する工程を実行した後に、前記フィルムを除去する工程をさらに有する、
    請求項１１又は１２に記載の電子デバイスの製造方法。
  14. 前記複数の導電性部材を載置する工程において、前記リードフレームの外周部の内側に前記複数の導電性部材を載置する、
    請求項１１に記載の電子デバイスの製造方法。
  15. 前記パッケージを形成する工程の後に、前記複数の導電性部材と前記リードフレームの外周部との間の位置において、前記リードフレーム及び前記パッケージを切断する工程をさらに有する、
    請求項１４に記載の電子デバイスの製造方法。

JP2017016223A 2017-01-31 2017-01-31 電子デバイス及び電子デバイスの製造方法 Active JP6283131B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017016223A JP6283131B1 (ja) 2017-01-31 2017-01-31 電子デバイス及び電子デバイスの製造方法
TW106134407A TWI643303B (zh) 2017-01-31 2017-10-05 電子裝置以及電子裝置的製造方法
US15/793,142 US10242937B2 (en) 2017-01-31 2017-10-25 Electronic device and method for manufacturing electronic device
US16/262,915 US10707156B2 (en) 2017-01-31 2019-01-31 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017016223A JP6283131B1 (ja) 2017-01-31 2017-01-31 電子デバイス及び電子デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018010378A Division JP6842433B2 (ja) 2018-01-25 2018-01-25 電子デバイス

Publications (2)

Publication Number Publication Date
JP6283131B1 true JP6283131B1 (ja) 2018-02-21
JP2018125403A JP2018125403A (ja) 2018-08-09

Family

ID=61231453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017016223A Active JP6283131B1 (ja) 2017-01-31 2017-01-31 電子デバイス及び電子デバイスの製造方法

Country Status (3)

Country Link
US (2) US10242937B2 (ja)
JP (1) JP6283131B1 (ja)
TW (1) TWI643303B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6780675B2 (ja) * 2017-07-24 2020-11-04 株式会社デンソー 半導体装置及び半導体装置の製造方法
US11817375B2 (en) * 2019-02-13 2023-11-14 Texas Instruments Incorporated High I/O density flip-chip QFN
JP7211267B2 (ja) 2019-05-29 2023-01-24 株式会社デンソー 半導体パッケージの製造方法
JP7286450B2 (ja) * 2019-07-10 2023-06-05 新光電気工業株式会社 電子装置及び電子装置の製造方法
JP7265502B2 (ja) 2020-03-19 2023-04-26 株式会社東芝 半導体装置
US11723143B1 (en) 2022-04-27 2023-08-08 Avago Technologies International Sales Pte. Limited Thermal dissipation and shielding improvement using merged PCB bottom copper post

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058074A1 (ja) * 2005-11-16 2007-05-24 Oki Electric Industry Co., Ltd. 両面電極パッケージ及びその製造方法
JP2009105301A (ja) * 2007-10-25 2009-05-14 Spansion Llc 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
KR20090050751A (ko) * 2007-11-16 2009-05-20 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP2013213143A (ja) * 2012-04-02 2013-10-17 Tomoegawa Paper Co Ltd 半導体装置製造用マスクシート及びそれを用いた半導体装置の製造方法
JP2016060252A (ja) * 2014-09-12 2016-04-25 矢崎総業株式会社 車載表示装置
US20160141232A1 (en) * 2014-11-19 2016-05-19 Cambridge Silicon Radio Limited Integrated circuit package
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置
JP2017175000A (ja) * 2016-03-24 2017-09-28 ローム株式会社 電子部品およびその製造方法、ならびに、インターポーザ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
TW488555U (en) * 2000-09-16 2002-05-21 Walsin Advanced Electronics Stackable QFN package
TW201209971A (en) * 2010-08-17 2012-03-01 Powertech Technology Inc Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
EP2613349B1 (en) * 2012-01-05 2019-11-20 Nxp B.V. Semiconductor package with improved thermal properties
US8955388B2 (en) * 2012-05-31 2015-02-17 Freescale Semiconductor, Inc. Mold compound compatibility test system and methods thereof
US9576884B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package
JP5968827B2 (ja) 2013-04-25 2016-08-10 アオイ電子株式会社 半導体パッケージおよびその製造方法
US9640471B2 (en) * 2015-02-24 2017-05-02 Navitas Semiconductor Inc. Leadless electronic packages for GaN devices

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141994A (ja) * 2005-11-16 2007-06-07 Kyushu Institute Of Technology 両面電極パッケージ及びその製造方法
WO2007058074A1 (ja) * 2005-11-16 2007-05-24 Oki Electric Industry Co., Ltd. 両面電極パッケージ及びその製造方法
US20120164790A1 (en) * 2005-11-16 2012-06-28 Okisemiconductor Co., Ltd. Double-faced electrode package, and its manufacturing method
US20090224381A1 (en) * 2005-11-16 2009-09-10 Masamichi Ishihara Double-faced electrode package and its manufacturing method
US20090267207A1 (en) * 2007-10-25 2009-10-29 Koide Yuki Semiconductor device and manufacturing method thereof
JP2009105301A (ja) * 2007-10-25 2009-05-14 Spansion Llc 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
KR20090050751A (ko) * 2007-11-16 2009-05-20 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
US20090127691A1 (en) * 2007-11-16 2009-05-21 Lee Keun-Hyuk Semiconductor Power Module Packages with Simplified Structure and Methods of Fabricating the Same
JP2013213143A (ja) * 2012-04-02 2013-10-17 Tomoegawa Paper Co Ltd 半導体装置製造用マスクシート及びそれを用いた半導体装置の製造方法
JP2016060252A (ja) * 2014-09-12 2016-04-25 矢崎総業株式会社 車載表示装置
US20160141232A1 (en) * 2014-11-19 2016-05-19 Cambridge Silicon Radio Limited Integrated circuit package
WO2016081647A1 (en) * 2014-11-19 2016-05-26 Qualcomm Incorporated Integrated circuit package
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置
JP2017175000A (ja) * 2016-03-24 2017-09-28 ローム株式会社 電子部品およびその製造方法、ならびに、インターポーザ

Also Published As

Publication number Publication date
US20190164872A1 (en) 2019-05-30
JP2018125403A (ja) 2018-08-09
US20180218968A1 (en) 2018-08-02
US10242937B2 (en) 2019-03-26
TWI643303B (zh) 2018-12-01
TW201830632A (zh) 2018-08-16
US10707156B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
JP6283131B1 (ja) 電子デバイス及び電子デバイスの製造方法
US11462510B2 (en) Stacked package structure and stacked packaging method for chip
JP3765952B2 (ja) 半導体装置
KR101011863B1 (ko) 반도체 패키지 및 그 제조 방법
TW563232B (en) Chip scale package and method of fabricating the same
US9053968B2 (en) Semiconductor package structure and manufacturing method thereof
CN106935517B (zh) 集成无源器件的框架封装结构及其制备方法
JP6842433B2 (ja) 電子デバイス
JP4566799B2 (ja) 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
US10373930B2 (en) Package structure and the method to fabricate thereof
US20080251899A1 (en) Semiconductor device
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP3174860U (ja) ３ｄリードフレーム構造
US20200203259A1 (en) Integrated circuit package
JP4818287B2 (ja) 樹脂封止型半導体装置
JP2009141229A (ja) 半導体装置およびその製造方法
JP2001291821A (ja) 半導体装置およびその製造方法
KR101432487B1 (ko) 반도체 기판과 반도체 패키지의 접합방법
JP2001291818A (ja) 半導体装置およびその製造方法
JP2020194921A (ja) 半導体パッケージ、半導体装置および半導体パッケージの製造方法
JPH05283605A (ja) 半導体パッケージ
JP2007194527A (ja) 電子回路モジュール及びその製造方法
KR20150029818A (ko) 반도체 패키지 및 그 제조 방법
JP2012164863A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180125

R150 Certificate of patent or registration of utility model

Ref document number: 6283131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250