JP6780675B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6780675B2
JP6780675B2 JP2018113061A JP2018113061A JP6780675B2 JP 6780675 B2 JP6780675 B2 JP 6780675B2 JP 2018113061 A JP2018113061 A JP 2018113061A JP 2018113061 A JP2018113061 A JP 2018113061A JP 6780675 B2 JP6780675 B2 JP 6780675B2
Authority
JP
Japan
Prior art keywords
semiconductor
sealing resin
resin portion
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018113061A
Other languages
English (en)
Other versions
JP2019024084A5 (ja
JP2019024084A (ja
Inventor
和明 馬渡
和明 馬渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN201880048844.XA priority Critical patent/CN110945645B/zh
Priority to PCT/JP2018/025293 priority patent/WO2019021766A1/ja
Priority to DE112018003765.7T priority patent/DE112018003765B4/de
Publication of JP2019024084A publication Critical patent/JP2019024084A/ja
Publication of JP2019024084A5 publication Critical patent/JP2019024084A5/ja
Priority to US16/747,047 priority patent/US11355357B2/en
Application granted granted Critical
Publication of JP6780675B2 publication Critical patent/JP6780675B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
従来、半導体装置の一例として、センサチップがリードフレームに接着され、センサチップの一部とリードフレームの一部が露出した状態で樹脂によって覆われた半導体パッケージがある（特許文献１）。
特開２０１０−５０４５２号公報
上記半導体パッケージは、センサチップを配置するリードフレームや、リードフレームとセンサチップとを接着する接着剤が必要であり、部品点数が多いという問題がある。また、半導体パッケージは、センサチップをリードフレーム上に配置しているため体格が大きいという問題がある。
本開示は、上記問題点に鑑みなされたものであり、部品点数を減らすことができ、且つ体格を小型化できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために本開示は、
半導体素子（１０）と、
半導体素子と電気的に接続された電子部品（２０、３０）と、
半導体素子と電子部品とを電気的に接続している接続部材（５１〜５５）と、
一面（Ｓ１）と一面の反対面（Ｓ２）とを有し、半導体素子の表面である半導体表面（Ｓ１１）と電子部品の表面である部品表面（Ｓ２１、Ｓ３１）とが一面側に露出した状態で、半導体素子と電子部品と接続部材とを一体的に保持している封止樹脂部（４０〜４５）と、を備え、
電子部品は、半導体素子と電気的に接続された回路素子（２０）と、回路素子と封止樹脂部の外部に設けられた外部素子とを電気的に接続するための外部接続端子（３０）とを含んでおり、部品表面として、少なくとも外部接続端子の表面である端子表面（Ｓ３１）が封止樹脂部から露出しており、
回路素子は、接続部材（５３、５４）を介して、半導体素子と外部接続端子とに積層した状態で実装され、封止樹脂部で覆われており、
半導体素子の半導体表面と外部接続端子の端子表面とが一面側に露出していることを特徴とする。
本開示は、半導体素子と電子部品と接続部材とが封止樹脂部で保持されている。このため、本開示は、特許文献１のような半導体素子（センサチップ）が搭載されるリードフレームや、リードフレームと半導体素子とを機械的に接続する接着剤などが不要であり、部品点数を減らすことができる。また、本開示は、リードフレームを用いる場合よりも体格を小型化することができる。
さらに、上記目的を達成するために他の開示は、
半導体素子（１０）と、
半導体素子と電気的に接続された電子部品（２０、３１）と、
半導体素子と電子部品とを電気的に接続している接続部材（５１）と、
半導体素子の表面である半導体表面（Ｓ１１）と対向する面である一面（Ｓ１）と、半導体表面の反対面である半導体裏面（Ｓ１２）と対向する面であり、一面の反対の面である反対面（Ｓ２）とを有し、半導体表面の一部を一面側に露出した状態で、半導体素子と電子部品と接続部材とを一体的に保持している封止樹脂部（４６）と、
半導体素子と封止樹脂部との間に設けられた、封止樹脂部よりも線膨張率もしくは弾性率が小さい応力緩和部材（６０）と、を備えている半導体装置の製造方法であって、
接着フィルム（２１０）が設けられた支持体（３４）上に、半導体表面の一部が接着フィルムに接するように半導体素子を配置するとともに、半導体素子と電子部品とを接続部材を介して電気的に接続する実装工程と、
実装工程後に、封止樹脂部よりも線膨張率もしくは弾性率が小さい応力緩和部材（６０）を半導体素子における接着フィルムが接していない部位に塗布する塗布工程と、
塗布工程後に、封止樹脂部にて、半導体素子と電子部品と接続部材に加えて、応力緩和部材を一体的に封止して封止構造体を製造する封止工程と、
封止工程後に、封止構造体から接着フィルムを剥離して、封止構造体と支持体とを分離させる剥離工程と、を備え、
封止工程では、封止樹脂部を設ける際に、封止樹脂部における半導体表面側に設けられた部位から半導体素子へ印加される応力と、封止樹脂部における半導体裏面側に設けられた部位から半導体素子へ印加される応力とが同等になるように、半導体表面と一面との間隔と、半導体裏面と反対面との間隔とが設定された封止構造体を製造することを特徴とする。
これによって、本開示では、上記のような半導体装置を製造できる。
なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。
第１実施形態における半導体装置の概略構成を示す平面図である。 図１のII‐II線に沿う断面図である。 第１実施形態における半導体装置の製造方法を示す工程別断面図である。 第２実施形態における半導体装置の概略構成を示す平面図である。 図４のV‐V線に沿う断面図である。 第２実施形態における半導体装置の製造方法を示す工程別断面図である。 第３実施形態における半導体装置の概略構成を示す断面図である。 第３実施形態における半導体装置の製造方法を示す工程別断面図である。 第４実施形態における半導体装置の概略構成を示す断面図である。 第５実施形態における半導体装置の概略構成を示す断面図である。 第６実施形態における半導体装置の概略構成を示す断面図である。 第６実施形態における半導体装置の製造方法を示す断面図である。 第７実施形態における半導体装置の概略構成を示す断面図である。 第８実施形態における半導体装置の概略構成を示す平面図である。 図１４のXV‐XV線に沿う断面図である。 第９実施形態における半導体装置の搭載例を示す断面図である。 第１０実施形態における半導体装置の概略構成を示す拡大断面図である。 第１０実施形態における半導体装置の概略構成を示す断面図である。 第１０実施形態における半導体装置の製造方法を示す工程別断面図である。 変形例１における製造時の半導体装置の概略構成を示す平面図である。 図２０のXXI‐XXI線に沿う断面図である。 変形例２における製造時の半導体装置の概略構成を示す平面図である。 変形例３における製造時の半導体装置の概略構成を示す平面図である。
以下において、図面を参照しながら、本開示を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。
（第１実施形態）
図１、図２、図３を用いて、第１実施形態の半導体装置１００及び半導体装置１００の製造方法に関して説明する。本実施形態では、一例として、物理量に応じた電気信号を出力するセンサ素子１０を備えた半導体装置１００を採用する。
まず、図１、図２を用いて、半導体装置１００の構成に関して説明する。半導体装置１００は、センサ素子１０、制御素子２０、外部接続端子３０、封止樹脂部４０、第１ワイヤ５１、第２ワイヤ５２などを備えている。
センサ素子１０は、半導体素子に相当する。センサ素子１０は、例えば、物理量としての圧力に応じた電気信号を出力する圧力センサや、物理量としての加速度に応じた電気信号を出力する加速度センサなどを採用することができる。そして、センサ素子１０は、物理量を検出するセンシング部１１を含んでいる。つまり、センシング部１１は、物理量に応じた電気信号を出力する部位である。センシング部１１は、例えば、ダイアフラム構造や櫛歯構造などをなしている。なお、電気信号は、センサ信号とも言える。
センサ素子１０は、例えば直方体形状をなしている。そして、センサ素子１０の一つの面（表面）が半導体表面Ｓ１１である。半導体表面Ｓ１１には、センシング部１１の表面、すなわち検出面も含まれている。
制御素子２０は、電子部品及び回路素子に相当する。制御素子２０は、第１ワイヤ５１を介してセンサ素子１０と電気的に接続されている。制御素子２０は、例えば、センサ信号に対してアナログ−デジタル変換処理やフィルタ処理等の信号処理を行う。制御素子２０は、例えば直方体形状をなしている。そして、制御素子２０の一つの面（表面）が部品表面としての素子表面Ｓ２１である。
詳述すると、センサ素子１０は、半導体表面Ｓ１１の反対側の面に電極パッドが設けられている。そして、センサ素子１０は、自身の電極パッドに第１ワイヤ５１が機械的及び電気的に接続されている。同様に、制御素子２０は、素子表面Ｓ２１の反対側の面に電極パッドが設けられている。そして、制御素子２０は、自身の電極パッドに第１ワイヤ５１と第２ワイヤ５２とが機械的及び電気的に接続されている。なお、第１ワイヤ５１及び第２ワイヤ５２は、例えば金や銅、アルミニウムなどを含む導電性の材料によって構成されている。
なお、図１に示すように、本実施形態では、３本の第１ワイヤ５１を介してセンサ素子１０と制御素子２０とが電気的に接続されている例を採用している。しかしながら、本開示は、これに限定されず、２本以下の第１ワイヤ５１、もしくは４本以上の第１ワイヤ５１を介して、センサ素子１０と制御素子２０とが電気的に接続されていてもよいし、回路素子を介さずに、センサ素子１０と外部接続端子３０が直接接続されているものでもよい。
外部接続端子３０は、電子部品に相当する。外部接続端子３０は、例えば銅やアルミニウムや鉄などを含む導電性の材料によって構成されている。外部接続端子３０は、第２ワイヤ５２を介して制御素子２０と電気的に接続されている。このため、外部接続端子３０は、第２ワイヤ５２、制御素子２０、第１ワイヤ５１を介して、センサ素子１０と電気的に接続されている。外部接続端子３０は、制御素子２０と封止樹脂部４０の外部に設けられた外部素子とを電気的に接続するための端子である。外部素子は、半導体装置１００と別体に設けられた電子機器とも言える。
外部接続端子３０は、例えば直方体形状をなした部位を含んでいる。そして、外部接続端子３０の一つの面（表面）が部品表面としての端子表面Ｓ３１である。
なお、図１に示すように、本実施形態では、４つの外部接続端子３０を備えている例を採用している。しかしながら、本開示は、これに限定されず、３つ以下の外部接続端子３０、もしくは４つ以上の外部接続端子３０を備えていてもよい。
封止樹脂部４０は、例えばシリコーン樹脂やエポキシ樹脂等の電気絶縁性の樹脂によって構成されている。封止樹脂部４０は、センサ素子１０、制御素子２０、外部接続端子３０、第１ワイヤ５１、第２ワイヤ５２を封止して一体的に保持している。このように、センサ素子１０、制御素子２０、外部接続端子３０、第１ワイヤ５１、第２ワイヤ５２は、封止樹脂部４０で封止されているため、被封止部品とも言える。
封止樹脂部４０は、一面Ｓ１と一面Ｓ１の反対面Ｓ２とを有しており、例えば直方体形状をなしている。一面Ｓ１と反対面Ｓ２は、例えば平坦な面である。封止樹脂部４０は、半導体表面Ｓ１１と素子表面Ｓ２１と端子表面Ｓ３１とが一面Ｓ１側に露出した状態で、センサ素子１０、制御素子２０、外部接続端子３０、第１ワイヤ５１、第２ワイヤ５２を封止している。このように、半導体装置１００は、半導体表面Ｓ１１と素子表面Ｓ２１と端子表面Ｓ３１とが同一方向に露出された封止構造である。
よって、センサ素子１０は、半導体表面Ｓ１１を除くその他の面が封止樹脂部４０と接した状態で、封止樹脂部４０に覆われている。制御素子２０及び外部接続端子３０に関しても同様である。また、第１ワイヤ５１は、センサ素子１０と制御素子２０との接続部を除くその他の部位が封止樹脂部４０と接した状態で、封止樹脂部４０に覆われている。第２ワイヤ５２に関しても同様である。
さらに、半導体装置１００は、一面Ｓ１と半導体表面Ｓ１１と素子表面Ｓ２１と端子表面Ｓ３１とが面一となっている。つまり、半導体表面Ｓ１１と素子表面Ｓ２１と端子表面Ｓ３１は、一面Ｓ１を通る仮想平面上に設けられていると言える。しかしながら、本開示は、これに限定されず、各表面Ｓ１１、Ｓ２１、Ｓ３１が面一になっていなくてもよい。つまり、各表面Ｓ１１、Ｓ２１、Ｓ３１は、平坦な面でなくてもよい。
なお、本実施形態では、半導体表面Ｓ１１と素子表面Ｓ２１と端子表面Ｓ３１とが一面Ｓ１側に露出している例を採用している。しかしながら、本開示は、これに限定されず、少なくとも半導体表面Ｓ１１と端子表面Ｓ３１とが一面Ｓ１側に露出していればよい。
このように、半導体装置１００は、半導体表面Ｓ１１が封止樹脂部４０から露出しているため、半導体表面Ｓ１１が封止樹脂部４０などで覆われている場合よりも、センサ素子１０の検出感度を向上できる。また、半導体装置１００は、端子表面Ｓ３１が封止樹脂部４０から露出しているため、外部素子との電気的接続を容易に行うことができる。
また、半導体装置１００は、リードフレームや接着剤を用いることなく、封止樹脂部４０がセンサ素子１０、制御素子２０、外部接続端子３０を一体的に保持している。また、封止樹脂部４０は、これらとともに、第１ワイヤ５１、第２ワイヤ５２を保持している。よって、封止樹脂部４０は、センサ素子１０や制御素子２０などを衝撃や温度、湿度、光から保護する機能と、センサ素子１０や制御素子２０などを保持する機能を有していると言える。
なお、センサ素子１０、制御素子２０、外部接続端子３０は、リードフレームを介することなく、封止樹脂部４０によって機械的に接続されているとも言える。すなわち、センサ素子１０、制御素子２０、外部接続端子３０は、リードフレームを介することなく、封止樹脂部４０によって固定されている。また、封止樹脂部４０は、センサ素子１０、制御素子２０、外部接続端子３０を一体化するためのつなぎとしての機能を有しているとも言える。さらに、封止樹脂部４０は、被封止部品のそれぞれを一体化させる機能を有しているとも言える。
ここで、図３を用いて、半導体装置１００の製造方法に関して説明する。本実施形態では、一例として、半導体装置１００を複数個取りする製造方法を採用している。しかしながら、本開示方法は、これに限定されない。
本製造方法では、支持体２００と接着フィルム２１０とダイシングブレード３００とを用いる。
支持体２００は、接着フィルム２１０を介してセンサ素子１０、制御素子２０、外部接続端子３０を支持する部材である。支持体２００は、例えばステンレス鋼などを含んで構成された平板形状の部材であり、接着フィルム２１０が貼り付けられる平坦な被貼付面を含んでいる。なお、支持体２００の構成材料は、特に限定されない。しかしながら、後程説明する剥離工程において、ＵＶ照射によって接着フィルム２１０を剥離させる場合、支持体２００は、ＵＶを透過する材料で構成される。
接着フィルム２１０は、耐熱性の粘着テープやＵＶ硬化フィルムを採用できる。接着フィルム２１０は、封止工程時の温度で用いることができる程度の耐熱性を有している。また、接着フィルム２１０は、封止樹脂部４０がセンサ素子１０と接着フィルム２１０との接着面にしみだしがないよう、且つ、センサ素子１０の接着フィルム２１０への搭載ならびにワイヤボンディング性に影響を与えない特性を有している。
また、接着フィルム２１０は、一面Ｓ１と半導体表面Ｓ１１と素子表面Ｓ２１と端子表面Ｓ３１と軽剥離となるように接着可能である。軽剥離とは、接着フィルム２１０を封止樹脂部４０に接着された状態から剥離させた場合に、封止樹脂部４０に対して接着フィルム２１０が残らない状態を示す。なお、軽剥離とは、封止樹脂部４０に対して１００ｍＮ／２５ｍｍ以下で接着する状態とも言える。
ダイシングブレード３００は、複数の半導体装置１００が一体化されている封止構造体を、個別の半導体装置１００に分割する分割用具である。
本製造方法では、貼り付け工程、実装工程、封止工程、剥離工程、ダイシング工程の順番で行う。
貼り付け工程では、図３の上から１段目に示すように、支持体２００の被貼付面に接着フィルム２１０を貼り付ける。このとき、接着フィルム２１０は、被貼付面とは反対となる面が、上記のように軽剥離となるように貼り付けられる。
実装工程では、図３の上から２段目に示すように、接着フィルム２１０が設けられた支持体２００上に、各表面Ｓ１１、Ｓ２１、Ｓ３１が接着フィルム２１０に接するようにセンサ素子１０と制御素子２０と外部接続端子３０を配置する。つまり、実装工程では、センサ素子１０と制御素子２０と外部接続端子３０を接着フィルム２１０上に配置して、各表面Ｓ１１、Ｓ２１、Ｓ３１を接着フィルム２１０に接着させる。言い換えると、実装工程では、各表面Ｓ１１、Ｓ２１、Ｓ３１を接着フィルム２１０に直接接着させる。また、この実装工程では、接着フィルム２１０によって、センサ素子１０と制御素子２０と外部接続端子３０を仮固定するとも言える。
本実施形態では、封止工程時に金型をセンサ素子１０などに押し当てる必要がない。このため、実装工程では、封止工程時に金型をセンサ素子１０などに押し当てる場合よりも、接着フィルム２１０上にセンサ素子１０などを配置する際の位置精度が要求されない。よって、実装工程では、封止工程時に金型をセンサ素子１０などに押し当てる場合よりも、センサ素子１０などを容易に配置することができる。
なお、実装工程では、半導体表面Ｓ１１に撥水膜を付与した状態で、センサ素子１０を接着フィルム２１０に配置してもよい。これによって、実装工程では、半導体表面Ｓ１１における検出面に接着フィルム２１０が密着することをより一層抑制できる。接着フィルム２１０は、軽剥離となるように半導体表面Ｓ１１に接着する。しかしながら、接着フィルム２１０は、半導体表面Ｓ１１から剥離する際に、半導体表面Ｓ１１に残ることも考えられる。そこで、実装工程では、撥水膜を用いることで、センサ素子１０の検出面に接着フィルム２１０が残ることをより一層抑制できる。
また、実装工程では、接着フィルム２１０に接着したセンサ素子１０と制御素子２０と外部接続端子３０とを電気的に接続する。つまり、実装工程では、センサ素子１０と制御素子２０とを第１ワイヤ５１で電気的に接続するとともに、制御素子２０と外部接続端子３０とを第２ワイヤ５２で電気的に接続する。このように、実装工程では、第１ワイヤ５１と第２ワイヤ５２をワイヤボンディングすることで、センサ素子１０と制御素子２０、及び制御素子２０と外部接続端子３０を電気的及び機械的に接続する。
ところで、第１ワイヤ５１と第２ワイヤ５２は、アルミニウムを主成分とするワイヤを用いることで、接着フィルム２１０への熱影響を抑制できる。つまり、第１ワイヤ５１と第２ワイヤ５２は、アルミニウムを主成分とするワイヤを用いることで、ワイヤボンディング時の熱によって、接着フィルム２１０に不具合が生じることを抑制できる。
なお、本実施形態では、ワイヤボンディング後のハンドリングを容易にするために、支持体２００を用いている。従って、支持台などの平坦面に接着フィルム２１０を配置して、実装工程以降の工程を行うことができる場合、支持体２００及び貼り付け工程は必要ない。言い換えると、設備側に接着フィルム２１０を固定する機構がある場合には、支持体２００は必要ない。
封止工程では、図３の上から３段目に示すように、実装工程後に、封止樹脂部４０にて、センサ素子１０と制御素子２０と外部接続端子３０と第１ワイヤ５１と第２ワイヤ５２とを一体的に封止して封止構造体を製造する。封止工程では、例えば、封止樹脂部４０の外形に対応したキャビティを有する金型を用いて行う。封止工程では、センサ素子１０と制御素子２０と外部接続端子３０と第１ワイヤ５１と第２ワイヤ５２がキャビティ内に配置されるように金型を設置する。そして、この状態で、キャビティ内に封止樹脂部４０の構成材料を充填することで封止樹脂部４０を形成する。よって、封止樹脂部４０は、モールド樹脂とも言える。
剥離工程では、図３の上から４段目に示すように、封止工程後に、封止構造体から接着フィルム２１０を剥離して、封止構造体と支持体２００とを分離させる。接着フィルム２１０は、上記のように、一面Ｓ１などと軽剥離となるように接着している。このため、剥離工程では、封止構造体と支持体２００のいずれか一方に、封止構造体と、接着フィルム２１０が貼り付けられた支持体２００とを遠ざける方向に力を加えることで、封止構造体から接着フィルム２１０を剥離できる。
また、剥離工程では、接着フィルム２１０としてＵＶ硬化フィルムを用いた場合、支持体２００における被貼付面の反対側の面からＵＶ光を照射することで、接着フィルム２１０の接着力を低下させる。そして、剥離工程では、接着フィルム２１０の接着力を低下させた後に、封止構造体から接着フィルム２１０を剥離する。なお、接着フィルム２１０の剥離方法は、これに限定されず、例えば、接着フィルム２１０を発泡させることで接着フィルム２１０の接着力を低下させて、封止構造体から接着フィルム２１０を剥離してもよい。
ダイシング工程では、図３の上から５段目に示すように、剥離工程後に、ダイシングブレード３００を用いて、封止構造体を複数の半導体装置１００に分割する。なお、複数個取りする製造方法を採用しない場合、ダイシング工程は必要ない。
以上のように、半導体装置１００は、センサ素子１０と制御素子２０と外部接続端子３０と第１ワイヤ５１と第２ワイヤ５２が封止樹脂部４０で保持されている。このため、半導体装置１００は、特許文献１のようなセンサ素子（センサチップ）が搭載されるリードフレームや、リードフレームとセンサ素子とを機械的に接続する接着剤などが不要であり、部品点数を減らすことができる。また、半導体装置１００は、リードフレームを有していないため、リードフレームを用いる場合よりも体格を小型化することができる。
さらに、接着材を介してセンサ素子をリードフレームに搭載する場合、半導体装置は、搭載精度分及び接着剤はみだし分の接着代を確保する必要があるため、その分封止樹脂部の体積が大きくなる。これに対して、半導体装置１００は、接着代を確保する必要がないため、リードフレームを用いる場合よりも封止樹脂部４０の体積を小さくすることができる。このため、半導体装置１００は、センサ素子１０と封止樹脂部４０との線膨張率差による応力を低減できる。
また、本製造方法では、上記のような半導体装置１００を製造できる。さらに、本製造方法では、センサ素子１０における封止樹脂部４０から露出させる半導体表面Ｓ１１に金型を押し当てる必要がない。このため、本製造方法では、金型をセンサ素子１０に押し当てる場合より、製造時に、センサ素子１０に印加される応力を低減でき、破損することを抑制できる。
以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本開示のその他の形態として、第２実施形態〜第１０実施形態に関して説明する。上記実施形態及び第２実施形態〜第１０実施形態は、それぞれ単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本開示は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
（第２実施形態）
図４、図５、図６を用いて、第２実施形態の半導体装置１１０及び半導体装置１１０の製造方法に関して説明する。ここでは、第１実施形態と異なる点を中心に説明する。半導体装置１１０においては、半導体装置１００と同様の個所に同じ符号を付与する。半導体装置１００と同じ符号の構成要素に関しては、上記実施形態を参照して適用できる。
半導体装置１１０は、封止樹脂部４１の形状が半導体装置１００と異なる。図４に示すように、半導体装置１１０は、反対面Ｓ２側からみた平面形状は半導体装置１００と同様である。しかしながら、図５に示すように、半導体装置１１０は、封止樹脂部４１に凹部４１ａが設けられている。つまり、封止樹脂部４１は、一面Ｓ１から半導体表面Ｓ１１、素子表面Ｓ２１、端子表面Ｓ３１に達する位置まで窪んだ凹部４１ａが設けられている。なお、半導体装置１１０は、各表面Ｓ１１、Ｓ２１、Ｓ３１を底面とする有底の穴が封止樹脂部４１に設けられているとも言える。
また、半導体装置１１０は、各表面Ｓ１１、Ｓ２１、Ｓ３１の周辺が、各表面Ｓ１１、Ｓ２１、Ｓ３１よりも突出した封止樹脂部４１を備えているとも言える。よって、半導体装置１１０は、複数の外部接続端子３０間に、封止樹脂部４１の一部である端子表面Ｓ３１よりも突出した部位が設けられていることになる。つまり、隣り合う端子表面Ｓ３１間には、封止樹脂部４１の突出した部位が介在している。
また、凹部４１ａは、各表面Ｓ１１、Ｓ２１、Ｓ３１の平面形状に対応して、封止樹脂部４１における四つの連なる壁面で囲まれている。このため、半導体装置１１０は、凹部４１ａをなす封止樹脂部４１における四つの連なる壁面と、半導体表面Ｓ１１の５面が露出した構成となっていると言える。この点は、素子表面Ｓ２１や端子表面Ｓ３１の個所に関しても同様である。以上のように、半導体装置１１０は、各表面Ｓ１１、Ｓ２１、Ｓ３１と一面Ｓ１とが面一とはなっていない。
なお、各凹部４１ａは、一面Ｓ１から各表面Ｓ１１、Ｓ２１、Ｓ３１に向かうに連れて、開口面積が狭くなっていてもよい。特に、半導体表面Ｓ１１に対向する凹部４１ａは、このような開口面積となっていると好ましい。
ここで、図６を用いて、半導体装置１１０の製造方法に関して説明する。
貼り付け工程では、図６の上から１段目に示すように、支持体２００の被貼付面に接着フィルム２２０を貼り付ける。このとき、接着フィルム２２０は、被貼付面とは反対の面が、上記のように軽剥離となるように貼り付けられる。さらに、本製造方法では、凹部４１ａの形状に合わせた接着フィルム２２０を用いる。つまり、貼り付け工程では、各表面Ｓ１１、Ｓ２１、Ｓ３１に対向する部位のみに、凹部４１ａの深さに対応した厚みの接着フィルム２２０を設ける。
接着フィルム２２０は、例えば、支持体２００上にシート状の接着フィルム２２０を貼り付けた状態で、この接着フィルム２２０を部分的に除去することで、凹部４１ａの形状に合わせることができる。なお、貼り付け工程では、凹部４１ａの形状に合った複数の接着フィルム２２０を支持体２００上に貼り付けてもよい。
配置工程では、図６の上から１段目に示すように、接着フィルム２２０が設けられた支持体２００上に、各表面Ｓ１１、Ｓ２１、Ｓ３１が接着フィルム２２０に接するようにセンサ素子１０と制御素子２０と外部接続端子３０を配置する。つまり、配置工程では、センサ素子１０と制御素子２０と外部接続端子３０を接着フィルム２２０上に配置して、各表面Ｓ１１、Ｓ２１、Ｓ３１を接着フィルム２２０に接着させる。
その後、図６の上から２段目に示すように、ボンディング工程を行う。ボンディング工程は、第１実施形態の実装工程で説明した工程と同様である。なお、本実施形態では、配置工程とボンディング工程とを別工程として説明している。しかしながら、配置工程とボンディング工程は、実装工程に相当する。
封止工程では、図６の上から３段目に示すように、金型のキャビティ内に封止樹脂部４１の構成材料を充填することで封止樹脂部４１を形成する。封止工程は、第１実施形態と同様である。しかしながら、上記のように、接着フィルム２２０は、各表面Ｓ１１、Ｓ２１、Ｓ３１に対向する部位のみに設けられている。このため、封止樹脂部４１は、各接着フィルム２２０の周辺にも形成される。
なお、図６の上から４段目に示す剥離工程は、及び図６の上から５段目に示すダイシング工程は、第１実施形態と同様であるため、第１実施形態を参照できる。
半導体装置１１０は、半導体装置１００と同様の効果を奏することができる。さらに、半導体装置１１０は、複数の外部接続端子３０間に、封止樹脂部４１の一部である端子表面Ｓ３１よりも突出した部位が設けられているため、複数の外部接続端子３０どうしがショートすることを抑制できる。
また、半導体装置１１０は、センサ素子１０の検出対象が流体の場合、凹部４１ａの開口面積が一面Ｓ１から半導体表面Ｓ１１に向かうに連れて狭くなっていることで、流体がセンサ素子１０に供給されやすくなる。このため、半導体装置１１０は、凹部４１ａが設けられていない場合よりも検出精度を向上できる。
また、本製造方法は、半導体装置１００の製造方法と同様の効果を奏することができる。さらに、本製造方法は、凹部４１ａの形状に対応した接着フィルム２２０を用いて封止工程を行うことで、容易に凹部４１ａを形成することができる。
なお、本実施形態では、接着フィルム２２０の形状を利用して凹部４１ａを形成する例を採用している。しかしながら、本開示は、これに限定されず、レーザなどによって封止樹脂部４１を除去することで凹部４１ａを形成してもよい。
（第３実施形態）
図７、図８を用いて、第３実施形態の半導体装置１２０及び半導体装置１２０の製造方法に関して説明する。ここでは、第１実施形態と異なる点を中心に説明する。半導体装置１２０においては、半導体装置１００と同様の個所に同じ符号を付与する。半導体装置１００と同じ符号の構成要素に関しては、上記実施形態を参照して適用できる。
半導体装置１２０は、センサ素子１０と制御素子２０、及び制御素子２０と外部接続端子３０との電気的な接続構造が半導体装置１００と異なる。図７に示すように、制御素子２０は、センサ素子１０及び外部接続端子３０に対して積層配置されている。制御素子２０は、一面Ｓ１に直交する方向において、センサ素子１０の一部と対向しており、且つ、外部接続端子３０と対向している。
制御素子２０は、センサ素子１０と第１バンプ５３を介して電気的に接続されている。また、制御素子２０は、外部接続端子３０と第２バンプ５４を介して電気的に接続されている。制御素子２０は、第１バンプ５３と第２バンプ５４を介して、センサ素子１０と外部接続端子３０とに積層した状態で実装されている。そして、制御素子２０は、このように実装された状態で、封止樹脂部４０によって覆われている。
なお、第１バンプ５３及び第２バンプ５４は、接続部材に相当する。また、第１バンプ５３及び第２バンプ５４は、例えば金や銀などの導電性部材を主成分とするものである。第１バンプ５３及び第２バンプ５４の構成材料は、接着フィルム２１０の耐熱温度に応じて選定してもよい。
そして、半導体装置１２０は、半導体表面Ｓ１１と端子表面Ｓ３１とが一面Ｓ１側に露出している。つまり、半導体装置１２０は、素子表面Ｓ２１が一面Ｓ１側に露出していない。制御素子２０は、封止樹脂部４０から露出することなく、封止樹脂部４０で封止されている。
ここで、図８を用いて、半導体装置１２０の製造方法に関して説明する。
貼り付け工程は、図８の上から１段目に示すように、第１実施形態と同様である。配置工程では、図８の上から２段目に示すように、センサ素子１０と外部接続端子３０を接着フィルム２１０上に搭載する。このとき、制御素子２０は、接着フィルム２１０上に搭載しない。
その後、フリップチップボンディング工程では、センサ素子１０と外部接続端子３０上に、第１バンプ５３及び第２バンプ５４を介して制御素子２０を実装する。これによって、制御素子２０とセンサ素子１０とが第１バンプ５３で電気的に接続され、且つ、制御素子２０と外部接続端子３０とが第２バンプ５４で電気的に接続される。
なお、本実施形態では、配置工程とフリップチップボンディング工程とを別工程として説明している。しかしながら、配置工程とフリップチップボンディング工程は、実装工程に相当する。
その後、本製造方法では、第１実施形態と同様に、封止工程、剥離工程、ダイシング工程を行う。
半導体装置１２０は、半導体装置１００と同様の効果を奏することができる。さらに、半導体装置１２０は、制御素子２０をセンサ素子１０や外部接続端子３０に積層させているため、半導体装置１００よりも一面Ｓ１方向の体格を小型化できる。また、半導体装置１２０は、制御素子２０が露出することなく封止樹脂部４０で覆われているため、半導体装置１００よりも、制御素子２０の保護性能を向上できる。つまり、半導体装置１２０は、半導体装置１００よりも、制御素子２０を衝撃や温度、湿度、光から保護しやすい。なお、本製造方法は、第１実施形態と同様の効果を奏することができる。
なお、第３実施形態は、第２実施形態と組み合わせて実施することもできる。つまり、半導体装置１２０は、半導体表面Ｓ１１及び端子表面Ｓ３１に対向する部位に凹部４１ａが設けられていてもよい。これによって、半導体装置１２０は、半導体装置１１０と同様の効果を奏することができる。
（第４実施形態）
図９を用いて、第４実施形態の半導体装置１３０に関して説明する。ここでは、第１実施形態と異なる点を中心に説明する。半導体装置１３０においては、半導体装置１００と同様の個所に同じ符号を付与する。半導体装置１００と同じ符号の構成要素に関しては、上記実施形態を参照して適用できる。
半導体装置１３０は、封止樹脂部４２の形状が半導体装置１００と異なる。図９に示すように、封止樹脂部４２は、センサ素子１０の半導体表面Ｓ１１に加えて他の部位も露出する形状となっている。つまり、封止樹脂部４２は、一面Ｓ１と反対面Ｓ２に連なる側面を有している。そして、センサ素子１０は、センシング部１１を含む一部が封止樹脂部４２の側面から突出して設けられている。
なお、半導体装置１３０は、第１実施形態の製造方法と同様に、センサ素子１０の半導体表面Ｓ１１を除く他の部位を覆うように封止樹脂部４２を形成し、その後、レーザなどによって、センサ素子１０上の封止樹脂部４２を除去することで製造できる。
半導体装置１３０は、半導体装置１００と同様の効果を奏することができる。さらに、半導体装置１３０は、センサ素子１０のセンシング部１１を含む部位が封止樹脂部４２の側面から突出しているため、センサ素子１０と封止樹脂部４２の線膨張率差に伴う応力がセンシング部１１に印加されることを抑制できる。このため、半導体装置１３０は、半導体装置１００よりも検出精度を向上できる。
なお、第４実施形態は、第２〜第３実施形態と組み合わせて実施することもできる。これによって、半導体装置１３０は、半導体装置１１０〜１２０と同様の効果を奏することができる。
（第５実施形態）
図１０を用いて、第５実施形態の半導体装置１４０に関して説明する。ここでは、第１実施形態と異なる点を中心に説明する。半導体装置１４０においては、半導体装置１００と同様の個所に同じ符号を付与する。半導体装置１００と同じ符号の構成要素に関しては、上記実施形態を参照して適用できる。
半導体装置１４０は、封止樹脂部４３の形状が半導体装置１００と異なる。図１０に示すように、封止樹脂部４３は、制御素子２０が露出しない形状となっている。
半導体装置１４０は、センサ素子１０と制御素子２０と外部接続端子３０が一面Ｓ１に平行な方向に並んで配置されている。つまり、センサ素子１０と制御素子２０と外部接続端子３０は、各表面Ｓ１１、Ｓ２１、Ｓ３１が面一となるように配置されている。
封止樹脂部４３は、制御素子２０における一面Ｓ１側と反対面Ｓ２側に設けられている。つまり、封止樹脂部４３は、制御素子２０の素子表面Ｓ２１に対向する部位に、半導体表面Ｓ１１や端子表面Ｓ３１よりも突出した部位を含んでいる。そして、封止樹脂部４３は、制御素子２０を外部に露出させることなく制御素子２０を覆っている。また、封止樹脂部４３は、封止樹脂部４０と同様に、外部接続端子３０間に突出する部位を含んでいてもよい。さらに、図１０の破線円で示すように、センサ素子１０の端部などに応力が集中しないように樹脂もしくは樹脂シートを覆うようにしても良い。このようにして、センサ素子１０と封止樹脂部４３の界面剥離の進行によるワイヤ接続への断線影響を避けるために、センサ素子１０および制御素子２０と封止樹脂部４３界面のせん断方向への応力を軽減させてもよい。
なお、半導体装置１４０は、半導体表面Ｓ１１に対向する位置及び端子表面Ｓ３１に対向する位置のみに接着フィルム２１０を配置して封止工程を行うことで製造できる。
半導体装置１４０は、半導体装置１００、１２０と同様の効果を奏することができる。さらに、半導体装置１４０は、表面実装型の制御素子２０であっても採用できる。また、半導体装置１４０は、制御素子２０に対向する部位に封止樹脂部４３の突部が設けられているため、センサ素子１０や制御素子２０と封止樹脂部４３との線膨張率差に伴って変形することを抑制できる。
なお、第５実施形態は、第２〜第４実施形態と組み合わせて実施することもできる。これによって、半導体装置１４０は、半導体装置１１０〜１３０と同様の効果を奏することができる。例えば、第５実施形態と第２実施形態とを組み合わせた場合、半導体装置１４０は、半導体表面Ｓ１１の周囲や複数の外部接続端子３０間に、封止樹脂部４３における半導体表面Ｓ１１及び端子表面Ｓ３１よりも突出した部位が設けられる。
（第６実施形態）
図１１、図１２を用いて、第６実施形態の半導体装置１５０に関して説明する。ここでは、第１実施形態と異なる点を中心に説明する。半導体装置１５０においては、半導体装置１００と同様の個所に同じ符号を付与する。半導体装置１００と同じ符号の構成要素に関しては、上記実施形態を参照して適用できる。
半導体装置１５０は、封止樹脂部４４の形状が半導体装置１００と異なる。図１１に示すように、封止樹脂部４４は、外部接続端子３０を側面から突出する形状となっている。封止樹脂部４４は、一面Ｓ１と反対面Ｓ２に連なる側面を有している。そして、外部接続端子３０は、一部が封止樹脂部４４の側面から突出して設けられている。
なお、半導体装置１５０は、第１実施形態の製造方法と同様に、外部接続端子３０の端子表面Ｓ３１を除く他の部位を覆うように封止樹脂部４４を形成し、その後、レーザなどによって、外部接続端子３０上の封止樹脂部４４を除去する。さらに、図１２に示すように、ダイシング工程において、外部接続端子３０を切断することで製造できる。
半導体装置１５０は、ダイシング工程後に、外部接続端子３０上の封止樹脂部４４を除去してもよい。このように、ダイシング工程で封止樹脂部４４と外部接続端子３０とを同時に切断することで、封止樹脂部４４と外部接続端子３０間における破損や外部接続端子３０の変形を抑制できる。
半導体装置１５０は、半導体装置１００と同様の効果を奏することができる。さらに、半導体装置１５０は、外部接続端子３０が封止樹脂部４４の側面から突出しているため、様々な接続形態の外部素子と接続しやすくなる。なお、本製造方法は、第１実施形態と同様の効果を奏することができる。
なお、第６実施形態は、第３〜第５実施形態のそれぞれと組み合わせて実施することもできる。これによって、半導体装置１５０は、半導体装置１１０〜１４０と同様の効果を奏することができる。
（第７実施形態）
図１３を用いて、第７実施形態の半導体装置１６０に関して説明する。ここでは、第１実施形態と異なる点を中心に説明する。半導体装置１６０においては、半導体装置１００と同様の個所に同じ符号を付与する。半導体装置１００と同じ符号の構成要素に関しては、上記実施形態を参照して適用できる。
半導体装置１６０は、制御素子２０を備えていない。半導体装置１６０は、センサ素子１０と外部接続端子３１とがワイヤ５５で直接接続されている。半導体装置１６０は、半導体装置１００と同様に、半導体表面Ｓ１１と端子表面Ｓ３１が一面Ｓ１側に露出している。また、本実施形態では、屈曲した形状の外部接続端子３１を採用している。外部接続端子３１は、端子表面Ｓ３１が一面Ｓ１側に露出しつつ、封止樹脂部４４の側面から突出している。このように構成された半導体装置１６０は、半導体装置１００と同様の効果を奏することができる。
なお、第７実施形態は、第１、２、４、６実施形態のそれぞれと組み合わせて実施することもできる。つまり、これらの実施形態においても、制御素子２０を含んでいなくても上記各実施形態での効果を奏することができる。また、外部接続端子３１は、第１〜第６実施形態や、以下に説明する実施形態に適用することができる。
（第８実施形態）
図１４、図１５を用いて、第８実施形態の半導体装置１７０に関して説明する。ここでは、第１実施形態と異なる点を中心に説明する。半導体装置１７０においては、半導体装置１００と同様の個所に同じ符号を付与する。半導体装置１００と同じ符号の構成要素に関しては、上記実施形態を参照して適用できる。
半導体装置１７０は、センサ素子１０と封止樹脂部４５との間に、封止樹脂部４５よりも低弾性率を有するシリコーンゲルやゴム等の部材６０が設けられている。つまり、封止樹脂部４５は、応力緩和部材６０を覆うように設けられている。さらに、半導体装置１７０は、図１４に示すように、異なる外部接続端子３１間に跨ってコンデンサ７０が設けられている。コンデンサ７０は、各端子が異なる外部接続端子３１と、例えば導電性ペーストなどを介して電気的に接続されている。導電性ペーストとしては、銀ペースなどを採用できる。しかしながら、半導体装置１７０は、コンデンサ７０が設けられていなくてもよい。
なお、本実施形態では、ダイアフラム構造のセンシング部１１を備えたセンサ素子１０を採用している。特に、本実施形態では、センシング部１１上にゲル部材６０が設けられている例を採用している。
ここで、半導体装置１７０の製造方法に関して説明する。半導体装置１７０は、半導体装置１００と同様の効果を奏することができる。さらに、本製造方法では、第１実施形態と同様に、実装工程まで行う。その後、本製造方法では、外部接続端子３１上に、導電性ペーストを介してコンデンサ７０を配置する。そして、導電性ペーストを硬化させることで、外部接続端子３１にコンデンサ７０を実装する。つまり、外部接続端子３１とコンデンサ７０とを電気的及び機械的に接続する。なお、コンデンサ７０を実装する工程は、上記実装工程の一部とみなすこともできる。
その後、本製造方法では、センサ素子１０に応力緩和部材６０を塗布して、この応力緩和部材６０を硬化させる。そして、本製造方法では、応力緩和部材６０を硬化させた後に、上記封止工程以降の工程を行う。これによって、半導体装置１７０を製造できる。
半導体装置１７０は、半導体装置１００と同様の効果を奏することができる。さらに、半導体装置１７０は、センサ素子１０と封止樹脂部４５との線膨張率差による応力が、センサ素子１０、特にセンシング部１１に印加されることを抑制でき、センサ素子１０を保護することができる。このため、半導体装置１７０は、応力緩和部材６０が設けられていない場合よりもセンサ特性変動の影響を軽減することができる。なお、本製造方法は、第１実施形態と同様の効果を奏することができる。
なお、第８実施形態は、第２〜第７実施形態のそれぞれと組み合わせて実施することもできる。これによって、半導体装置１７０は、半導体装置１１０〜１６０と同様の効果を奏することができる。また、コンデンサ７０は、他の実施形態にも採用できる。
（第９実施形態）
図１６を用いて、第９実施形態に関して説明する。ここでは、半導体装置１５０がケースプラグに組み付けられた構成を採用している。ケースプラグは、センサハウジング５１０とコネクタケース５２０とを含んでいる。ケースプラグは、センサ素子１０の検出対象である流体が流れる配管４００との接続、及び、外部接続端子３０と外部素子との接続を行うための部材である。センサ素子１０は、一例として、流体の温度を検出するセンサを採用する。
センサハウジング５１０は、配管４００の取付口４１０に接続、すなわち取り付けられる部位である。センサハウジング５１０は、一方の開口端部が取付口４１０に取り付けられ、他方の開口端部にコネクタケース５２０が取り付けられている。コネクタケース５２０は、半導体装置１５０が取り付けられており、外部接続端子３０と電気的に接続されたコネクタ端子と、コネクタ端子を保持する保持部とを含んでいる。また、センサハウジング５１０とコネクタケース５２０とは、Ｏリングなどの密着部材を介して組み付けられている。半導体装置１５０は、コネクタケース５２０に圧入などによって取り付けられている。
半導体装置１５０は、センサ素子１０が検出対象の流体に近いほど温度応答性が良くなる。また、半導体装置１５０は、センサ素子１０をリードフレームに搭載しないため、センサ素子１０の位置がリードフレームに依存しない。よって、半導体装置１５０は、センサ素子１０の位置を任意に決めることができる。このため、半導体装置１５０は、検出対象の流体に対するセンサ素子１０の位置を容易に調整することができる。ここでの位置は、図１６の両矢印方向の位置である。
なお、本実施形態では、一例として半導体装置１５０を採用した。しかしながら、本開示は、これに限定されず、他の半導体装置１００〜１４０、１６０〜１７０であっても採用できる。
（第１０実施形態）
図１７、図１８、図１９を用いて、第１０実施形態の半導体装置１８０に関して説明する。ここでは、第８実施形態などと異なる点を中心に説明する。半導体装置１８０においては、半導体装置１７０と同様の個所に同じ符号を付与する。半導体装置１７０と同じ符号の構成要素に関しては、第８実施形態を参照して適用できる。なお、図１７では、センサ素子１０を簡略化して図示している。また、本実施形態では、特に断りがない場合、上記実施形態を適用することができる。
半導体装置１８０は、主に、封止樹脂部４６の構成が半導体装置１７０と異なる。なお、半導体装置１８０は、コンデンサ７０が設けられていないが、コンデンサ７０が設けられていてもよい。
半導体装置１８０は、リードフレームの一部である外部接続端子３１、実装部３２、ボンディング用保持部材３３を備えている。実装部３２は、制御素子２０が実装されており、封止樹脂部４６で封止されている。制御素子２０は、接着剤を介して実装部３２に機械的に接続されている。
ボンディング用保持部材３３は、保持部材に相当し、半導体表面Ｓ１１における封止樹脂部４６から露出していない部位に接続され、封止樹脂部４６で封止されている。センサ素子１０は、接着剤８０を介してボンディング用保持部材３３と機械的に接続されている。ボンディング用保持部材３３は、センサ素子１０に第１ワイヤ５１をボンディングする際に、センサ素子１０を保持しておくために設けられている。しかしながら、本開示は、ボンディング用保持部材３３を備えていなくてもよい。つまり、本開示は、センサ素子１０を実装するリードフレームを備えていなくてもよい。
第１ワイヤ５１は、半導体裏面Ｓ１２におけるボンディング用保持部材３３の投影領域に電気的に接続されている。言い換えると、第１ワイヤ５１は、半導体裏面Ｓ１２におけるボンディング用保持部材３３とオーバーラップする領域に電気的に接続されている。
封止樹脂部４６は、センサ素子１０の一部を一面Ｓ１側に露出した状態で、センサ素子１０と制御素子２０と第１ワイヤ５１とを一体的に保持している。さらに、封止樹脂部４６は、応力緩和部材６０、実装部３２、ボンディング用保持部材３３、外部接続端子３１の一部、接着剤８０を一体的に封止している。つまり、封止樹脂部４６は、センサ素子１０の一部を一面Ｓ１側に露出した状態で、センサ素子１０、制御素子２０、第１ワイヤ５１、応力緩和部材６０、実装部３２、ボンディング用保持部材３３、外部接続端子３１の一部、接着剤８０を一体的に封止している。
特に、封止樹脂部４６は、半導体表面Ｓ１１側に設けられた部位からセンサ素子１０へ印加される応力と、半導体裏面Ｓ１２側に設けられた部位からセンサ素子１０へ印加される応力とが同等になるように設けられている。つまり、半導体装置１８０は、半導体表面Ｓ１１側からセンサ素子１０へ印加される応力と、半導体裏面Ｓ１２側からセンサ素子１０へ印加される応力とのバランスをとるように封止樹脂部４６が設けられている。
このために、封止樹脂部４６は、例えば、半導体表面Ｓ１１と一面Ｓ１との間隔Ｂと、半導体裏面Ｓ１２と反対面Ｓ２との間隔Ａとが等しくなるように設けられている。間隔Ｂは、半導体表面Ｓ１１から一面Ｓ１までの長さと言える。一方、間隔Ａは、半導体裏面Ｓ１２から反対面Ｓ２までの長さと言える。ここでの長さは、半導体表面Ｓ１１などに直交する仮想直線に沿う長さである。よって、半導体装置１８０は、半導体表面Ｓ１１から一面Ｓ１までの厚みと、半導体裏面Ｓ１２から反対面Ｓ２までの厚みが等しいと言える。
半導体装置１８０は、半導体装置１７０と同様、ゲル部材６０が設けられている。つまり、半導体装置１８０は、センサ素子１０と封止樹脂部４６との間に、封止樹脂部４６よりも線膨張率もしくは弾性率が小さい応力緩和部材６０を備えている。このため、半導体装置１８０は、半導体装置１７０と同様の効果を奏することができる。
さらに、応力緩和部材６０は、半導体裏面Ｓ１２上と半導体裏面Ｓ１２に連なる側面上とに連続的に設けられていると好ましい。詳述すると、応力緩和部材６０は、半導体裏面Ｓ１２上と、センサ素子１０における先端の側面及び他の側面にも連続的に設けられていると好ましい。本実施形態では、センサ素子１０の封止樹脂部４６から露出した部位の投影領域、及び、その領域に連なる側面に応力緩和部材６０が設けられた例を採用している。ここでの投影領域は、半導体裏面Ｓ１２における一部である。これによって、半導体装置１８０は、応力緩和部材６０による効果をより一層向上させることができる。なお、この点は、第８実施形態にも適用することができる。
ここで、図１９を用いて、半導体装置１８０の製造方法に関して説明する。
まず、第１実施形態と同様に、貼り付け工程を行う。しかしながら、本実施形態では、支持体２００のかわりに、リードフレームの一部である支持体３４を採用している。よって、本製造方法では、支持体３４に接着フィルム２１０を貼り付ける。貼り付け工程では、支持体３４上に接着フィルム２１０を貼り付け、ボンディング用保持部材３３には接着フィルム２１０を貼り付けない。
その後、実装工程では、接着フィルム２１０が設けられた支持体３４上に、半導体表面Ｓ１１の一部が接着フィルム２１０に接するようにセンサ素子１０を配置する。また、実装工程では、接着剤８０を介してセンサ素子１０とボンディング用保持部材３３とを機械的に接続する。さらに、実装工程では、センサ素子１０と電子部品（ここでは制御素子２０）とを第１ワイヤ５１を介して電気的に接続する。
なお、制御素子２０は、第１ワイヤ５１を介して接続される前に、実装部３２に実装される。同様に、センサ素子１０は、第１ワイヤ５１を介して接続される前に、ボンディング用保持部材３３に機械的に接続される。このように、本製造方法では、センサ素子１０がボンディング用保持部材３３に機械的に接続されているため、第１ワイヤ５１を接続する際に、センサ素子１０がずれることを抑制できる。詳述すると、本製造方法では、第１ワイヤ５１を接続する際の押圧力によって、接着フィルム２１０からセンサ素子１０が浮き上がることを抑制できる。従って、本製造方法では、後程説明する封止工程時に、接着フィルム２１０とセンサ素子１０との間に樹脂が入り込むことを抑制できる。
その後、第８実施形態と同様に、塗布工程、封止工程、剥離工程を行う。しかしながら、本封止工程では、上記のような半導体装置１８０となるように封止樹脂部４６を設ける。つまり、封止工程では、封止樹脂部４６における半導体表面Ｓ１１側に設けられた部位からセンサ素子１０へ印加される応力と、封止樹脂部４６における半導体裏面Ｓ１２側に設けられた部位からセンサ素子１０へ印加される応力とが同等になるように設ける。このようにすることで、上記のような半導体装置１８０を製造することができる。
特に、本封止工程では、半導体表面Ｓ１１と一面Ｓ１との間隔Ｂと、半導体裏面Ｓ１２と反対面Ｓ２との間隔Ａとが等しくなるように封止樹脂部４６を設ける。例えば、封止工程を行うための金型に段差を設けるなどして、半導体表面Ｓ１１と一面Ｓ１との間隔と、半導体裏面Ｓ１２と反対面Ｓ２との間隔とを設定することができる。これによって、半導体表面Ｓ１１と一面Ｓ１との間隔Ｂと、半導体裏面Ｓ１２と反対面Ｓ２との間隔Ａとが等しい半導体装置１８０を製造することができる。
このように、半導体装置１８０は、センサ素子１０と制御素子２０と第１ワイヤ５１とを封止樹脂部４６で一体的に保持しているため、部品点数を減らすことができ、且つ体格を小型化できる。例えば、半導体装置１８０は、特許文献１と異なり、センサ素子１０を実装するリードフレームが不要となる。さらに、半導体装置１８０は、半導体表面Ｓ１１側からセンサ素子１０へ印加される応力と、半導体裏面Ｓ１２側からセンサ素子１０へ印加される応力とが同等になるように封止樹脂部４６が設けられている。つまり、封止樹脂部４６は、半導体表面Ｓ１１側に設けられた部位からセンサ素子１０へ印加される応力と、半導体裏面Ｓ１２側に設けられた部位からセンサ素子１０へ印加される応力とが同等になるように設けられている。このように、ここでの応力は、封止樹脂部４６からセンサ素子１０に印加される応力である。
このため、半導体装置１８０は、半導体表面Ｓ１１側からの応力と、半導体裏面Ｓ１２側からの応力とが異なる場合よりも、センサ素子１０の歪みを抑制できる。例えば、半導体装置１８０は、応力が小さいセンサ素子１０の方向に反ったりすることを抑制できる。よって、半導体装置１８０は、半導体表面Ｓ１１側からの応力と、半導体裏面Ｓ１２側からの応力とが異なる場合よりも、センサ素子１０への応力を低減することができる。
また、半導体装置１８０は、半導体表面Ｓ１１と一面Ｓ１との間隔Ｂと、半導体裏面Ｓ１２と反対面Ｓ２との間隔Ａとが等しくなるように設けられていると好ましい。このようにすることで、半導体装置１８０は、半導体表面Ｓ１１側に設けられた部位からセンサ素子１０へ印加される応力と、半導体裏面Ｓ１２側に設けられた部位からセンサ素子１０へ印加される応力とを同等にしやすい。
なお、本実施形態は、一例として、半導体表面Ｓ１１の一部のみが封止樹脂部４６から露出した半導体装置１８０を採用している。しかしながら、半導体装置１８０は、これに限定されず、第８実施形態と同様、半導体表面Ｓ１１の一部に加えて、電子部品として制御素子２０や外部接続端子３１の部品表面が、封止樹脂部４６の一面Ｓ１側に露出していてもよい。つまり、半導体装置１８０は、実装部３２などを設けず、センサ素子１０と制御素子２０と外部接続端子３１と第１ワイヤ５１が封止樹脂部４０で保持されていてもよい。この場合、半導体装置１８０は、特許文献１のような半導体素子（センサチップ）が搭載されるリードフレームや、リードフレームと半導体素子とを機械的に接続する接着剤などが不要であり、部品点数を減らすことができる。また、半導体装置１８０は、リードフレームを用いる場合よりも体格を小型化することができる。
さらに、本実施形態は、以下に説明する変形例１〜３のように、封止樹脂部４６、ゲル部材６０、センサ素子１０の間で発生する応力を低減するために、ゲル部材６１〜６３に工夫を施してもよい。なお、図２０〜図２３では、ゲル部材６１〜６３の形状をわかりやすくするために、封止樹脂部が設けられる前の状態を図示している。
（変形例１）
半導体装置１８１は、図２０、図２１に示すように、応力緩和部材６１が設けられている。応力緩和部材６１は、センサ素子１０における外郭の周辺に多く設けられている。つまり、応力緩和部材６１は、ゲル部材６０よりも、センサ素子１０における外郭の周辺の供給量が多くなっている。このため、応力緩和部材６１は、半導体裏面Ｓ１２側からの平面視において、センサ素子１０における外郭に対応した部位が、周辺よりも突出した形状、すなわち凸凹状に設けられている。
（変形例２）
半導体装置１８２は、図２２に示すように、応力緩和部材６２が設けられている。応力緩和部材６２は、センサ素子１０における角部の周辺に多く設けられている。つまり、応力緩和部材６２は、応力緩和部材６０よりも、センサ素子１０における角部の周辺の供給量が多くなっている。このため、応力緩和部材６２は、半導体裏面Ｓ１２側からの平面視において、センサ素子１０における角部に対応した部位が、周辺よりも突出した形状に設けられている。
（変形例３）
半導体装置１８３は、図２３に示すように、応力緩和部材６３が設けられている。応力緩和部材６３は、センサ素子１０における接着フィルム２１０との境界周辺に多く設けられている。言い換えると、応力緩和部材６３は、封止樹脂部から露出する部位の投影領域の境界周辺に多く設けられている。応力緩和部材６３は、応力緩和部材６０よりも、センサ素子１０における接着フィルム２１０との境界周辺の供給量が多くなっている。このため、応力緩和部材６３は、半導体裏面Ｓ１２側からの平面視において、センサ素子１０における接着フィルム２１０との境界周辺に対応した部位が、周辺よりも突出した形状に設けられている。
なお、封止樹脂部から露出する部位は、半導体表面Ｓ１１の一部である。よって、投影領域は、半導体裏面Ｓ１２の一部である。
１０…センサ素子、１１…センシング部、２０…制御素子、３０，３１…外部接続端子、３２…実装部、３３…ボンディング用保持部材、３４…支持体、３４、４０〜４６…封止樹脂部、４１ａ…凹部、５１…第１ワイヤ、５２…第２ワイヤ、５３…第１バンプ、５４…第２バンプ、５５、５６…ワイヤ、６０…応力緩和部材、７０…コンデンサ、８０…接着剤、１００〜１８３…半導体装置、２００…支持体、２１０…接着フィルム、３００…ダイシングブレード、４００…配管、４１０…取付口、５１０…センサハウジング、５２０…コネクタケース、５２１…密閉部材、Ｓ１…一面、Ｓ２…反対面、Ｓ１１…半導体表面、Ｓ１２…半導体裏面、Ｓ２１…素子表面、Ｓ３１…端子表面

Claims (10)

  1. 半導体素子（１０）と、
    前記半導体素子と電気的に接続された電子部品（２０、３０）と、
    前記半導体素子と前記電子部品とを電気的に接続している接続部材（５１〜５５）と、
    一面（Ｓ１）と前記一面の反対面（Ｓ２）とを有し、前記半導体素子の表面である半導体表面（Ｓ１１）と前記電子部品の表面である部品表面（Ｓ２１、Ｓ３１）とが前記一面側に露出した状態で、前記半導体素子と前記電子部品と前記接続部材とを一体的に保持している封止樹脂部（４０〜４５）と、を備え、
    前記電子部品は、前記半導体素子と電気的に接続された回路素子（２０）と、前記回路素子と前記封止樹脂部の外部に設けられた外部素子とを電気的に接続するための外部接続端子（３０）とを含んでおり、前記部品表面として、少なくとも前記外部接続端子の表面である端子表面（Ｓ３１）が前記封止樹脂部から露出しており、
    前記回路素子は、前記接続部材（５３、５４）を介して、前記半導体素子と前記外部接続端子とに積層した状態で実装され、前記封止樹脂部で覆われており、
    前記半導体素子の前記半導体表面と前記外部接続端子の前記端子表面とが前記一面側に露出している半導体装置。
  2. 前記封止樹脂部（４１）は、前記一面から前記半導体表面及び前記部品表面に達する位置まで窪んだ凹部（４１ａ）が設けられている請求項１に記載の半導体装置。
  3. 半導体素子（１０）と、
    前記半導体素子と電気的に接続された電子部品（２０、３０）と、
    前記半導体素子と前記電子部品とを電気的に接続している接続部材（５１〜５５）と、
    一面（Ｓ１）と前記一面の反対面（Ｓ２）とを有し、前記半導体素子の表面である半導体表面（Ｓ１１）と前記電子部品の表面である部品表面（Ｓ２１、Ｓ３１）とが前記一面側に露出した状態で、前記半導体素子と前記電子部品と前記接続部材とを一体的に保持している封止樹脂部（４０〜４５）と、を備え、
    前記封止樹脂部（４１）は、前記一面から前記半導体表面及び前記部品表面に達する位置まで窪んだ凹部（４１ａ）が設けられている半導体装置。
  4. 前記電子部品は、前記半導体素子と電気的に接続された回路素子（２０）と、前記回路素子と前記封止樹脂部の外部に設けられた外部素子とを電気的に接続するための外部接続端子（３０）とを含んでおり、前記部品表面として、少なくとも前記外部接続端子の表面である端子表面（Ｓ３１）が前記封止樹脂部から露出している請求項３に記載の半導体装置。
  5. 前記封止樹脂部は、前記一面と前記反対面に連なる側面を有しており、
    前記半導体素子は、物理量に応じた電気信号を出力するセンサ素子であり物理量を検出するセンシング部を有し、前記センシング部を含む一部が前記側面から突出して設けられている請求項４に記載の半導体装置。
  6. 前記半導体素子と前記回路素子と前記外部接続端子は、前記一面に平行な方向に並んで配置されており、
    前記封止樹脂部は、前記回路素子における前記一面側と前記反対面側に設けられており、前記回路素子を外部に露出させることなく前記回路素子を覆っている請求項１、２、４のいずれか一項に記載の半導体装置。
  7. 前記封止樹脂部は、前記一面と前記反対面に連なる側面を有しており、
    前記外部接続端子は、一部が前記側面から突出して設けられている請求項１、２、４乃至６のいずれか一項に記載の半導体装置。
  8. 前記半導体素子と前記封止樹脂部との間には、前記封止樹脂部よりも線膨張率もしくは弾性率が小さい応力緩和部材（６０）が設けられている請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 半導体素子（１０）と、
    前記半導体素子と電気的に接続された電子部品（２０、３１）と、
    前記半導体素子と前記電子部品とを電気的に接続している接続部材（５１）と、
    前記半導体素子の表面である半導体表面（Ｓ１１）と対向する面である一面（Ｓ１）と、前記半導体表面の反対面である半導体裏面（Ｓ１２）と対向する面であり、前記一面の反対の面である反対面（Ｓ２）とを有し、前記半導体表面の一部を前記一面側に露出した状態で、前記半導体素子と前記電子部品と前記接続部材とを一体的に保持している封止樹脂部（４６）と、
    前記半導体素子と前記封止樹脂部との間に設けられた、前記封止樹脂部よりも線膨張率もしくは弾性率が小さい応力緩和部材（６０）と、を備えている半導体装置の製造方法であって、
    接着フィルム（２１０）が設けられた支持体（３４）上に、前記半導体表面の一部が前記接着フィルムに接するように前記半導体素子を配置するとともに、前記半導体素子と前記電子部品とを前記接続部材を介して電気的に接続する実装工程と、
    前記実装工程後に、前記封止樹脂部よりも線膨張率もしくは弾性率が小さい応力緩和部材（６０）を前記半導体素子における前記接着フィルムが接していない部位に塗布する塗布工程と、
    前記塗布工程後に、前記封止樹脂部にて、前記半導体素子と前記電子部品と前記接続部材に加えて、前記応力緩和部材を一体的に封止して封止構造体を製造する封止工程と、
    前記封止工程後に、前記封止構造体から前記接着フィルムを剥離して、前記封止構造体と前記支持体とを分離させる剥離工程と、を備え、
    前記封止工程では、前記封止樹脂部を設ける際に、前記封止樹脂部における前記半導体表面側に設けられた部位から前記半導体素子へ印加される応力と、前記封止樹脂部における前記半導体裏面側に設けられた部位から前記半導体素子へ印加される応力とが同等になるように、前記半導体表面と前記一面との間隔と、前記半導体裏面と前記反対面との間隔とが設定された前記封止構造体を製造する半導体装置の製造方法。
  10. 前記封止工程では、前記封止樹脂部を設ける際に、前記半導体表面と前記一面との間隔と、前記半導体裏面と前記反対面との間隔とが等しくなるように前記封止構造体を製造する請求項９に記載の半導体装置の製造方法。
JP2018113061A 2017-07-24 2018-06-13 半導体装置及び半導体装置の製造方法 Active JP6780675B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880048844.XA CN110945645B (zh) 2017-07-24 2018-07-04 半导体装置及半导体装置的制造方法
PCT/JP2018/025293 WO2019021766A1 (ja) 2017-07-24 2018-07-04 半導体装置及び半導体装置の製造方法
DE112018003765.7T DE112018003765B4 (de) 2017-07-24 2018-07-04 Halbleitervorrichtung und verfahren zum herstellen der halbleitervorrichtung
US16/747,047 US11355357B2 (en) 2017-07-24 2020-01-20 Semiconductor device and method for producing the semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017142852 2017-07-24
JP2017142852 2017-07-24

Publications (3)

Publication Number Publication Date
JP2019024084A JP2019024084A (ja) 2019-02-14
JP2019024084A5 JP2019024084A5 (ja) 2019-08-22
JP6780675B2 true JP6780675B2 (ja) 2020-11-04

Family

ID=65368615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018113061A Active JP6780675B2 (ja) 2017-07-24 2018-06-13 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11355357B2 (ja)
JP (1) JP6780675B2 (ja)
CN (1) CN110945645B (ja)
DE (1) DE112018003765B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021071305A (ja) * 2019-10-29 2021-05-06 ミネベアミツミ株式会社 力覚センサ装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012773A (ja) * 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP4760876B2 (ja) * 2008-08-22 2011-08-31 株式会社デンソー 電子装置およびその製造方法
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
EP2154713B1 (en) 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
JP5208099B2 (ja) * 2009-12-11 2013-06-12 日立オートモティブシステムズ株式会社 流量センサとその製造方法、及び流量センサモジュール
JP5552404B2 (ja) 2010-09-14 2014-07-16 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP5548077B2 (ja) 2010-09-15 2014-07-16 日東電工株式会社 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP2014017367A (ja) * 2012-07-09 2014-01-30 Renesas Electronics Corp 半導体装置
JP2014197670A (ja) * 2013-03-07 2014-10-16 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート
JP2014187135A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体装置
JP6065818B2 (ja) * 2013-12-03 2017-01-25 株式会社デンソー モールドパッケージの製造方法
WO2016047130A1 (ja) * 2014-09-22 2016-03-31 旭化成エレクトロニクス株式会社 ホールセンサ及びレンズモジュール
JP6537866B2 (ja) * 2015-03-30 2019-07-03 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
JP2017016223A (ja) * 2015-06-29 2017-01-19 キヤノンマーケティングジャパン株式会社 情報処理装置、情報処理装置の制御方法、およびプログラム
US10535611B2 (en) 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
JP6283131B1 (ja) * 2017-01-31 2018-02-21 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法

Also Published As

Publication number Publication date
US11355357B2 (en) 2022-06-07
US20200152482A1 (en) 2020-05-14
DE112018003765T5 (de) 2020-04-09
JP2019024084A (ja) 2019-02-14
DE112018003765B4 (de) 2023-03-23
CN110945645A (zh) 2020-03-31
CN110945645B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
EP3032227B1 (en) Flow sensor package
WO2010001503A1 (ja) 電子部品
JP6105087B2 (ja) Ｍｅｍｓ部品を有するオーバーモールドされたデバイスおよび製造方法
JP4894669B2 (ja) センサ装置及びその製造方法
WO2022188524A1 (zh) 封装模组、封装工艺及电子设备
CN111422819A (zh) 传感器封装结构及其封装方法、以及电子设备
JP6780675B2 (ja) 半導体装置及び半導体装置の製造方法
US9890034B2 (en) Cavity type pressure sensor device
US8664758B2 (en) Semiconductor package having reliable electrical connection and assembling method
JP4127396B2 (ja) センサ装置
JP2011151225A (ja) 湿度センサパッケージ及びその製造方法
JP4049167B2 (ja) 蓋体フレーム、半導体装置、及びその製造方法
KR20190137699A (ko) 압력 감지 애플리케이션들에 대한 오버몰딩된 리드 프레임 조립체
JP6370379B2 (ja) 半導体装置、該半導体装置の製造方法及び該半導体装置を用いたセンサ
JP7226681B2 (ja) 電子部品およびその製造方法並びに電子部品の実装方法
WO2019021766A1 (ja) 半導体装置及び半導体装置の製造方法
US10458826B2 (en) Mass flow sensor module and method of manufacture
JP2009164362A (ja) 固体撮像装置及びその製造方法
JP4609478B2 (ja) 蓋体フレーム及びその製造方法
JP6725852B2 (ja) 半導体センサ装置
JP7226680B2 (ja) 電子部品の製造方法
JP6562142B2 (ja) 半導体センサ装置
JP2004170148A (ja) 絶対圧タイプ圧力センサモジュール
CN110058657B (zh) 一种台式计算机内存条及插槽的防护结构及加工方法
JP6428205B2 (ja) 半導体センサ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200928

R151 Written notification of patent or utility model registration

Ref document number: 6780675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250