CN110945645A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN110945645A
CN110945645A CN201880048844.XA CN201880048844A CN110945645A CN 110945645 A CN110945645 A CN 110945645A CN 201880048844 A CN201880048844 A CN 201880048844A CN 110945645 A CN110945645 A CN 110945645A
Authority
CN
China
Prior art keywords
semiconductor
sealing resin
semiconductor device
semiconductor element
resin portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880048844.XA
Other languages
English (en)
Other versions
CN110945645B (zh
Inventor
马渡和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority claimed from PCT/JP2018/025293 external-priority patent/WO2019021766A1/ja
Publication of CN110945645A publication Critical patent/CN110945645A/zh
Application granted granted Critical
Publication of CN110945645B publication Critical patent/CN110945645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半导体装置(100)包括：传感器元件(10)；与传感器元件(10)电连接的控制元件(20)；用于将控制元件(20)与在密封树脂部的外部设置的外部元件电连接的外部连接端子(30)。另外，半导体装置(100)包括将传感器元件(10)与控制元件(20)电连接的第1线材(51)、和将控制元件(20)与外部连接端子(30)电连接的第2线材(52)。并且，半导体装置(100)具备密封树脂部(40)，该密封树脂部具有第1面(S1)和第2面(S2)，以使半导体表面(S11)和元件表面(S21)和端子表面(S31)在第1面(S1)侧露出的状态，将传感器元件(10)、控制元件(20)、外部连接端子(30)、第1线材(51)及第2线材(52)一体地保持。

Description

半导体装置及半导体装置的制造方法
关联申请的相互参照
本申请基于2017年7月24日申请的日本专利申请2017－142852号以及2018年6月13日申请的日本专利申请2018－113061号，这里援引其记载内容。
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
以往，作为半导体装置的一例，有将传感器芯片粘接于引线框、以传感器芯片的一部分和引线框的一部分露出的状态被树脂覆盖的半导体封装(专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2010－50452号公报
上述半导体封装需要配置传感器芯片的引线框、将引线框与传感器芯片粘接的粘接剂，部件件数增多。另外，半导体封装由于将传感器芯片配置于引线框上而体积增大。
发明内容
本发明的目的在于，提供能够减少部件件数并且能够使体积小型化的半导体装置及半导体装置的制造方法。
根据本发明的第一形态，半导体装置具备：半导体元件；与半导体元件电连接的电子部件；将半导体元件与电子部件电连接的连接部件；密封树脂部，具有第1面和作为第1面的相反面的第2面，以使半导体元件的表面即半导体表面及电子部件的表面即部件表面在第1面侧露出的状态，将半导体元件和电子部件和连接部件一体地保持。
上述第一形态的半导体装置中，半导体元件和电子部件和连接部件被密封树脂部保持。因此，不需要专利文献1那样的供半导体元件(传感器芯片)搭载的引线框、及将引线框与半导体元件机械连接的粘接剂等，能够减少部件件数。另外，与使用引线框的情况相比能够使体积小型化。
根据本发明的第二形态，一种半导体装置的制造方法，该半导体装置具备：半导体元件；与半导体元件电连接的电子部件；将半导体元件与电子部件电连接的连接部件；密封树脂部，具有第1面和作为第1面的相反面的第2面，以使半导体元件的表面即半导体表面及电子部件的表面即部件表面在第1面侧露出的状态，将半导体元件和电子部件和连接部件一体地保持，该半导体装置的制造方法具备：安装工序，在设置有粘接膜的支承体上，以使半导体表面和部件表面与粘接膜相接的方式配置半导体元件和电子部件，并且经由连接部件将半导体元件与电子部件电连接；
密封工序，在安装工序后，利用密封树脂部，将半导体元件和电子部件和连接部件一体地密封而制造密封构造体；以及
剥离工序，在密封工序后，从密封构造体将粘接膜剥离，使密封构造体与支承体分离。
根据上述第二形态的制造方法，能够制造如上述那样的半导体装置。并且，根据上述第二形态的制造方法，不需要使模具紧贴于半导体元件中的从密封树脂部露出的半导体表面。因此，与使模具紧贴于半导体元件的情况相比，在制造时能够降低对半导体元件施加的应力，能够抑制破损。
根据本发明的第三形态，半导体装置具备：半导体元件；与半导体元件电连接的电子部件；将半导体元件与电子部件电连接的连接部件；密封树脂部，具有第1面和作为第1面的相反面的第2面，该第1面是与半导体元件的表面即半导体表面对置的面，该第2面是与半导体表面的相反面即半导体背面对置的面，该密封树脂部以使半导体表面的一部分在第1面侧露出的状态，将半导体元件和电子部件和连接部件一体地保持；以及应力缓和部件，设置于半导体元件与密封树脂部之间，与密封树脂部相比线膨胀率或弹性模量小。密封树脂部，以从在半导体表面侧设置的部位向半导体元件施加的应力与从在半导体背面侧设置的部位向半导体元件施加的应力相等的方式，被设定了半导体表面与第1面之间的间隔及半导体背面与第2面之间的间隔。
上述第三形态的半导体装置中，用密封树脂部将半导体元件和电子部件和连接部件一体地保持，因此能够减少部件件数，并且能够使体积小型化。另外，在半导体元件与密封树脂部之间设置有与密封树脂部相比线膨胀率或弹性模量小的应力缓和部件，因此能够抑制伴随着半导体元件与密封树脂部的线膨胀率差的应力被施加于半导体元件。
进而，以从在半导体表面侧设置的部位向半导体元件施加的应力与从在半导体背面侧设置的部位向半导体元件施加的应力相等的方式，设定了半导体表面与第1面的间隔及半导体背面与第2面的间隔。因此，相比于来自半导体表面侧的应力与来自半导体背面侧的应力不同的情况，能够抑制半导体元件的变形。
根据本发明的第四形态，一种半导体装置的制造方法，该半导体装置具备：半导体元件；与半导体元件电连接的电子部件；将半导体元件与电子部件电连接的连接部件；密封树脂部，具有第1面和作为第1面的相反面的第2面，该第1面是与半导体元件的表面即半导体表面对置的面，该第2面是与半导体表面的相反面即半导体背面对置的面，该密封树脂部以使半导体表面的一部分在第1面侧露出的状态，将半导体元件和电子部件和连接部件一体地保持；以及应力缓和部件，设置于半导体元件与密封树脂部之间，与密封树脂部相比线膨胀率或弹性模量小。该半导体装置的制造方法具备：安装工序，在设置有粘接膜的支承体上，以使半导体表面的一部分与粘接膜相接的方式配置半导体元件，并且经由连接部件将半导体元件与电子部件电连接；涂布工序，在安装工序后，将与密封树脂部相比线膨胀率或弹性模量小的应力缓和部件涂布于半导体元件中的不与粘接膜相接的部位；密封工序，在涂布工序后，利用密封树脂部，除了半导体元件和电子部件和连接部件以外还将应力缓和部件一体地密封而制造密封构造体；以及剥离工序，在密封工序后，从密封构造体将粘接膜剥离，使密封构造体与支承体分离。在密封工序中，制造如下密封构造体，即：当设置密封树脂部时，以使从密封树脂部中的在半导体表面侧设置的部位向半导体元件施加的应力与从密封树脂部中的在半导体背面侧设置的部位向半导体元件施加的应力相等的方式，设定了半导体表面与第1面之间的间隔及半导体背面与第2面之间的间隔。
根据上述第四形态的制造方法，能够制造上述那样的半导体装置。
附图说明
本发明涉及的上述目的及其他目的、特征及优点，通过参照附图进行的下述详细记述而更加明确。
图1是表示第1实施方式的半导体装置的概略结构的平面图。
图2是沿着图1的II-II线的剖视图。
图3是表示第1实施方式的半导体装置的制造方法的按工序的剖视图。
图4是表示第2实施方式的半导体装置的概略结构的平面图。
图5是沿着图4的V-V线的剖视图。
图6是表示第2实施方式的半导体装置的制造方法的按工序的剖视图。
图7是表示第3实施方式的半导体装置的概略结构的剖视图。
图8是表示第3实施方式的半导体装置的制造方法的按工序的剖视图。
图9是表示第4实施方式的半导体装置的概略结构的剖视图。
图10是表示第5实施方式的半导体装置的概略结构的剖视图。
图11是表示第6实施方式的半导体装置的概略结构的剖视图。
图12是表示第6实施方式的半导体装置的制造方法的剖视图。
图13是表示第7实施方式的半导体装置的概略结构的剖视图。
图14是表示第8实施方式的半导体装置的概略结构的平面图。
图15是沿着图14的XV-XV线的剖视图。
图16是表示第9实施方式的半导体装置的搭载例的剖视图。
图17是表示第10实施方式的半导体装置的概略结构的放大剖视图。
图18是表示第10实施方式的半导体装置的概略结构的剖视图。
图19是表示第10实施方式的半导体装置的制造方法的按工序的剖视图。
图20是表示变形例1中的制造时的半导体装置的概略结构的平面图。
图21是沿着图20的XXI-XXI线的剖视图。
图22是表示变形例2中的制造时的半导体装置的概略结构的平面图。
图23是表示变形例3中的制造时的半导体装置的概略结构的平面图。
具体实施方式
以下，参照附图对用于实施本发明的多个方式进行说明。在各方式中，有对于与在先前方式中进行了说明的事项对应的部分标注同一参照符号并省略重复说明的情况。各方式中，在仅说明结构的一部分的情况下，关于结构的其他部分，能够参照并应用先前进行了说明的其他方式。
(第1实施方式)
使用图1、图2、图3，对于第1实施方式的半导体装置100及半导体装置100的制造方法进行说明。在本实施方式中，作为一例，采用具备输出与物理量对应的电信号的传感器元件10的半导体装置100。
首先，使用图1、图2，对半导体装置100的结构进行说明。半导体装置100具备传感器元件10、控制元件20、外部连接端子30、密封树脂部40、第1线材51及第2线材52等。
传感器元件10相当于半导体元件。传感器元件10例如能够采用输出与作为物理量的压力对应的电信号的压力传感器、输出与作为物理量的加速度对应的电信号的加速度传感器等。并且，传感器元件10包含检测物理量的感测部11。即，感测部11是输出与物理量对应的电信号的部位。感测部11例如采用膜片构造、梳齿构造等。另外，电信号也能称为传感器信号。
传感器元件10例如为长方体形状。并且，传感器元件10的一个面(表面)是半导体表面S11。半导体表面S11也包含感测部11的表面即检测面。
控制元件20相当于电子部件及电路元件。控制元件20经由第1线材51而与传感器元件10电连接。控制元件20例如对传感器信号进行模拟－数字变换处理、滤波处理等信号处理。控制元件20例如为长方体形状。并且，控制元件20的一个面(表面)是作为部件表面的元件表面S21。
详细而言，传感器元件10在半导体表面S11的相反侧的面设置有电极焊盘。并且，传感器元件10的自身的电极焊盘与第1线材51机械连接及电连接。同样地，控制元件20在元件表面S21的相反侧的面设置有电极焊盘。并且，控制元件20的自身的电极焊盘与第1线材51和第2线材52机械连接及电连接。另外，第1线材51及第2线材52由包含例如金、铜、铝等的导电性的材料构成。
另外，如图1所示，在本实施方式中，采用将传感器元件10与控制元件20经由3条第1线材51电连接的例子。但是，本发明不限定于此，也可以将传感器元件10与控制元件20经由2条以下的第1线材51或4条以上的第1线材51电连接，也可以将传感器元件10与外部连接端子30不经电路元件而直接连接。
外部连接端子30相当于电子部件。外部连接端子30由包含例如铜、铝、铁等的导电性的材料构成。外部连接端子30经由第2线材52而与控制元件20电连接。因此，外部连接端子30经由第2线材52、控制元件20、第1线材51而与传感器元件10电连接。外部连接端子30是用于将控制元件20与在密封树脂部40的外部设置的外部元件电连接的端子。外部元件也可称作与半导体装置100分体设置的电子设备。
外部连接端子30包含例如为长方体形状的部位。并且，外部连接端子30的一个面(表面)是作为部件表面的端子表面S31。
另外，如图1所示，在本实施方式中，采用具备4个外部连接端子30的例子。但是，本发明不限定于此，也可以具备3个以下的外部连接端子30或4个以上的外部连接端子30。
密封树脂部40例如由硅树脂、环氧树脂等电绝缘性的树脂构成。密封树脂部40将传感器元件10、控制元件20、外部连接端子30、第1线材51、第2线材52密封而一体地保持。这样，传感器元件10、控制元件20、外部连接端子30、第1线材51、第2线材52被密封树脂部40密封，因此也可称为被密封部件。
密封树脂部40具有一面(第1面)S1和一面S1的相反面(第2面)S2，例如为长方体形状。一面S1和相反面S2例如是平坦的面。密封树脂部40，以半导体表面S11和元件表面S21和端子表面S31在一面S1侧露出的状态，将传感器元件10、控制元件20、外部连接端子30、第1线材51、第2线材52密封。这样，半导体装置100是半导体表面S11和元件表面S21和端子表面S31在同一方向上露出的密封构造。
因此，传感器元件10，以除了半导体表面S11以外的其他面与密封树脂部40相接的状态，被密封树脂部40覆盖。控制元件20及外部连接端子30也是同样的。另外，第1线材51，以除了与传感器元件10和控制元件20的连接部以外的其他部位与密封树脂部40相接的状态，被密封树脂部40覆盖。第2线材52也是同样的。
并且，半导体装置100中，一面S1、半导体表面S11、元件表面S21以及端子表面S31共面。即，可以说，半导体表面S11和元件表面S21和端子表面S31设置在穿过一面S1的虚拟平面上。但是，本发明不限定于此，各表面S11、S21、S31也可以不共面。即，各表面S11、S21、S31可以不是平坦的面。
另外，在本实施方式中，采用了半导体表面S11和元件表面S21和端子表面S31在一面S1侧露出的例子。但是，本发明不限定于此，至少半导体表面S11和端子表面S31在一面S1侧露出即可。
这样，半导体装置100，由于半导体表面S11从密封树脂部40露出，因此与半导体表面S11被密封树脂部40等覆盖的情况相比，能够提高传感器元件10的检测灵敏度。另外，半导体装置100，由于端子表面S31从密封树脂部40露出，因此能够容易地进行与外部元件的电连接。
另外，半导体装置100不使用引线框及粘接剂，密封树脂部40将传感器元件10、控制元件20、外部连接端子30一体地保持。另外，密封树脂部40将第1线材51、第2线材52与它们一起保持。因此，可以说，密封树脂部40具有保护传感器元件10、控制元件20等以免受到冲击、温度、湿度、光的影响的功能、和保持传感器元件10、控制元件20等的功能。
另外，也可以说，传感器元件10、控制元件20、外部连接端子30不经引线框而通过密封树脂部40机械连接。即，传感器元件10、控制元件20、外部连接端子30不经引线框而通过密封树脂部40来固定。另外，也可以说，密封树脂部40具有用于将传感器元件10、控制元件20、外部连接端子30一体化的作为连接部的功能。并且，也可以说，密封树脂部40具有使被密封部件分别一体化的功能。
这里，使用图3，对半导体装置100的制造方法进行说明。在本实施方式中，作为一例，采用取多个半导体装置100的制造方法。但是，本发明方法并不限定于此。
在本制造方法中，使用支承体200、粘接膜210及切割刀300。
支承体200是隔着粘接膜210而对传感器元件10、控制元件20、外部连接端子30进行支承的部件。支承体200例如是包含不锈钢等而构成的平板形状的部件，包含供粘接膜210粘贴的平坦的被粘贴面。另外，支承体200的构成材料不特别限定。但是，在后面说明的剥离工序中，通过UV照射使粘接膜210剥离的情况下，支承体200由透射UV的材料构成。
粘接膜210能够采用耐热性的粘合带、UV硬化膜。粘接膜210具有能够在密封工序时的温度下使用的程度的耐热性。另外，粘接膜210具有以下特性：使得密封树脂部40不向传感器元件10与粘接膜210之间的粘接面漏出，并且不对传感器元件10向粘接膜210的搭载及引线键合性造成影响。
另外，粘接膜210能够与一面S1、半导体表面S11、元件表面S21及端子表面S31以成为轻剥离的方式粘接。所谓轻剥离，表示在使粘接膜210从粘接于密封树脂部40的状态剥离的情况下、对于密封树脂部40不残留粘接膜210的状态。另外，所谓轻剥离，也可以说是相对于密封树脂部40以100mN/25mm以下粘接的状态。
切割刀300是将多个半导体装置100一体化而成的密封构造体分割为单独的半导体装置100的分割工具。
在本制造方法中，按粘贴工序、安装工序、密封工序、剥离工序、切割工序的顺序进行。
在粘贴工序中，如图3的上数第1段所示，在支承体200的被粘贴面粘贴粘接膜210。此时，粘接膜210以与被粘贴面相反的面如上述那样成为轻剥离的方式被粘贴。
在安装工序中，如图3的上数第2段所示，在设置有粘接膜210的支承体200上，以各表面S11、S21、S31与粘接膜210相接的方式配置传感器元件10和控制元件20和外部连接端子30。即，在安装工序中，将传感器元件10和控制元件20和外部连接端子30配置在粘接膜210上，使各表面S11、S21、S31粘接于粘接膜210。换言之，在安装工序中，使各表面S11、S21、S31直接粘接于粘接膜210。另外，也可以说，该在安装工序中，通过粘接膜210，将传感器元件10和控制元件20和外部连接端子30临时固定。
在本实施方式中，在密封工序时不需要使模具紧贴于传感器元件10等。因此，在安装工序中，与在密封工序时使模具紧贴于传感器元件10等的情况相比，不要求在粘接膜210上配置传感器元件10等时的位置精度。因此，在安装工序中，与在密封工序时使模具紧贴于传感器元件10等的情况相比，能够容易地配置传感器元件10等。
另外，也可以是，在安装工序中，以在半导体表面S11赋予了疏水膜的状态，将传感器元件10配置于粘接膜210。由此，在安装工序中，能够进一步抑制粘接膜210紧密接触于半导体表面S11中的检测面。粘接膜210以轻剥离的方式粘接于半导体表面S11。但是，还考虑到粘接膜210在从半导体表面S11剥离时残留于半导体表面S11的情况。因此，在安装工序中，通过使用疏水膜，能够进一步抑制粘接膜210残留于传感器元件10的检测面。
另外，在安装工序中，将粘接于粘接膜210的传感器元件10和控制元件20和外部连接端子30电连接。即，在安装工序中，用第1线材51将传感器元件10与控制元件20电连接，并且用第2线材52将控制元件20与外部连接端子30电连接。这样，在安装工序中，通过将第1线材51和第2线材52引线键合，从而将传感器元件10与控制元件20、以及控制元件20与外部连接端子30电连接及机械连接。
但是，第1线材51和第2线材52通过使用将铝作为主成分的线材从而能够抑制对粘接膜210的热影响。即，第1线材51和第2线材52使用将铝作为主成分的线材，从而能够抑制由于引线键合时的热从而粘接膜210发生不良的情况。
另外，在本实施方式中，为了使引线键合后的处理容易而使用支承体200。因此，在支承台等的平坦面上配置粘接膜210而能够进行安装工序以后的工序的情况下，支承体200及粘贴工序不是必要的。换言之，在设备侧具有固定粘接膜210的机构的情况下，支承体200不是必要的。
在密封工序中，如图3的上数第3段所示，在安装工序后，用密封树脂部40将传感器元件10、控制元件20、外部连接端子30、第1线材51及第2线材52一体地密封而制造密封构造体。在密封工序中，例如使用具有与密封树脂部40的外形对应的腔室的模具而进行。在密封工序中，以使传感器元件10、控制元件20、外部连接端子30、第1线材51及第2线材52配置于腔室内的方式设置模具。然后，在该状态下，向腔室内填充密封树脂部40的构成材料从而形成密封树脂部40。由此，密封树脂部40也可称为模塑树脂。
在剥离工序中，如图3的上数第4段所示，在密封工序后，从密封构造体将粘接膜210剥离，使密封构造体与支承体200分离。粘接膜210如上述那样，与一面S1等以成为轻剥离的方式粘接。因此，在剥离工序中，对于密封构造体和支承体200中的某一方，在使密封构造体与粘贴有粘接膜210的支承体200远离的方向上施加力，从而能够从密封构造体将粘接膜210剥离。
另外，在剥离工序中，在使用UV硬化膜作为粘接膜210的情况下，从支承体200中的被粘贴面的相反侧的面照射UV光，从而使粘接膜210的粘接力降低。然后，在剥离工序中，在使粘接膜210的粘接力降低后，从密封构造体将粘接膜210剥离。另外，粘接膜210的剥离方法不限定于此，例如，可以通过使粘接膜210发泡而使粘接膜210的粘接力降低，从密封构造体将粘接膜210剥离。
在切割工序中，如图3的上数第5段所示，在剥离工序后，使用切割刀300，将密封构造体分割为多个半导体装置100。另外，在不采用取多个的制造方法的情况下，切割工序不是必要的。
如以上那样，在半导体装置100中，传感器元件10、控制元件20、外部连接端子30、第1线材51及第2线材52用密封树脂部40来保持。因此，半导体装置100不需要如专利文献1那样的供传感器元件(传感器芯片)搭载的引线框及用于将引线框与传感器元件机械连接的粘接剂等，能够减少部件件数。另外，半导体装置100不具有引线框，因此与使用引线框的情况相比能够使体积小型化。
并且，在经由粘接件将传感器元件搭载于引线框的情况下，半导体装置需要确保搭载精度量及粘接剂漏出量的粘接料，因此相应地密封树脂部的体积变大。相对于此，半导体装置100不需要确保粘接料，因此与使用引线框的情况相比能够减小密封树脂部40的体积。因此，半导体装置100能够降低由传感器元件10与密封树脂部40的线膨胀率差引起的应力。
另外，通过本制造方法，能够制造上述那样的半导体装置100。并且，在本制造方法中，不需要将模具紧贴于传感器元件10中的从密封树脂部40露出的半导体表面S11。因此，在本制造方法中，与将模具紧贴于传感器元件10的情况相比，在制造时能够降低对传感器元件10施加的应力，能够抑制破损。
以上，对本发明的实施方式进行了说明。但是，本发明并不限制于上述实施方式，在不脱离本发明的主旨的范围内，能够进行各种变形。以下，作为本发明的其他方式，对第2实施方式～第10实施方式进行说明。上述实施方式及第2实施方式～第10实施方式也能够分别单独地实施，但也能够适当组合而实施。本发明并不限定于实施方式中所示的组合，能够通过各种组合而实施。
(第2实施方式)
使用图4、图5、图6，对第2实施方式的半导体装置110及半导体装置110的制造方法进行说明。这里，以与第1实施方式不同的点为中心进行说明。在半导体装置110中，对与半导体装置100同样之处赋予相同的符号。关于与半导体装置100相同的符号的构成要素，能够参照并应用上述实施方式。
半导体装置110中，密封树脂部41的形状与半导体装置100不同。如图4所示，半导体装置110，从相反面S2侧观看到的平面形状与半导体装置100相同。但是，如图5所示，半导体装置110，在密封树脂部41设置有凹部41a。即，密封树脂部41设置有从一面S1到达到半导体表面S11、元件表面S21、端子表面S31的位置为止凹陷的凹部41a。另外，也可以说，半导体装置110在密封树脂部41设置有将各表面S11、S21、S31作为底面的有底的孔。
另外，可以说，半导体装置110具备各表面S11、S21、S31的周边比各表面S11、S21、S31突出的密封树脂部41。因此，半导体装置110在多个外部连接端子30间设置有比密封树脂部41的一部分即端子表面S31更为突出的部位。即，密封树脂部41的突出的部位介于相邻的端子表面S31间。
另外，凹部41a，与各表面S11、S21、S31的平面形状对应地被密封树脂部41中的四个相连的壁面包围。因此，可以说，半导体装置110成为形成凹部41a的密封树脂部41中的四个相连的壁面、与半导体表面S11这5个面露出的结构。该点关于元件表面S21、端子表面S31的部位也是同样的。如以上那样，半导体装置110中，各表面S11、S21、S31与一面S1不共面。
另外，各凹部41a可以是，随着从一面S1朝向各表面S11、S21、S31而开口面积变窄。尤其是，与半导体表面S11对置的凹部41a优选成为这样的开口面积。
这里，使用图6，对半导体装置110的制造方法进行说明。
在粘贴工序中，如图6的上数第1段所示，向支承体200的被粘贴面粘贴粘接膜220。此时，粘接膜220以与被粘贴面相反的面如上述那样成为轻剥离的方式而被粘贴。并且，在本制造方法中，使用与凹部41a的形状匹配的粘接膜220。即，在粘贴工序中，仅在与各表面S11、S21、S31对置的部位，设置与凹部41a的深度对应的厚度的粘接膜220。
粘接膜220，例如在向支承体200上粘贴了片状的粘接膜220的状态下，通过将该粘接膜220局部地去除，从而能够与凹部41a的形状匹配。另外，在粘贴工序中，也可以将与凹部41a的形状匹配的多个粘接膜220粘贴于支承体200上。
在配置工序中，如图6的上数第1段所示，在设置有粘接膜220的支承体200上，以各表面S11、S21、S31与粘接膜220相接的方式配置传感器元件10和控制元件20和外部连接端子30。即，在配置工序中，将传感器元件10和控制元件20和外部连接端子30配置在粘接膜220上，使各表面S11、S21、S31粘接于粘接膜220。
然后，如图6的上数第2段所示，进行键合工序。键合工序与在第1实施方式的安装工序中说明的工序是同样的。另外，在本实施方式中，将配置工序和键合工序作为不同的工序而说明。但是，配置工序和键合工序相当于安装工序。
在密封工序中，如图6的上数第3段所示，通过向模具的腔室内填充密封树脂部41的构成材料从而形成密封树脂部41。密封工序与第1实施方式是同样的。但是，如上述那样，粘接膜220仅设置在与各表面S11、S21、S31对置的部位。因此，密封树脂部41也形成于各粘接膜220的周边。
另外，图6的上数第4段所示的剥离工序、以及图6的上数第5段所示的切割工序与第1实施方式是同样，因此能够参照第1实施方式。
半导体装置110能够起到与半导体装置100同样的效果。并且，半导体装置110由于在多个外部连接端子30间设置有比密封树脂部41的一部分即端子表面S31更为突出的部位，因此能够抑制多个外部连接端子30彼此短路。
另外，半导体装置110，在传感器元件10的检测对象为流体的情况下，由于凹部41a的开口面积随着从一面S1朝向半导体表面S11而变窄，从而流体容易被供给至传感器元件10。因此，半导体装置110与未设置有凹部41a的情况相比能够提高检测精度。
另外，本制造方法能够起到与半导体装置100的制造方法同样的效果。并且，本制造方法通过使用与凹部41a的形状对应的粘接膜220而进行密封工序，从而能够容易地形成凹部41a。
另外，在本实施方式中，采用了利用粘接膜220的形状来形成凹部41a的例子。但是，本发明不限定于此，也可以通过激光等将密封树脂部41去除从而形成凹部41a。
(第3实施方式)
使用图7、图8，对第3实施方式的半导体装置120及半导体装置120的制造方法进行说明。这里，以与第1实施方式不同的点为中心进行说明。在半导体装置120中，对与半导体装置100同样之处赋予相同的符号。关于与半导体装置100相同的符号的构成要素，能够参照并应用上述实施方式。
半导体装置120中，传感器元件10与控制元件20、以及控制元件20与外部连接端子30的电连接构造与半导体装置100不同。如图7所示，控制元件20对于传感器元件10及外部连接端子30层叠配置。控制元件20在与一面S1正交的方向上与传感器元件10的一部分对置，并且与外部连接端子30对置。
控制元件20与传感器元件10经由第1凸块53电连接。另外，控制元件20经由第2凸块54而与外部连接端子30电连接。控制元件20以经由第1凸块53和第2凸块54而与传感器元件10和外部连接端子30层叠的状态被安装。并且，控制元件20以这样安装的状态被密封树脂部40覆盖。
另外，第1凸块53及第2凸块54相当于连接部件。另外，第1凸块53及第2凸块54例如以金、银等导电性部件为主成分。第1凸块53及第2凸块54的构成材料可以根据粘接膜210的耐热温度而选定。
并且，半导体装置120中，半导体表面S11和端子表面S31在一面S1侧露出。即，半导体装置120中，元件表面S21在一面S1侧不露出。控制元件20不从密封树脂部40露出，而是被密封树脂部40密封。
这里，使用图8，对半导体装置120的制造方法进行说明。
粘贴工序如图8的上数第1段所示那样，与第1实施方式是同样的。在配置工序中，如图8的上数第2段所示那样，将传感器元件10和外部连接端子30搭载于粘接膜210上。此时，控制元件20不搭载在粘接膜210上。
然后，在倒装片键合工序中，在传感器元件10和外部连接端子30上，经由第1凸块53及第2凸块54而安装控制元件20。由此，控制元件20与传感器元件10通过第1凸块53而电连接，并且，控制元件20与外部连接端子30通过第2凸块54而电连接。
另外，在本实施方式中，将配置工序和倒装片键合工序设为不同工序而说明。但是，配置工序和倒装片键合工序相当于安装工序。
然后，在本制造方法中，与第1实施方式同样地，进行密封工序、剥离工序、切割工序。
半导体装置120能够起到与半导体装置100同样的效果。并且，半导体装置120由于使控制元件20层叠于传感器元件10及外部连接端子30，因此与半导体装置100相比能够使一面S1方向的体积小型化。另外，半导体装置120中，控制元件20不露出而是被密封树脂部40覆盖，因此与半导体装置100相比，能够提高控制元件20的保护性能。即，半导体装置120与半导体装置100相比，更容易保护控制元件20以免受到冲击、温度、湿度、光的影响。另外，本制造方法能够起到与第1实施方式同样的效果。
另外，第3实施方式也能够与第2实施方式组合而实施。即，半导体装置120也可以在与半导体表面S11及端子表面S31对置的部位设置有凹部41a。由此，半导体装置120能够起到与半导体装置110同样的效果。
(第4实施方式)
使用图9，对第4实施方式的半导体装置130进行说明。这里，以与第1实施方式不同的点为中心进行说明。在半导体装置130中，对与半导体装置100同样之处赋予相同的符号。关于与半导体装置100相同的符号的构成要素，能够参照并应用上述实施方式。
半导体装置130，密封树脂部42的形状与半导体装置100不同。如图9所示，密封树脂部42成为以下形状，即：传感器元件10的除了半导体表面S11以外、其他部位也露出。即，密封树脂部42具有一面S1和与相反面S2相连的侧面。并且，传感器元件10设置为，包含感测部11的一部分从密封树脂部42的侧面突出。
另外，能够与第1实施方式的制造方法同样地，将传感器元件10的除了半导体表面S11以外的其他部位覆盖而形成密封树脂部42，然后用激光等将传感器元件10上的密封树脂部42去除，从而制造半导体装置130。
半导体装置130能够起到与半导体装置100同样的效果。并且，半导体装置130由于传感器元件10的包含感测部11的部位从密封树脂部42的侧面突出，因此能够抑制伴随着传感器元件10与密封树脂部42的线膨胀率差的应力被施加于感测部11。因此，半导体装置130与半导体装置100相比能够提高检测精度。
另外，第4实施方式也能够与第2～第3实施方式组合而实施。由此，半导体装置130能够起到与半导体装置110～120同样的效果。
(第5实施方式)
使用图10，对第5实施方式的半导体装置140进行说明。这里，以与第1实施方式不同的点为中心进行说明。在半导体装置140中，对与半导体装置100同样之处赋予相同的符号。关于与半导体装置100相同的符号的构成要素，能够参照并应用上述实施方式。
半导体装置140中，密封树脂部43的形状与半导体装置100不同。如图10所示，密封树脂部43成为控制元件20不露出的形状。
半导体装置140中，传感器元件10和控制元件20和外部连接端子30在与一面S1平行的方向上排列配置。即，传感器元件10和控制元件20和外部连接端子30以各表面S11、S21、S31共面的方式配置。
密封树脂部43设置于控制元件20的一面S1侧与相反面S2侧。即，密封树脂部43在与控制元件20的元件表面S21对置的部位包括比半导体表面S11、端子表面S31更为突出的部位。并且，密封树脂部43使控制元件20不露出到外部地将控制元件20覆盖。另外，密封树脂部43可以与密封树脂部40同样地，包含在外部连接端子30间突出的部位。并且，如图10的虚线圆所示，可以将树脂或树脂片覆盖以避免应力集中于传感器元件10的端部等。这样，可以是，为了避免由传感器元件10与密封树脂部43的界面剥离的进展引起的对线材连接的断线影响，使向传感器元件10及控制元件20与密封树脂部43界面的剪切方向的应力减轻。
另外，能够通过仅在与半导体表面S11对置的位置以及与端子表面S31对置的位置配置粘接膜210并进行密封工序，从而制造半导体装置140。
半导体装置140能够起到与半导体装置100、120同样的效果。并且，半导体装置140即使是表面安装型的控制元件20也能够采用。另外，半导体装置140由于在与控制元件20对置的部位设置有密封树脂部43的突部，因此能够抑制伴随着传感器元件10及控制元件20与密封树脂部43的线膨胀率差而变形。
另外，第5实施方式也能够与第2～第4实施方式组合而实施。由此，半导体装置140能够起到与半导体装置110～130同样的效果。例如，在将第5实施方式与第2实施方式组合的情况下，半导体装置140在半导体表面S11的周围及多个外部连接端子30间设置密封树脂部43中的比半导体表面S11及端子表面S31更为突出的部位。
(第6实施方式)
使用图11、图12，对第6实施方式的半导体装置150进行说明。这里，以与第1实施方式不同的点为中心进行说明。在半导体装置150中，对与半导体装置100同样之处赋予相同的符号。关于与半导体装置100相同的符号的构成要素，能够参照并应用上述实施方式。
半导体装置150中，密封树脂部44的形状与半导体装置100不同。如图11所示，密封树脂部44成为使外部连接端子30从侧面突出的形状。密封树脂部44具有一面S1和与相反面S2相连的侧面。并且，外部连接端子30的一部分从密封树脂部44的侧面突出而设置。
另外，半导体装置150，与第1实施方式的制造方法同样地，将外部连接端子30的除了端子表面S31以外的其他部位覆盖而形成密封树脂部44，然后用激光等将外部连接端子30上的密封树脂部44去除。进而，如图12所示那样，在切割工序中，将外部连接端子30切断而制造。
半导体装置150，也可以在切割工序后将外部连接端子30上的密封树脂部44去除。这样，通过在切割工序中将密封树脂部44和外部连接端子30同时切断，从而能够抑制密封树脂部44与外部连接端子30间的破损、外部连接端子30的变形。
半导体装置150能够起到与半导体装置100同样的效果。并且，半导体装置150由于外部连接端子30从密封树脂部44的侧面突出，因此容易与各种连接方式的外部元件连接。另外，本制造方法能够起到与第1实施方式同样的效果。
另外，第6实施方式也能够与第3～第5实施方式分别组合而实施。由此，半导体装置150能够起到与半导体装置110～140同样的效果。
(第7实施方式)
使用图13，对第7实施方式的半导体装置160进行说明。这里，以与第1实施方式不同的点为中心进行说明。在半导体装置160中，对与半导体装置100同样之处赋予相同的符号。关于与半导体装置100相同的符号的构成要素，能够参照并应用上述实施方式。
半导体装置160不具备控制元件20。半导体装置160中，传感器元件10与外部连接端子31通过线材55直接连接。半导体装置160与半导体装置100同样地，半导体表面S11和端子表面S31在一面S1侧露出。另外，在本实施方式中，采用弯曲的形状的外部连接端子31。外部连接端子31的端子表面S31在一面S1侧露出，并且外部连接端子31从密封树脂部44的侧面突出。这样构成的半导体装置160能够起到与半导体装置100同样的效果。
另外，第7实施方式也能够与第1、2、4、6实施方式分别组合而实施。即，在这些实施方式中，即使不包含控制元件20也能够起到在上述各实施方式中的效果。另外，外部连接端子31也能够应用于第1～第6实施方式及以下说明的实施方式。
(第8实施方式)
使用图14、图15，对第8实施方式的半导体装置170进行说明。这里，以与第1实施方式不同的点为中心进行说明。在半导体装置170中，对与半导体装置100同样之处赋予相同的符号。关于与半导体装置100相同的符号的构成要素，能够参照并应用上述实施方式。
半导体装置170在传感器元件10与密封树脂部45之间设置有比密封树脂部45弹性模量低的硅凝胶、橡胶等部件60。即，密封树脂部45以将应力缓和部件60覆盖的方式设置。并且，半导体装置170如图14所示那样，跨不同的外部连接端子31间地设置有电容器70。电容器70的各端子经由例如导电性膏等而与不同的外部连接端子31电连接。作为导电性膏，能够采用银膏等。但是，半导体装置170也可以不设置电容器70。
另外，在本实施方式中，采用具备膜片构造的感测部11的传感器元件10。特别地，在本实施方式中，采用在感测部11上设置有凝胶部件60的例子。
这里，关于半导体装置170的制造方法进行说明。半导体装置170能够起到与半导体装置100同样的效果。并且，在本制造方法中，直到安装工序为止与第1实施方式同样地进行。然后，在本制造方法中，在外部连接端子31上隔着导电性膏而配置电容器70。然后，使导电性膏硬化，从而向外部连接端子31安装电容器70。即，将外部连接端子31与电容器70电连接及机械连接。另外，安装电容器70的工序也能够视为上述安装工序的一部分。
然后，在本制造方法中，对传感器元件10涂布应力缓和部件60，并使该应力缓和部件60硬化。并且，在本制造方法中，在使应力缓和部件60硬化后，进行上述密封工序以后的工序。由此，能够制造半导体装置170。
半导体装置170能够起到与半导体装置100同样的效果。并且，半导体装置170能够抑制由传感器元件10与密封树脂部45的线膨胀率差引起的应力被施加于传感器元件10、尤其是感测部11，能够保护传感器元件10。因此，与不设置应力缓和部件60的情况相比，半导体装置170能够减轻传感器特性变动的影响。另外，本制造方法能够起到与第1实施方式同样的效果。
另外，第8实施方式也能够与第2～第7实施方式分别组合而实施。由此，半导体装置170能够起到与半导体装置110～160同样的效果。另外，电容器70也能够在其他实施方式中采用。
(第9实施方式)
使用图16对第9实施方式进行说明。这里，采用半导体装置150被组装到保护套中而得的结构。保护套包括传感器壳510和连接器壳520。保护套是用于进行与供传感器元件10的检测对象即流体流动的配管400的连接、以及外部连接端子30与外部元件的连接的部件。传感器元件10作为一例而采用检测流体的温度的传感器。
传感器壳510是连接即安装于配管400的安装口410的部位。传感器壳510中，一方的开口端部被安装于安装口410，在另一方的开口端部安装有连接器壳520。连接器壳520安装有半导体装置150，包括与外部连接端子30电连接的连接器端子和保持连接器端子的保持部。另外，传感器壳510与连接器壳520经由O形环等密接部件而组装。半导体装置150通过压入等而被安装于连接器壳520。
半导体装置150的传感器元件10越靠近作为检测对象的流体则温度响应性越好。另外，半导体装置150由于不将传感器元件10搭载于引线框，因此传感器元件10的位置不依赖于引线框。因此，半导体装置150能够任意地决定传感器元件10的位置。因此，半导体装置150能够容易地调整传感器元件10相对于作为检测对象的流体的位置。这里的位置是图16的两箭头方向的位置。
另外，在本实施方式中，作为一例而采用半导体装置150。但是，本发明不限定于此，其他半导体装置100～140、160～170也能够采用。
(第10实施方式)
使用图17、图18、图19对第10实施方式的半导体装置180进行说明。这里以与第8实施方式等不同的点为中心进行说明。在半导体装置180中，对与半导体装置170同样之处赋予相同的符号。关于与半导体装置170相同符号的构成要素，能够参照并应用第8实施方式。另外，在图17中，将传感器元件10简化地进行图示。另外，在本实施方式中，在不特别声明的情况下，能够应用上述实施方式。
半导体装置180主要是密封树脂部46的结构不同于半导体装置170。另外，半导体装置180未设有电容器70，但也可以设有电容器70。
半导体装置180具备作为引线框的一部分的外部连接端子31、安装部32、以及键合用保持部件33。安装部32安装有控制元件20，并被密封树脂部46密封。控制元件20经由粘接剂而与安装部32机械连接。
键合用保持部件33相当于保持部件，与半导体表面S11中的不从密封树脂部46露出的部位连接，并被密封树脂部46密封。传感器元件10经由粘接剂80而与键合用保持部件33机械连接。键合用保持部件33是为了在将第1线材51键合于传感器元件10时保持传感器元件10而设置的。但是，本发明也可以不具备键合用保持部件33。即，本发明也可以不具备安装传感器元件10的引线框。
第1线材51电连接于半导体背面S12中的键合用保持部件33的投影区域。换言之，第1线材51电连接于半导体背面S12中的与键合用保持部件33重叠的区域。
密封树脂部46以使传感器元件10的一部分在一面S1侧露出的状态将传感器元件10和控制元件20和第1线材51一体地保持。并且，密封树脂部46将应力缓和部件60、安装部32、键合用保持部件33、外部连接端子31的一部分、粘接剂80一体地密封。即，密封树脂部46以使传感器元件10的一部分在一面S1侧露出的状态将传感器元件10、控制元件20、第1线材51、应力缓和部件60、安装部32、键合用保持部件33、外部连接端子31的一部分、粘接剂80一体地密封。
特别是，密封树脂部46设置为，使得从在半导体表面S11侧设置的部位向传感器元件10施加的应力与从在半导体背面S12侧设置的部位向传感器元件10施加的应力相等。即，半导体装置180以取得从半导体表面S11侧向传感器元件10施加的应力与从半导体背面S12侧向传感器元件10施加的应力之间的平衡的方式设有密封树脂部46。
因此，密封树脂部46例如设置为，使得半导体表面S11与一面S1之间的间隔B以及半导体背面S12与相反面S2之间的间隔A相等。间隔B可以说是从半导体表面S11到一面S1的长度。另一方面，间隔A可以说是从半导体背面S12到相反面S2的长度。这里的长度是沿着与半导体表面S11等正交的虚拟直线的长度。因此，可以说，半导体装置180中，从半导体表面S11到一面S1的厚度与从半导体背面S12到相反面S2的厚度相等。
半导体装置180与半导体装置170同样地设有凝胶部件60。即，半导体装置180在传感器元件10与密封树脂部46之间具备与密封树脂部46相比线膨胀率或弹性模量小的应力缓和部件60。因此，半导体装置180能够起到与半导体装置170同样的效果。
并且，应力缓和部件60优选在半导体背面S12上和与半导体背面S12相连的侧面上连续地设置。详细而言，应力缓和部件60优选在半导体背面S12上、和传感器元件10中的前端的侧面及其他侧面上也连续地设置。在本实施方式中，采用了在传感器元件10的从密封树脂部46露出的部位的投影区域、以及与该区域相连的侧面设有应力缓和部件60的例子。这里的投影区域是半导体背面S12中的一部分。由此，半导体装置180能够使应力缓和部件60的效果进一步提高。另外，这一点也能够应用于第8实施方式。
这里，使用图19对半导体装置180的制造方法进行说明。
首先，与第1实施方式同样地，进行粘贴工序。但是，在本实施方式中，代替支承体200而采用作为引线框的一部分的支承体34。因此，在本制造方法中，向支承体34粘贴粘接膜210。在粘贴工序中，在支承体34上粘贴粘接膜210，不向键合用保持部件33粘贴粘接膜210。
然后，在安装工序中，在设置有粘接膜210的支承体34上，以半导体表面S11的一部分与粘接膜210相接的方式配置传感器元件10。另外，在安装工序中，经由粘接剂80将传感器元件10与键合用保持部件33机械连接。进而，在安装工序中，将传感器元件10与电子部件(这里是控制元件20)经由第1线材51电连接。
另外，控制元件20在经由第1线材51连接之前，被安装于安装部32。同样地，传感器元件10在经由第1线材51连接之前，机械连接于键合用保持部件33。这样，在本制造方法中，传感器元件10机械连接于键合用保持部件33，因此能够抑制在连接第1线材51时传感器元件10偏移。详细而言，在本制造方法中，能够抑制由于将第1线材51连接时的按压力而使传感器元件10从粘接膜210浮起。因此，在本制造方法中，能够抑制在后面说明的密封工序时树脂进入到粘接膜210与传感器元件10之间。
然后，与第8实施方式同样地，进行涂布工序、密封工序、剥离工序。但是，在本密封工序中，以成为上述那样的半导体装置180的方式设置密封树脂部46。即，在密封工序中，设置为，使得从密封树脂部46中的在半导体表面S11侧设置的部位向传感器元件10施加的应力与从密封树脂部46中的在半导体背面S12侧设置的部位向传感器元件10施加的应力相等。这样，能够制造上述那样的半导体装置180。
特别是，在本密封工序中，以使半导体表面S11与一面S1之间的间隔B以及半导体背面S12与相反面S2之间的间隔A相等的方式设置密封树脂部46。例如，能够在用于进行密封工序的模具中设置阶差等，来设定半导体表面S11与一面S1之间的间隔、以及半导体背面S12与相反面S2之间的间隔。由此，能够制造半导体表面S11与一面S1之间的间隔B以及半导体背面S12与相反面S2之间的间隔A相等的半导体装置180。
这样，半导体装置180，由于将传感器元件10和控制元件20和第1线材51用密封树脂部46一体地保持，因此能够减少部件件数，并且能够使体积小型化。例如，半导体装置180不同于专利文献1，不需要安装传感器元件10的引线框。并且，半导体装置180以使得从半导体表面S11侧向传感器元件10施加的应力与从半导体背面S12侧向传感器元件10施加的应力相等的方式设置有密封树脂部46。即，密封树脂部46设置为，使得从在半导体表面S11侧设置的部位向传感器元件10施加的应力与从在半导体背面S12侧设置的部位向传感器元件10施加的应力相等。这样，这里的应力是从密封树脂部46对传感器元件10施加的应力。
因此，相比于来自半导体表面S11侧的应力与来自半导体背面S12侧的应力不同的情况，半导体装置180能够抑制传感器元件10的变形。例如，半导体装置180能够抑制向应力小的传感器元件10的方向的翘曲。因此，相比于来自半导体表面S11侧的应力与来自半导体背面S12侧的应力不同的情况，半导体装置180能够降低向传感器元件10的应力。
另外，半导体装置180优选设置为，使得半导体表面S11与一面S1之间的间隔B以及半导体背面S12与相反面S2之间的间隔A相等。这样，半导体装置180容易使从在半导体表面S11侧设置的部位向传感器元件10施加的应力与从在半导体背面S12侧设置的部位向传感器元件10施加的应力相等。
另外，本实施方式中，作为一例，采用仅半导体表面S11的一部分从密封树脂部46露出的半导体装置180。但是，半导体装置180不限定于此，也可以与第8实施方式同样地、除了半导体表面S11的一部分以外，作为电子部件的控制元件20及外部连接端子31的部件表面也在密封树脂部46的一面S1侧露出。即，半导体装置180也可以不设置安装部32等，而将传感器元件10、控制元件20、外部连接端子31和第1线材51用密封树脂部40保持。该情况下，半导体装置180不需要专利文献1那样的供半导体元件(传感器芯片)搭载的引线框、以及将引线框与半导体元件机械连接的粘接剂等，能够减少部件件数。另外，与使用引线框的情况相比，半导体装置180能够使体积小型化。
进而，本实施方式也可以如以下说明的变形例1～3那样为了降低在密封树脂部46、凝胶部件60、传感器元件10之间产生的应力而对凝胶部件61～63做出改进。另外，在图20～图23中，为了易于理解凝胶部件61～63的形状，图示了设置密封树脂部前的状态。
(变形例1)
半导体装置181如图20、图21所示，设置有应力缓和部件61。应力缓和部件61较多地设置于传感器元件10的外廓的周边。即，应力缓和部件61与凝胶部件60相比，传感器元件10的外廓的周边的供给量变多。因此，应力缓和部件61设置为以下形状，即：在从半导体背面S12侧观察的平面视中、与传感器元件10的外廓对应的部位比周边更为突出的形状、即凸凹状。
(变形例2)
半导体装置182如图22所示那样设置有应力缓和部件62。应力缓和部件62较多地设置于传感器元件10的角部的周边。即，应力缓和部件62与应力缓和部件60相比，传感器元件10的角部周边的供给量变多。因此，应力缓和部件62设置为以下形状，即：在从半导体背面S12侧观察的平面视中、与传感器元件10的角部对应的部位比周边更为突出的形状。
(变形例3)
半导体装置183如图23所示那样设置有应力缓和部件63。应力缓和部件63较多地设置于传感器元件10的与粘接膜210的边界周边。换言之，应力缓和部件63较多地设置于从密封树脂部露出的部位的投影区域的边界周边。应力缓和部件63与应力缓和部件60相比，传感器元件10的与粘接膜210的边界周边的供给量变多。因此，应力缓和部件63设置为以下形状，即：在从半导体背面S12侧观察的平面视中、传感器元件10的与粘接膜210的边界周边所对应的部位比周边更为突出的形状。
另外，从密封树脂部露出的部位是半导体表面S11的一部分。因此，投影区域是半导体背面S12的一部分。
本发明依据实施方式进行了记述，但本发明应理解为并不限定于该实施方式及构造。本发明也包含各种各样的变形例、等同范围内的变形。此外，各种各样的组合及方式、进而它们中包括仅一个要素、其以上或其以下的其他组合及方式也进入到本发明的范畴和思想范围中。

Claims (17)

1.一种半导体装置，其特征在于，
具备：
半导体元件(10)；
电子部件(20，30)，与上述半导体元件电连接；
连接部件(51～55)，将上述半导体元件与上述电子部件电连接；以及
密封树脂部(40～45)，具有第1面(S1)及作为上述第1面的相反面的第2面(S2)，以使上述半导体元件的表面即半导体表面(S11)和上述电子部件的表面即部件表面(S21、S31)在上述第1面侧露出的状态，将上述半导体元件和上述电子部件和上述连接部件一体地保持。
2.如权利要求1所述的半导体装置，其特征在于，
上述密封树脂部(41)设置有从上述第1面到达到上述半导体表面及上述部件表面的位置为止凹陷的凹部(41a)。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述电子部件包括与上述半导体元件电连接的电路元件(20)、以及用于将上述电路元件与在上述密封树脂部的外部设置的外部元件电连接的外部连接端子(30)，作为上述部件表面，至少上述外部连接端子的表面即端子表面(S31)从上述密封树脂部露出。
4.如权利要求3所述的半导体装置，其特征在于，
上述电路元件以隔着上述连接部件(53，54)而层叠于上述半导体元件和上述外部连接端子的状态被安装，并被上述密封树脂部覆盖，
上述半导体元件的上述半导体表面与上述外部连接端子的上述端子表面在上述第1面侧露出。
5.如权利要求3或4所述的半导体装置，其特征在于，
上述密封树脂部具有上述第1面和与上述第2面相连的侧面，
上述半导体元件是输出与物理量对应的电信号的传感器元件，具有检测物理量的感测部，上述半导体元件的包含上述感测部的一部分从上述侧面突出而设置。
6.如权利要求3所述的半导体装置，其特征在于，
上述半导体元件和上述电路元件和上述外部连接端子在与上述第1面平行的方向上排列配置，
上述密封树脂部设置于上述电路元件的上述第1面侧和上述第2面侧，不使上述电路元件在外部露出地将上述电路元件覆盖。
7.如权利要求3至6中任一项所述的半导体装置，其特征在于，
上述密封树脂部具有上述第1面和与上述第2面相连的侧面，
上述外部连接端子的一部分从上述侧面突出而设置。
8.如权利要求1至7中任一项所述的半导体装置，其特征在于，
在上述半导体元件与上述密封树脂部之间，设置有与上述密封树脂部相比线膨胀率或弹性模量小的应力缓和部件(60)。
9.一种半导体装置，其特征在于，
具备：
半导体元件(10)；
电子部件(20、31)，与上述半导体元件电连接；
连接部件(51)，将上述半导体元件与上述电子部件电连接；
密封树脂部(46)，具有第1面(S1)和作为上述第1面的相反面的第2面(S2)，上述第1面(S1)是与上述半导体元件的表面即半导体表面(S11)对置的面，上述第2面(S2)是与上述半导体表面的相反面即半导体背面(S12)对置的面，该密封树脂部(46)以使上述半导体表面的一部分在上述第1面侧露出的状态将上述半导体元件和上述电子部件和上述连接部件一体地保持；以及
应力缓和部件(60)，设置于上述半导体元件与上述密封树脂部之间，与上述密封树脂部相比线膨胀率或弹性模量小，
上述密封树脂部，以从在上述半导体表面侧设置的部位向上述半导体元件施加的应力与从在上述半导体背面侧设置的部位向上述半导体元件施加的应力相等的方式，被设定了上述半导体表面与上述第1面之间的间隔及上述半导体背面与上述第2面之间的间隔。
10.如权利要求9所述的半导体装置，其特征在于，
上述密封树脂部中，上述半导体表面与上述第1面之间的间隔、以及上述半导体背面与上述第2面之间的间隔相等。
11.如权利要求9或10所述的半导体装置，其特征在于，
上述应力缓和部件在上述半导体背面上及与上述半导体背面相连的侧面上连续地设置。
12.如权利要求9至11中任一项所述的半导体装置，其特征在于，
具备保持部件(33)，该保持部件(33)与上述半导体表面中的不从上述密封树脂部露出的部位连接并被上述密封树脂部覆盖，
作为上述连接部件的线材被电连接于上述半导体背面中的上述保持部件的投影区域。
13.一种半导体装置的制造方法，
该半导体装置具备：
半导体元件(10)；
电子部件(20，30)，与上述半导体元件电连接；
连接部件(51～55)，将上述半导体元件与上述电子部件电连接；以及
密封树脂部(40～45)，具有第1面(S1)及作为上述第1面的相反面的第2面(S2)，以使上述半导体元件的表面即半导体表面(S11)和上述电子部件的表面即部件表面(S21、S31)在上述第1面侧露出的状态，将上述半导体元件和上述电子部件和上述连接部件一体地保持；
该半导体装置的制造方法的特征在于，具备以下工序：
安装工序，在设置有粘接膜(210)的支承体(200)上，以使上述半导体表面及上述部件表面与上述粘接膜相接的方式配置上述半导体元件和上述电子部件，并且经由上述连接部件将上述半导体元件与上述电子部件电连接；
密封工序，在上述安装工序后，利用上述密封树脂部，将上述半导体元件和上述电子部件和上述连接部件一体地密封而制造密封构造体；以及
剥离工序，在上述密封工序后，从上述密封构造体将上述粘接膜剥离，使上述密封构造体与上述支承体分离。
14.如权利要求13所述的半导体装置的制造方法，其特征在于，
在上述安装工序中，仅在上述支承体上的与上述半导体表面和上述部件表面对置的部位设置上述粘接膜。
15.如权利要求13或14所述的半导体装置的制造方法，其特征在于，
具备：
涂布工序，在上述密封工序之前，对上述半导体元件的表面涂布与上述密封树脂部相比线膨胀率或弹性模量小的应力缓和部件(60)，
在上述密封工序中，利用上述密封树脂部，除了上述半导体元件和上述电子部件和上述连接部件以外还将上述应力缓和部件一体地密封来制造上述密封构造体。
16.一种半导体装置的制造方法，
该半导体装置具备：
半导体元件(10)；
电子部件(20、31)，与上述半导体元件电连接；
连接部件(51)，将上述半导体元件与上述电子部件电连接；
密封树脂部(46)，具有第1面(S1)和作为上述第1面的相反面的第2面(S2)，上述第1面(S1)是与上述半导体元件的表面即半导体表面(S11)对置的面，上述第2面(S2)是与上述半导体表面的相反面即半导体背面(S12)对置的面，该密封树脂部(46)以使上述半导体表面的一部分在上述第1面侧露出的状态将上述半导体元件和上述电子部件和上述连接部件一体地保持；以及
应力缓和部件(60)，设置于上述半导体元件与上述密封树脂部之间，与上述密封树脂部相比线膨胀率或弹性模量小，
该半导体装置的制造方法的特征在于，具备以下工序：
安装工序，在设置有粘接膜(210)的支承体(34)上，以使上述半导体表面的一部分与上述粘接膜相接的方式配置上述半导体元件，并且经由上述连接部件将上述半导体元件与上述电子部件电连接；
涂布工序，在上述安装工序后，在上述半导体元件中的不与上述粘接膜相接的部位涂布应力缓和部件(60)，该应力缓和部件(60)与上述密封树脂部相比线膨胀率或弹性模量小；
密封工序，在上述涂布工序后，利用上述密封树脂部，除了上述半导体元件和上述电子部件和上述连接部件以外还将上述应力缓和部件一体地密封而制造密封构造体；以及
剥离工序，在上述密封工序后，从上述密封构造体将上述粘接膜剥离，使上述密封构造体与上述支承体分离，
在上述密封工序中，制造如下这样的上述密封构造体，即：当设置上述密封树脂部时，以使从上述密封树脂部中的在上述半导体表面侧设置的部位向上述半导体元件施加的应力与从上述密封树脂部中的在上述半导体背面侧设置的部位向上述半导体元件施加的应力相等的方式，设定了上述半导体表面与上述第1面之间的间隔及上述半导体背面与上述第2面之间的间隔。
17.如权利要求16所述的半导体装置的制造方法，其特征在于，
在上述密封工序中，当设置上述密封树脂部时，以使上述半导体表面与上述第1面之间的间隔及上述半导体背面与上述第2面之间的间隔相等的方式制造上述密封构造体。
CN201880048844.XA 2017-07-24 2018-07-04 半导体装置及半导体装置的制造方法 Active CN110945645B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017142852 2017-07-24
JP2017-142852 2017-07-24
JP2018113061A JP6780675B2 (ja) 2017-07-24 2018-06-13 半導体装置及び半導体装置の製造方法
JP2018-113061 2018-06-13
PCT/JP2018/025293 WO2019021766A1 (ja) 2017-07-24 2018-07-04 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110945645A true CN110945645A (zh) 2020-03-31
CN110945645B CN110945645B (zh) 2023-11-07

Family

ID=65368615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048844.XA Active CN110945645B (zh) 2017-07-24 2018-07-04 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US11355357B2 (zh)
JP (1) JP6780675B2 (zh)
CN (1) CN110945645B (zh)
DE (1) DE112018003765B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021071305A (ja) * 2019-10-29 2021-05-06 ミネベアミツミ株式会社 力覚センサ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105061A1 (en) * 2001-02-08 2002-08-08 Shunichi Abe Semiconductor device and manufacturing method thereof
JP2014187135A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体装置
JP2015108517A (ja) * 2013-12-03 2015-06-11 株式会社デンソー モールドパッケージの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012773A (ja) * 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP4760876B2 (ja) * 2008-08-22 2011-08-31 株式会社デンソー 電子装置およびその製造方法
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
EP2154713B1 (en) 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
JP5208099B2 (ja) * 2009-12-11 2013-06-12 日立オートモティブシステムズ株式会社 流量センサとその製造方法、及び流量センサモジュール
JP5552404B2 (ja) 2010-09-14 2014-07-16 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP5548077B2 (ja) 2010-09-15 2014-07-16 日東電工株式会社 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP2014017367A (ja) * 2012-07-09 2014-01-30 Renesas Electronics Corp 半導体装置
JP2014197670A (ja) * 2013-03-07 2014-10-16 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート
JP6392882B2 (ja) * 2014-09-22 2018-09-19 旭化成エレクトロニクス株式会社 ホールセンサ及びレンズモジュール
JP6537866B2 (ja) * 2015-03-30 2019-07-03 株式会社フジクラ 半導体パッケージおよび圧力センサパッケージ
JP2017016223A (ja) * 2015-06-29 2017-01-19 キヤノンマーケティングジャパン株式会社 情報処理装置、情報処理装置の制御方法、およびプログラム
US10535611B2 (en) 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
JP6283131B1 (ja) * 2017-01-31 2018-02-21 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105061A1 (en) * 2001-02-08 2002-08-08 Shunichi Abe Semiconductor device and manufacturing method thereof
JP2014187135A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体装置
JP2015108517A (ja) * 2013-12-03 2015-06-11 株式会社デンソー モールドパッケージの製造方法

Also Published As

Publication number Publication date
CN110945645B (zh) 2023-11-07
US20200152482A1 (en) 2020-05-14
JP2019024084A (ja) 2019-02-14
DE112018003765B4 (de) 2023-03-23
JP6780675B2 (ja) 2020-11-04
US11355357B2 (en) 2022-06-07
DE112018003765T5 (de) 2020-04-09

Similar Documents

Publication Publication Date Title
US5948991A (en) Semiconductor physical quantity sensor device having semiconductor sensor chip integrated with semiconductor circuit chip
EP3032227B1 (en) Flow sensor package
US10720534B2 (en) Pressure sensor and pressure sensor module
US20090230487A1 (en) Semiconductor device, semiconductor device manufacturing method and lid frame
US20050189635A1 (en) Packaged acoustic and electromagnetic transducer chips
US7572659B2 (en) Semiconductor dynamic sensor and method of manufacturing the same
US7829833B2 (en) Arranging and/or supporting an image pickup device in an image pickup apparatus
US20060273249A1 (en) Image sensor chip package and method of manufacturing the same
JPH0875580A (ja) 半導体圧力センサ
JP2007305736A (ja) 光モジュールの製造方法
CN110945645B (zh) 半导体装置及半导体装置的制造方法
WO2022111133A1 (zh) 气压传感组件及其封装方法
JPH04234152A (ja) 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法
JP4127396B2 (ja) センサ装置
KR20190137699A (ko) 압력 감지 애플리케이션들에 대한 오버몰딩된 리드 프레임 조립체
JP6317956B2 (ja) 圧力センサ、及び圧力センサの製造方法
JP6370379B2 (ja) 半導体装置、該半導体装置の製造方法及び該半導体装置を用いたセンサ
WO2019021766A1 (ja) 半導体装置及び半導体装置の製造方法
CN109300862B (zh) 指纹感测芯片封装结构
JP2002039887A (ja) 半導体力学量センサおよびその製造方法
JP6725852B2 (ja) 半導体センサ装置
JP2019201121A (ja) プリモールド基板とその製造方法および中空型半導体装置とその製造方法
JP6562142B2 (ja) 半導体センサ装置
JP4045988B2 (ja) 圧力センサ
JP2004170148A (ja) 絶対圧タイプ圧力センサモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant