JP2019201121A - プリモールド基板とその製造方法および中空型半導体装置とその製造方法 - Google Patents

プリモールド基板とその製造方法および中空型半導体装置とその製造方法 Download PDF

Info

Publication number
JP2019201121A
JP2019201121A JP2018095178A JP2018095178A JP2019201121A JP 2019201121 A JP2019201121 A JP 2019201121A JP 2018095178 A JP2018095178 A JP 2018095178A JP 2018095178 A JP2018095178 A JP 2018095178A JP 2019201121 A JP2019201121 A JP 2019201121A
Authority
JP
Japan
Prior art keywords
frame
hollow
resin
wall
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018095178A
Other languages
English (en)
Other versions
JP7063718B2 (ja
Inventor
紀幸 木村
Noriyuki Kimura
紀幸 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018095178A priority Critical patent/JP7063718B2/ja
Priority to CN201910406051.7A priority patent/CN110504222B/zh
Priority to US16/415,838 priority patent/US11011439B2/en
Publication of JP2019201121A publication Critical patent/JP2019201121A/ja
Application granted granted Critical
Publication of JP7063718B2 publication Critical patent/JP7063718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】中空封止体の中空部内へ水分が到達しにくい中空型半導体装置を提供する。【解決手段】樹脂封止体６の第一面には、素子搭載部とインナーリード２の上面と枠状配線７の上面が露出し、樹脂封止体６の裏面には、アウターリード３の裏面と第一の枠状壁８の裏面が露出するプリモールド基板１５上に第二の枠状壁９と封止板４で囲われた中空封止体１４を設け、その中空部１３内に半導体素子１を収納した。【選択図】図２

Description

本発明は、プリモールド基板および中空型半導体装置に関する。
半導体装置として一般的に使用される樹脂封止型半導体装置は、エポキシ樹脂によって半導体素子を封止する形態をとるので、半導体素子を樹脂封止する過程で、半導体素子と樹脂の熱膨張係数差による熱応力が半導体素子に作用する。外部応力に敏感な電圧リファレンス素子等のアナログ半導体ＩＣにおいては、これらの熱応力の影響で電気特性をばらつかせ、これが検出電圧の精度を低下させる一因になっている。よって、より高精度のアナログ半導体製品を得るには、素子へ働く熱応力をいかに小さくするかがポイントになっている。
樹脂に起因する素子への応力影響を低減させるために、例えば、半導体素子の表面に低弾性の応力緩和被膜を被覆する方法（例えば、特許文献1参照）や、半導体素子の回路設計、回路レイアウトを工夫して熱応力の影響をより低減させる方法が提案されている（例えば、特許文献２、特許文献３参照)。しかしながら、樹脂封止型半導体装置を用いる以上、上述の方策を講じても、樹脂から生じる半導体素子への応力影響を完全に排除することができない。そのため、よりバラつきの小さい超高精度のアナログ半導体製品を得るには、素子へ働く樹脂応力をフリーに近づけるアプローチが求められ、その有効的な手段として中空型の半導体装置が提案されている。
図１１に示すように、従来の中空型半導体装置は、プリント回路基板２０をベースフレームにして、プリント回路基板２０の一方の面にアウターリード３を配置し、他方の面に、半導体素子１を搭載する構成が採用され、半導体素子１の中空封止は、半導体素子１を取り囲むように形成された樹脂の枠体２１の端面と、封止板４を接合して行われる（例えば、特許文献４参照）。このような中空型半導体装置は、電圧リファレンス素子、イメージセンサ等の光学素子、圧力センサなどのセンシング素子に適用され、デジタルカメラ、計測器などのアプリケーションで幅広く用いられている。
特開平０９−２８９２６９号公報 特開平１１−１４５３４４号公報 特開２０１２−１９５４５４号公報 特開平１１−２８４１０１号公報
しかしながら、従来の中空型半導体装置は、中空部を形成する枠体が樹脂材で構成されるため、外気の水分が薄肉の樹脂枠を透過しやすく、中空構造を採らない従来の樹脂封止型半導体装置よりも半導体素子表面へ到達する水分量が多くなってしまう課題があった。半導体素子に到達した水分は、半導体素子の配線劣化（腐食）や、半導体素子上の電極パッドとボンディングワイヤ間の接合不良を誘発し、半導体装置の信頼性を低下させる一因になっていた。
本発明は、上記課題に鑑みなされたもので、中空部に水分が到達しにくく、信頼性の高い中空型半導体装置および中空型半導体装置および中空型半導体装置に用いるプリモールド基板の提供を目的とする。
上記課題を解決するために本発明では以下の手段を用いた。
半導体素子を載置する素子搭載部と、
前記素子搭載部の周囲に設けられたインナーリードと、
前記素子搭載部および前記インナーリードの周囲に設けられた枠状配線と、
前記インナーリードの裏面に接して設けられたアウターリードと、
前記枠状配線の裏面に接して設けられた第一の枠状壁と、
前記インナーリードと前記枠状配線との間、および、前記アウターリードと前記第一の枠状壁との間に設けられた樹脂封止体と、を備え、
前記素子搭載部と前記インナーリードの上面と前記枠状配線の上面は前記樹脂封止体の第一面に露出し、
前記アウターリードの裏面と前記第一の枠状壁の裏面は前記第一面の反対側の面である第二面に露出することを特徴とするプリモールド基板とした。
また、ベース基板の第一主面に、インナーリードおよび前記インナーリードを囲う枠状配線を形成する工程と、
前記インナーリードの前記第一主面と反対側の面上にアウターリードを形成するとともに、前記枠状配線の前記第一主面と反対側の面上に前記アウターリードを囲う第一の枠状壁を形成する工程と、
前記第一主面と前記インナーリードと前記アウターリードと前記枠状配線と前記第一の枠状壁を樹脂にて封止する工程と、
前記樹脂が前記ベース基板と接する面とは反対側の面から研磨して前記アウターリードおよび前記第一の枠状壁の裏面を前記樹脂から露出する工程と、
前記ベース基板の第一主面と反対側の第二主面の外周部分以外を開口して、前記インナーリードおよび前記枠状配線と前記樹脂を露出する工程と、
を備えることを特徴とするプリモールド基板の製造方法を用いた。
また、半導体素子と、
前記半導体素子を載置する素子搭載部と、
前記素子搭載部の周囲に設けられ、前記半導体素子と電気的に接続されたインナーリードと、
前記素子搭載部および前記インナーリードの周囲に設けられた枠状配線と、
前記インナーリードの裏面に接して設けられたアウターリードと、
前記枠状配線の裏面に接して設けられた第一の枠状壁と、
前記インナーリードと前記枠状配線との間、および、前記アウターリードと前記第一の枠状壁との間に設けられた樹脂封止体と、
前記枠状配線の裏面とは反対側の面に接して設けられた第二の枠状壁と、
前記第二の枠状壁の前記枠状配線と接する面とは反対側の面に接して設けられた封止板と、を備え、
前記素子搭載部と前記インナーリードと前記枠状配線は前記樹脂封止体の第一面に露出し、前記アウターリードと前記第一の枠状壁は前記第一面の反対側の面である第二面に露出することを特徴とする中空型半導体装置とした。
また、ベース基板の第一主面に、インナーリードおよび前記インナーリードを囲う枠状配線を形成する工程と、
前記インナーリードの前記第一主面と反対側の面上にアウターリードを形成するとともに、前記枠状配線の前記第一主面と反対側の面上に前記アウターリードを囲う第一の枠状壁を形成する工程と、
前記第一主面と前記インナーリードと前記アウターリードと前記枠状配線と前記第一の枠状壁を樹脂にて封止する工程と、
前記樹脂が前記ベース基板と接する面とは反対側の面から研磨して前記アウターリードおよび前記第一の枠状壁の裏面を前記樹脂から露出する工程と、
前記ベース基板の第一主面と反対側の第二主面の外周部分以外を開口して、前記インナーリードおよび前記枠状配線と前記樹脂を露出する工程と、
前記露出した枠状配線の表面に第二の枠状壁を形成する工程と、
前記枠状配線の内側の素子搭載部に半導体素子を載置する工程と、
前記半導体素子と前記インナーリードを電気的に接続する工程と、
前記第二の枠状壁の上面に封止板を接合し、前記封止板と前記第二の枠状壁と前記樹脂で囲まれる中空部を有する中空封止体を形成する工程と、
前記中空封止体を個片化する工程と、
を備えることを特徴とする中空型半導体装置の製造方法とした。
上記手段を用いることで、中空部に水分が到達しにくく、半導体素子の配線劣化(腐食)や半導体素子上の電極パッドとボンディングワイヤ間の接合不良を誘発し難い信頼性の高い中空型半導体装置および中空型半導体装置に用いるプリモールド基板を得ることができる。
本発明の第一実施形態の中空型半導体装置の構造を示す図である。（１）は半導体素子搭載側から見た半導体装置の斜視図(封止板接合前)であり、（２）は半導体素子搭載側から見た半導体装置の斜視図(封止板接合後)、（３）は、アウターリード側から半導体装置の斜視図である。 本発明の第一実施形態の中空型半導体装置の構造を示す図である。(１)は半導体素子搭載側上面から半導体装置を透視した図であり、（２）は、（１）の切断線Ａ−Ａに沿った断面図である。 本発明の第二実施形態の中空型半導体装置の構造を示す図である。（１）は半導体素子搭載側から見た半導体装置の斜視図(封止板接合前)であり、（２）は半導体素子搭載側から見た半導体装置の斜視図(封止板接合後) 本発明の第二実施形態の中空型半導体装置の構造を示す図である。図３(２)の切断線Ｂ−Ｂに沿った断面図で、(１)は、リフロー処理前で、(２)はリフロー処理後である。 本発明の第三実施形態の中空型半導体装置の構造を示す図である。（１）は半導体素子搭載側から見た半導体装置の斜視図(第二の樹脂封止前)であり、（２）は半導体素子搭載側から見た半導体装置の斜視図(第二の樹脂封止後)、(３)は、切断線Ｃ−Ｃに沿った断面図である。 本発明の第一実施形態の中空型半導体装置の製造方法を示す工程フロー断面図である。 図６に続く、本発明の第一実施形態の中空型半導体装置の製造方法を示す工程フロー断面図である。 図７に続く、本発明の第一実施形態の中空型半導体装置の製造方法を示す工程フロー断面図である。 本発明の第二実施形態の中空型半導体装置の製造方法を示す工程フロー断面図である。 本発明の第三実施形態の中空型半導体装置の製造方法を示す工程フロー断面図である。 従来の中空型半導体装置を示す断面図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は本発明の第一実施形態の中空型半導体装置の構造を示す図であり、図１（１）は封止板を接合する前の半導体素子搭載側から見た中空型半導体装置の斜視図である。樹脂封止体６の表面には電圧リファレンス素子などの半導体素子１が載置され、半導体素子１の周囲に離間して複数のインナーリード２が配置されている。インナーリード２はその表面のみを樹脂封止体６から露出し、その側面は樹脂封止体６に埋め込まれている。そして、半導体装置１の表面に設けられた複数の電極パッドとインナーリード２が金属線５を介して電気的に接続されている。複数のインナーリード２の周囲には樹脂封止体６から露出する枠状配線７が設けられ、枠状配線７の上面には第二の枠状壁９が設けられている。図１（２）は封止板を接合した後の半導体素子搭載側から見た中空型半導体装置の斜視図である。第二の枠状壁９の上端の端面に封止板４が接合され、封止板４の裏面と第二の枠状壁９の内側面と樹脂封止体６の上面によって囲まれた中空部を形成している。図１（３）は、実装面側からの中空型半導体装置の斜視図である。樹脂封止体６から複数のアウターリード３と第一の枠状壁８が露出している。複数のアウターリード３と第一の枠状壁８はその裏面のみを樹脂封止体６から露出し、それらの側面は樹脂封止体６に埋め込まれている。そして、アウターリード３とインナーリード２は樹脂封止体６内で接合し、同様に、第一の枠状壁８は樹脂封止体６内で枠状配線７と接合している。平面視的に中空型半導体装置の外周部には樹脂封止体６が形成され、外周部の内側に第一の枠状壁８が環状に形成され、さらに、第一の枠状壁８の内側に複数のアウターリード３が形成されている。ここで、樹脂封止体６の裏面と第一の枠状壁８の裏面とアウターリード３の裏面は同一面を成している。なお、第一の枠状壁８およびアウターリード３の裏面には実装用のメッキ層（図示せず）が形成されている。中空型半導体装置を実装基板に実装する場合、樹脂封止体６から露出する複数のアウターリード３と第一の枠状壁８が実装面となり、この実装面で実装基板に接合されることになる。
図２は本発明の第一実施形態の中空型半導体装置の構造を示す図であり、図２（１）には平面図、図２（２）には断面図を示す。図２（１）は中空型半導体装置の封止板４側から見た平面図であって、中空型半導体装置の外周部には樹脂封止体６が形成され、外周部の内側に環状の枠状配線７、その内側に環状の第二の枠状壁９が形成され、第二の枠状壁９の上端に載るように封止板４が設けられている。本図におけるＡ−Ａ線に沿った断面図を図２（２）に示す。中空型半導体装置の下部にはプリモールド基板１５が形成される。プリモールド基板１５はインナーリード２、アウターリード３、枠状配線７、第一の枠状壁８を樹脂封止体６に埋め込み、それらを部分的に樹脂封止体６から露出した構成である。本実施形態のプリモールド基板１５は、その上面中央付近に半導体素子１が載置される素子搭載部１７が形成され、素子搭載部１７の周囲にこれと離間した位置にインナーリード２が設けられている。なお、素子搭載部１７は本図のように樹脂封止体６であっても良いし、金属体であっても良い。インナーリード２は上面のみを樹脂封止体６から露出し、その側面は樹脂封止体６に埋め込まれている。そして、インナーリード２の裏面にはアウターリード３の上面が接合している。アウターリード３の側面は樹脂封止体６に埋め込まれ、その裏面が樹脂封止体６から露出する構成となっている。そして、インナーリード２の裏面面積をアウターリード３の上面面積よりも大きくすることで、インナーリード２およびアウターリード３が樹脂封止体６から脱落することを防止している。
インナーリード２の周囲にはインナーリード２と離間して枠状配線７が形成されている。インナーリード２同様、枠状配線７の上面は樹脂封止体６から露出し、その側面は樹脂封止体６に埋め込まれている。そして、枠状配線７の裏面には第一の枠状壁８の上面が接合している。第一の枠状壁８の側面は樹脂封止体６に埋め込まれ、その裏面が樹脂封止体６から露出する構成となっている。枠状配線７の裏面面積を第一の枠状壁８の上面面積よりも大きくすることで、枠状配線７および第一の枠状壁８が樹脂封止体６から脱落することを防止している。枠状配線７と第一の枠状壁８は非透湿性の材料からなり、プリモールド基板１５の周囲に環状に切れ目無く形成されている。このように非透湿性の材料を用いることで枠状配線７や第一の枠状壁８の内側に位置する樹脂封止体６のプリモールド基板側面からの吸湿を抑制でき、内部への水分の到達を抑制できる。なお、本発明のプリモールド基板では枠状配線７と第一の枠状壁８の外側にも樹脂封止体６が設けられている。
インナーリード２の上面と枠状配線７の上面と樹脂封止体６の上面は同一面を成し、アウターリード３の裏面と第一の枠状壁８の裏面と樹脂封止体１の裏面は同一面を成している。また、インナーリード２と枠状配線７の厚さ（高さ）は同一で、アウターリード３と第一の枠状壁８の厚さ（高さ）も同一である。
上述したプリモールド基板１５上に半導体素子１と中空封止体１４を設けることで中空型半導体装置となる。プリモールド基板１５の上面中央付近に半導体素子１を載置し、金属線５を介して半導体素子１上の電極パッドとインナーリード２の上面とが電気的に接続される。ここで、金属線５による接続に代えてフリップチップ接合を採用しても構わない。
インナーリード２の周囲に位置する枠状配線７の上面には環状の第二の枠状壁９が設け、さらに、第二の枠状壁９の上面に半田などの接合材を介して平板状の封止板４を接合する。ここで、第二の枠状壁９の厚さ（高さ）を金属線５のループ高さよりも厚くなるようにすることで、封止板４と金属線５との接触を回避できる。第二の枠状壁９と封止板４と樹脂封止体６で囲われた中空封止体１４の内側には中空部１３が形成され、この中に樹脂封止されていない半導体素子１が置かれている。
次に、各部位に用いられる材料について説明する。
インナーリード２、アウターリード３、枠状配線７には銅をベースとした合金等の金属が用いられ、これを埋め込む樹脂封止体６には遮光成分を含有した熱硬化型のエポキシ樹脂が用いられる。また、第一の枠状壁８や第二の枠状壁９には非透湿性の材料が適しているが、非透湿性の材料として、銅をベースとした合金等の金属のほかセラミックやガラスでも良い。
樹脂封止体６から露出するアウターリード３および第一の枠状壁８の裏面には、ニッケル、パラジウム、金の積層膜からなるメッキ膜が形成される。また、素子形成側となる樹脂封止体６の上面に露出するインナーリード２の上面や枠状配線７の上面にも、ニッケル、パラジウム、金の積層膜からなるメッキ膜が形成される。インナーリード２の上面に形成された当該積層膜は、半導体素子１との間に設けた金属線５とインナーリード２との接続性を高めるためのものであり、枠状配線７と第二の枠状壁９の表面に形成した当該積層膜は、銅材等の金属からなる封止板４を半田で中空封止する際の接合膜として用いられ、枠状配線７と第二の枠状壁９の母材の銅が酸化するのを防止する効果も有する。
上述の中空型半導体装置は、吸湿しにくいプリモールド基板の上に中空封止体が設けられた構造であるため中空部に水分が到達しにくく、半導体素子の配線劣化(腐食)や半導体素子上の電極パッドとボンディングワイヤ間の接合不良を誘発し難い信頼性の高い中空型半導体装置となる。
図３は本発明の第二実施形態の中空型半導体装置の構造を示す図である。図３（１）は封止板を接合する前の半導体素子搭載側から見た中空型半導体装置の斜視図であり、図３（２）は封止板を接合した後の半導体素子搭載側から見た中空型半導体装置の斜視図である。本発明の第一実施形態の中空型半導体装置との違いは封止板４の形状である。第一実施形態で用いた封止板４は平板形状であったが、ここで用いる封止板４は平板部４ｂの外周に外縁部４ａを設けた点である。外縁部４ａは平板部４ｂに対し垂直に設けられ、平板部４ｂの裏面が第二の枠状壁９の上面を、外縁部４ａの内側面が第二の枠状壁９の外側面を覆うように封止される。図３（２）のＢ−Ｂ線に沿った断面図を図４に示す。図４（１）はリフロー前、図４（２）はリフロー後の断面図である。
まず、図４（１）に示すように、封止板４の外縁部４ａの端面にはあらかじめ半田１１が形成され、次いで、図４(２)に示すように、リフロー処理により第二の枠状壁９の側面の一部と枠状配線７の表面の一部と封止板４の外縁部４ａの端面とが半田１１により接合されて中空封止体を形成している。第二の枠状壁９と枠状配線７の母材の銅表面には、それぞれ、ニッケル、パラジウム、金の積層膜が形成され、母材となる銅表面の酸化を防止し、半田１１による封止板４の外縁部４ａの端面との接合性を良化させている。このように、封止板４に外縁部４ａを設け、封止板４の半田接合が半導体素子１の搭載部から、より離間した箇所で行われることによって、半導体素子１が搭載される中空部内への半田付け用フラックスの残渣侵入を防止するとともに、より安定した半田接合が実現できる。
上述の第一実施形態、第二実施形態の中空型半導体装置では封止板４として銅材などの金属を用いるとしたが、半導体素子１が光学系の素子である場合は光を透過する透明板とすれば良い。透明板としてガラス板や透明樹脂板が用いられ、第二の枠状壁９の上面とをシリコン系の接着剤で接合すれば良い。
図５は本発明の第三実施形態の中空型半導体装置の構造を示す図である。図５（１）は第二の樹脂封止前の半導体素子搭載側から見た中空型半導体装置の斜視図であり、図１（２）と同一の図である。これの中空封止体の表面に第二の樹脂封止体を被覆した形態を図５（２）に示した。直方体形状の中空型半導体装置はその上部を第二の樹脂封止体１２で被覆されている。ここで上部の第二の樹脂封止体１２と下部の樹脂封止体６は応力を考慮して異なる樹脂を用いることが可能である。図５（２）のＣ−Ｃ線に沿った断面図を図５（３）に示す。中空封止体１４の外表面である封止板４の上面および側面、そして第二の封止壁９の側面および上面を覆うように第二の樹脂封止体１２が設けられる。第二の樹脂封止体１２の外側面と樹脂封止体６の外側面が同一面を成すように被覆することで直方体の中空型半導体装置となる。このように、中空封止体の外側を樹脂で覆うことで実装時のハンドリング性を高めるとともに、中空型半導体装置の保護性をより一層高めることができる。また、第二の樹脂封止体１２についても、樹脂封止体６と同様、一般的な遮光成分を含有した熱硬化型のエポキシ樹脂を用いる。
上記同様、第二実施形態の中空型半導体装置を第二の樹脂封止体１２で被覆することは可能である。しかしながら、半導体素子１に光学系の素子を適用する場合は封止板４が透明である必要があり、この場合は、少なくとも、第二の封止壁９の側面および上面、封止板４の側面と上面の一部のみに第二の樹脂封止体１２を被覆し、半導体素子１の上方に光の透過窓を開口した第二の樹脂封止体１２を設ける形態とすれば良い。
次に、図６〜図８を用い、本発明の第一実施形態にかかる中空型半導体装置の製造方法について説明する。
図６（１）に示すように、まず、ベース板１０を準備する。ベース板１０は、長さ２５０ｍｍ、幅８０ｍｍ、厚さ２５０μｍの鉄系の鋼板である。また、ベース板１０として銅をベースにした合金素材、または、ニッケルをベースにした合金素材を用いても良い。さらに、絶縁体であるセラミクスあるいは繊維強化プラスチック（ＦＲＰ）の板やポリイミドなどの有機素材の板を用いても良い。次に、図６（２）に示すように、ベース板１０の一方の主面に、複数の銅のインナーリード２および枠状配線７を電解メッキまたは無電解メッキにより、厚さ３０μｍの配線パターンを形成する。その後、図６（３）に示すように、インナーリード２のベース板１０と反対側の面となる表面の一部と、枠状配線７のベース板１０と反対側の面となる表面の一部に電解メッキまたは無電解メッキにより、それぞれ厚さ８０μｍのアウターリード３および第一の枠状壁８をパターン形成する。アウターリード３および第一の枠状壁８は、金、銀、銅、錫、アルミ、パラジウム、ニッケルの単層材料、もしくは、これらの中の複数の材料を積層した多層金属材料、もしくは、これらの中の複数の材料の合金からなる。
続いて、図６（４）に示すように、インナーリード２、枠状配線７、第一の枠状壁８およびアウターリード３が形成された基板１０の一方の主面を、トランスファーモールド法にて樹脂封止し、樹脂厚２００μｍ程度の樹脂封止体６を形成する。樹脂封止体６は半導体素子の封止に用いる一般的な遮光成分を含有した熱硬化型のエポキシ樹脂である。
次に、図７（１）に示すように、樹脂封止体６がベース板１０と接する面と反対側の表面から研磨して、アウターリード３および第一の枠状壁８の裏面（実装面）をそれぞれ露出させる。次に、図７（２）に示すように、基板１０の他方の主面の外周部分以外をエッチングして開口させ、樹脂封止体６とインナーリード２と枠状配線７の上面を露出させることで半導体素子を一括搭載可能なプリモールド基板が完成する。ベース板１０の外周部分を残すことでプリモールド基板の反りを回避できる。また、隣接する枠状配線７の間の樹脂封止体６を切断することで半導体素子を個別に搭載するプリモールド基板が完成する。
以降では複数の半導体素子を一括搭載できるプリモールド基板を用いた工程について説明する。図７（３）に示すように、第一の枠状壁８と連結する枠状配線７の上面の一部に第二の枠状壁９を２００μｍの厚さで形成する。第二の枠状壁９は、金、銀、銅、錫、アルミ、パラジウム、ニッケルの単層材料、もしくは、これらの中の複数の材料を積層した多層金属材料、もしくは、これらの中の複数の材料の合金からなる。その後、アウターリード３の裏面（実装面）とインナーリード２の上面（露出面）と枠状配線７の上面（露出面）と第二の枠状壁９の表面にニッケル、パラジウム、金の順で積層膜を電解メッキによりメッキ膜を形成する。次に、図７(４)に示すように、第二の枠状壁９で囲まれる領域の中央付近の素子搭載部１７に半導体素子１をダイアタッチフィルムなどの接着剤で固定する。次に、図８(１)に示すように、半導体素子１の表面上に設けた電極パッドとインナーリード２とをワイヤーボンディング法により金属線５を介して接続する。
次に、図８(２)に示すように、銅の封止板４を第二の枠状壁９の上面に接着材または半田で接合して中空封止を行う。イメージセンサなどの光学素子を搭載する際には、銅に代えてガラスなどの透明の封止板４を用いる。最後に、図８（３）に示すように、隣接する第一の枠状壁８の間の樹脂６をダイシングブレードで切断し、さらに、ベース板１０の外周部分を切り落とすことで個片化された中空型半導体装置が完成する。ここで個片化する方法として、ブレードダイシングに代えてブレーキング法やレーザーカット法を用いても構わない。
上述の製造方法による中空型半導体装置は、吸湿しにくいプリモールド基板の上に中空封止体が設けられた構造であるため中空部に水分が到達しにくく、半導体素子の配線劣化(腐食)や半導体素子上の電極パッドとボンディングワイヤ間の接合不良を誘発し難い信頼性の高い中空型半導体装置とすることが可能となる。
さらに、本発明の中空型半導体装置は、プリント回路基板に代えてプリモールド基板を用いるため、基板の材料コストを低減することができる。また、中空部を形成する枠体が電解メッキによって形成されるので、樹脂成型用のモールド金型が不要になり、半導体装置の大きさが変わる度に、新たな専用金型を作製する必要がなくなる。以上のように、本発明の中空型半導体装置の製造方法は、量産時のコスト低減にも寄与するものである。
続いて、第二の実施形態の中空型半導体装置の製造方法について説明する。
図９は、本発明の第二の実施形態である中空型半導体装置の製造方法を示す工程フロー断面図である。図９(１)は、封止板４で中空封止を行う前の製造工程を示す図で、第一の実施形態の図８(１)と同一図である。図９（２）には外縁部４ａ付きの封止版４で封止する状態を図示している。封止板４は２００μｍ厚の銅板からなる外縁部４ａを有し、封止板４の外縁部４ａの端面にはあらかじめ半田１１が被覆され、第二の枠状壁９の外周に沿って封止板４をはめ込み、半田リフロー処理を行う。これにより、封止板４の半田被覆面と枠状配線７の表面の一部と第二の枠状壁９の表面の一部が半田で接合されて中空封止が完了する。ここで、半田接合をより確実にするために、リフロー処理前に半田被覆面にフラックスを塗布しておくことが望ましい。次いで、図９(３)に示すように、ブレードダイシングで中空封止体を個片化して、個々の中空型半導体装置が完成する。
続いて、第三の実施形態の中空型半導体装置の製造方法について説明する。
第一の実施形態の製造方法の説明で用いた図８（２）は個片化前の状態を示したものであるが、この中空封止体の表面をトランスファーモールド法で樹脂封止し、第二の樹脂封止体１２を被覆した状態を図１０（１）に示した。第二の樹脂封止体１２は中空封止体１４の封止板４と第二の枠状壁９と樹脂封止体６の一部を覆うように形成されている。このように、中空封止体１４の外側を樹脂で覆うことで実装時のハンドリング性を高めるとともに、中空型半導体装置の保護性をより一層高めることができる。第二の樹脂封止体１２は樹脂封止体６と同様、一般的な遮光成分を含有した熱硬化型のエポキシ樹脂としたが、求められる特性に合わせて透明樹脂としても良い。また、第二の樹脂封止体１２で一体成型を行う前に、エッチングで開口させたインナーリード２、枠状配線７、樹脂封止体６の表面および中空封止体１４の表面をプラズマ処理などで洗浄しておくと、界面での樹脂密着性が高まり、信頼性の高い第二の樹脂封止体１２を得ることができる。さらに、第二の樹脂封止体１２の形成においてはトランスファーモールド法に代えてポッティング法やプレッシング法を用いても良い。最後に、図１０(２)に示すように、ブレードダイシングで隣接する中空封止体１４の間を分割することで、個片化された中空型半導体装置が完成する。
１ 半導体素子
２ インナーリード
３ アウターリード
４ 封止板
４ａ 外縁部
４ｂ 平板部
５ 金属線
６ 樹脂封止体
７ 枠状配線
８ 第一の枠状壁
９ 第二の枠状壁
１０ ベース板
１１ 半田
１２ 第二の樹脂封止体
１３ 中空部
１４ 中空封止体
１５ プリモールド基板
１６ ダイシングライン
１７ 素子搭載部
２０ プリント回路基板

Claims (16)

  1. 半導体素子を載置する素子搭載部と、
    前記素子搭載部の周囲に設けられたインナーリードと、
    前記素子搭載部および前記インナーリードの周囲に設けられた枠状配線と、
    前記インナーリードの裏面に接して設けられたアウターリードと、
    前記枠状配線の裏面に接して設けられた第一の枠状壁と、
    前記インナーリードと前記枠状配線との間、および、前記アウターリードと前記第一の枠状壁との間に設けられた樹脂封止体と、を備え、
    前記素子搭載部と前記インナーリードの上面と前記枠状配線の上面は前記樹脂封止体の第一面に露出し、
    前記アウターリードの裏面と前記第一の枠状壁の裏面は前記第一面の反対側の面である第二面に露出することを特徴とするプリモールド基板。
  2. 平面視的に、前記インナーリードは前記アウターリードよりも大きいことを特徴とする請求項１に記載のプリモールド基板。
  3. 平面視的に、前記枠状配線は前記第一の枠状壁よりも大きいことを特徴とする請求項１に記載のプリモールド基板。
  4. 前記アウターリードと前記第一の枠状壁のそれぞれが金、銀、銅、ニッケル、アルミ、錫、パラジウムのいずれかひとつからなる単一金属材料、もしくは、これらの中の複数の材料を積層した多層金属材料、もしくは、これらの中の複数の材料の合金からなることを特徴とする請求項１乃至３のいずれか１項に記載のプリモールド基板。
  5. ベース基板の第一主面に、インナーリードおよび前記インナーリードを囲う枠状配線を形成する工程と、
    前記インナーリードの前記第一主面と反対側の面上にアウターリードを形成するとともに、前記枠状配線の前記第一主面と反対側の面上に前記アウターリードを囲う第一の枠状壁を形成する工程と、
    前記第一主面と前記インナーリードと前記アウターリードと前記枠状配線と前記第一の枠状壁を樹脂にて封止する工程と、
    前記樹脂が前記ベース基板と接する面とは反対側の面から研磨して前記アウターリードおよび前記第一の枠状壁の裏面を前記樹脂から露出する工程と、
    前記ベース基板の第一主面と反対側の第二主面の外周部分以外を開口して、前記インナーリードおよび前記枠状配線と前記樹脂を露出する工程と、
    を備えることを特徴とするプリモールド基板の製造方法。
  6. 前記インナーリードおよび前記枠状配線と前記樹脂を露出する工程の後に、
    隣接する前記枠状配線の間の前記樹脂を切断する工程を備えることを特徴とする請求項５に記載のプリモールド基板の製造方法。
  7. 半導体素子と、
    前記半導体素子を載置する素子搭載部と、
    前記素子搭載部の周囲に設けられ、前記半導体素子と電気的に接続されたインナーリードと、
    前記素子搭載部および前記インナーリードの周囲に設けられた枠状配線と、
    前記インナーリードの裏面に接して設けられたアウターリードと、
    前記枠状配線の裏面に接して設けられた第一の枠状壁と、
    前記インナーリードと前記枠状配線との間、および、前記アウターリードと前記第一の枠状壁との間に設けられた樹脂封止体と、
    前記枠状配線の裏面とは反対側の面に接して設けられた第二の枠状壁と、
    前記第二の枠状壁の前記枠状配線と接する面とは反対側の面に接して設けられた封止板と、を備え、
    前記素子搭載部と前記インナーリードと前記枠状配線は前記樹脂封止体の第一面に露出し、前記アウターリードと前記第一の枠状壁は前記第一面の反対側の面である第二面に露出することを特徴とする中空型半導体装置。
  8. 前記封止板は外縁部を有し、前記外縁部の内側面が前記第二の枠状壁の外側面と接していることを特徴とする請求項７に記載の中空型半導体装置。
  9. 前記封止板と前記第二の枠状壁の外表面を被覆する第二の樹脂封止体が設けられていることを特徴とする請求項７または請求項８に記載の中空型半導体装置。
  10. 前記第二の枠状壁が金、銀、銅、ニッケル、アルミ、錫、パラジウムのいずれかひとつからなる単一金属材料、もしくは、これらの中の複数の材料を積層した多層金属材料、もしくは、これらの中の複数の材料の合金からなることを特徴とする請求項７乃至９のいずれか１項に記載の中空型半導体装置。
  11. 前記封止板が金属材、ガラスなどの無機材あるいは樹脂などの有機材のいずれかひとつからなる単一材料、もしくは、これらの中の複数の材料を積層した多層材料からなることを特徴とする請求項７乃至９のいずれか１項に記載の中空型半導体装置。
  12. ベース基板の第一主面に、インナーリードおよび前記インナーリードを囲う枠状配線を形成する工程と、
    前記インナーリードの前記第一主面と反対側の面上にアウターリードを形成するとともに、前記枠状配線の前記第一主面と反対側の面上に前記アウターリードを囲う第一の枠状壁を形成する工程と、
    前記第一主面と前記インナーリードと前記アウターリードと前記枠状配線と前記第一の枠状壁を樹脂にて封止する工程と、
    前記樹脂が前記ベース基板と接する面とは反対側の面から研磨して前記アウターリードおよび前記第一の枠状壁の裏面を前記樹脂から露出する工程と、
    前記ベース基板の第一主面と反対側の第二主面の外周部分以外を開口して、前記インナーリードおよび前記枠状配線と前記樹脂を露出する工程と、
    前記露出した枠状配線の表面に第二の枠状壁を形成する工程と、
    前記枠状配線の内側の素子搭載部に半導体素子を載置する工程と、
    前記半導体素子と前記インナーリードを電気的に接続する工程と、
    前記第二の枠状壁の上面に封止板を接合し、前記封止板と前記第二の枠状壁と前記樹脂で囲まれる中空部を有する中空封止体を形成する工程と、
    前記中空封止体を個片化する工程と、
    を備えることを特徴とする中空型半導体装置の製造方法。
  13. 前記中空封止体を形成する工程において、前記封止板は外縁部を有し、前記外縁部の内側面が前記第二の枠状壁の外側面と接するように接合することを特徴とする請求項１２に記載の中空型半導体装置の製造方法。
  14. 前記中空封止体を形成する工程の後と前記中空封止体を個片化する工程の間に、
    前記封止板と前記第二の枠状壁の外表面に第二の樹脂を被覆する工程を設けることを特徴とする請求項１２または請求項１３に記載の中空型半導体装置の製造方法。
  15. 前記露出した枠状配線の表面に第二の枠状壁を形成する工程と前記枠状配線の内側の素子搭載部に半導体素子を載置する工程の間に、
    前記樹脂から露出した前記インナーリードと前記枠状配線と前記複数のアウターリード、前記第一の枠状壁と前記第二の枠状壁の表面にメッキ膜を形成する工程を設けることを特徴とする請求項１２乃至請求項１４のいずれか１項に記載の中空型半導体装置の製造方法。
  16. 前記中空封止体を個片化する工程が、ブレードダイシング法、ブレーキング法、あるいはレーザーカット法で行われることを特徴とする請求項１２乃至１５のいずれか１項に記載の中空型半導体装置の製造方法。
JP2018095178A 2018-05-17 2018-05-17 プリモールド基板とその製造方法および中空型半導体装置とその製造方法 Active JP7063718B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018095178A JP7063718B2 (ja) 2018-05-17 2018-05-17 プリモールド基板とその製造方法および中空型半導体装置とその製造方法
CN201910406051.7A CN110504222B (zh) 2018-05-17 2019-05-16 预铸模基板及其制造方法和中空型半导体装置及其制造方法
US16/415,838 US11011439B2 (en) 2018-05-17 2019-05-17 Pre-molded substrate, method of manufacturing pre-molded substrate, and hollow type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018095178A JP7063718B2 (ja) 2018-05-17 2018-05-17 プリモールド基板とその製造方法および中空型半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2019201121A true JP2019201121A (ja) 2019-11-21
JP7063718B2 JP7063718B2 (ja) 2022-05-09

Family

ID=68533053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018095178A Active JP7063718B2 (ja) 2018-05-17 2018-05-17 プリモールド基板とその製造方法および中空型半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US11011439B2 (ja)
JP (1) JP7063718B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11699647B2 (en) 2021-04-15 2023-07-11 Infineon Technologies Ag Pre-molded lead frames for semiconductor packages

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299526A (ja) * 1992-04-22 1993-11-12 Toshiba Corp 半導体装置
JPH0799265A (ja) * 1993-06-18 1995-04-11 Hitachi Ltd 多層配線基板および多層配線基板の製造方法
JP2010087321A (ja) * 2008-10-01 2010-04-15 Topcon Corp Ｍｅｍｓモジュール
JP2010287742A (ja) * 2009-06-11 2010-12-24 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2014072346A (ja) * 2012-09-28 2014-04-21 Nec Corp 中空封止構造及び中空封止構造の製造方法
JP2015518651A (ja) * 2012-03-26 2015-07-02 アドヴァンパック ソリューションズ ピーティーイー リミテッド 半導体パッケージング用の多層基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274963B2 (ja) 1996-04-19 2002-04-15 株式会社日立製作所 半導体装置
JPH11145344A (ja) 1997-11-06 1999-05-28 Mitsumi Electric Co Ltd 半導体装置及びその素子配置方法
KR19990068199A (ko) 1998-01-30 1999-08-25 모기 쥰이찌 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP3542297B2 (ja) 1998-01-30 2004-07-14 新光電気工業株式会社 半導体装置用パッケージおよびその製造方法
JP2009283553A (ja) * 2008-05-20 2009-12-03 Nec Electronics Corp 電子装置およびその製造方法
JP2012195454A (ja) 2011-03-16 2012-10-11 Ricoh Co Ltd 半導体装置
WO2014038128A1 (ja) * 2012-09-05 2014-03-13 パナソニック株式会社 半導体装置およびその製造方法
JP6149072B2 (ja) * 2015-07-07 2017-06-14 アオイ電子株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299526A (ja) * 1992-04-22 1993-11-12 Toshiba Corp 半導体装置
JPH0799265A (ja) * 1993-06-18 1995-04-11 Hitachi Ltd 多層配線基板および多層配線基板の製造方法
JP2010087321A (ja) * 2008-10-01 2010-04-15 Topcon Corp Ｍｅｍｓモジュール
JP2010287742A (ja) * 2009-06-11 2010-12-24 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2015518651A (ja) * 2012-03-26 2015-07-02 アドヴァンパック ソリューションズ ピーティーイー リミテッド 半導体パッケージング用の多層基板
JP2014072346A (ja) * 2012-09-28 2014-04-21 Nec Corp 中空封止構造及び中空封止構造の製造方法

Also Published As

Publication number Publication date
CN110504222A (zh) 2019-11-26
US11011439B2 (en) 2021-05-18
JP7063718B2 (ja) 2022-05-09
US20190355635A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
JP5318737B2 (ja) センサ装置およびその製造方法
US9613877B2 (en) Semiconductor packages and methods for forming semiconductor package
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
TW201503334A (zh) 影像感測器二階段封裝方法
WO2017208724A1 (ja) 光学モジュール、モジュール及びその製造方法
US20190088503A1 (en) Thermosonically bonded connection for flip chip packages
CN105938802B (zh) 树脂密封型半导体装置及其制造方法
JP2006165411A (ja) 半導体装置およびその製造方法
KR20020068709A (ko) 듀얼 다이 패키지와 그 제조 방법
JP2019201121A (ja) プリモールド基板とその製造方法および中空型半導体装置とその製造方法
JP5621712B2 (ja) 半導体チップ
TW201810634A (zh) 光學元件封裝結構
TW201532205A (zh) 微機電晶片封裝及其製造方法
CN110504222B (zh) 预铸模基板及其制造方法和中空型半导体装置及其制造方法
JP2016162964A (ja) 半導体装置の製造方法および半導体装置
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造
US10458826B2 (en) Mass flow sensor module and method of manufacture
JPH09107054A (ja) 半導体装置
JP2016162965A (ja) 半導体装置の製造方法および半導体装置
WO2014033768A1 (ja) 半導体装置および半導体装置の製造方法
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
KR100820913B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
JP6837314B2 (ja) 半導体装置
JP2018074067A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220421

R150 Certificate of patent or registration of utility model

Ref document number: 7063718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350