JPH05283605A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH05283605A JPH05283605A JP11079292A JP11079292A JPH05283605A JP H05283605 A JPH05283605 A JP H05283605A JP 11079292 A JP11079292 A JP 11079292A JP 11079292 A JP11079292 A JP 11079292A JP H05283605 A JPH05283605 A JP H05283605A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- integrated circuit
- external connection
- package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Abstract
(57)【要約】
【目的】 回路基板上の占有面積を小さくすることがで
きると共に、電磁気的特性を向上させることができる半
導体パッケージを提供する。 【構成】 パッケージ１０の枠組は、やぐら材１６によ
って組まれており、外部接続端子１８によって補強され
ている。このパッケージ１０の内部には複数の集積回路
チップ１２ａ，１２ｂ，・・・ が三次元的に配置され、固
定部材２２ａ，２２ｂ，・・・ 及び支持部材２４により固
定されている。また、外部接続用リード１４ａ及び内部
接続用リード１４ｂも三次元的に配置されている。外部
接続用リード１４ａは、外部接続端子１８の端子１８０
の表面に設けた接触部１８０ａと接続される。外部接続
端子１８の表面を除いて、全体を樹脂封止することによ
り、立体形状の半導体パッケージが得られる。
きると共に、電磁気的特性を向上させることができる半
導体パッケージを提供する。 【構成】 パッケージ１０の枠組は、やぐら材１６によ
って組まれており、外部接続端子１８によって補強され
ている。このパッケージ１０の内部には複数の集積回路
チップ１２ａ，１２ｂ，・・・ が三次元的に配置され、固
定部材２２ａ，２２ｂ，・・・ 及び支持部材２４により固
定されている。また、外部接続用リード１４ａ及び内部
接続用リード１４ｂも三次元的に配置されている。外部
接続用リード１４ａは、外部接続端子１８の端子１８０
の表面に設けた接触部１８０ａと接続される。外部接続
端子１８の表面を除いて、全体を樹脂封止することによ
り、立体形状の半導体パッケージが得られる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、例えば集
積回路チップを樹脂封止し、電子応用機器の回路基板に
実装し易い形状に成形した半導体パッケージに関するも
のである。
積回路チップを樹脂封止し、電子応用機器の回路基板に
実装し易い形状に成形した半導体パッケージに関するも
のである。
【０００２】
【従来の技術】半導体パッケージとしては、従来よりＤ
ＩＰ（dual in-line package）やＱＦＰ（quad flat pa
ckage ）などが知られている。ＤＩＰは、数ミリ角の集
積回路チップをほぼ長方形状に樹脂封止し、対向する二
つの側面からリードを引き出したパッケージであり、Ｑ
ＦＰは、集積回路チップを長方形又は正方形状に樹脂封
止し、四つの側面からリードを引き出したものである。
ＩＰ（dual in-line package）やＱＦＰ（quad flat pa
ckage ）などが知られている。ＤＩＰは、数ミリ角の集
積回路チップをほぼ長方形状に樹脂封止し、対向する二
つの側面からリードを引き出したパッケージであり、Ｑ
ＦＰは、集積回路チップを長方形又は正方形状に樹脂封
止し、四つの側面からリードを引き出したものである。
【０００３】上記のＤＩＰ及びＱＦＰは、いずれもパッ
ケージ内部に一つの集積回路チップのみを含むものであ
り、立体的に配置された複数の集積回路チップを含むも
のは現在のところ実用に供されていない。また、集積回
路チップと外部の回路とを接続するリードは通常二次元
平面的に延びている。すなわち、集積回路チップとリー
ドとのボンディングは集積回路チップの表面の外周部分
において行われ、各リードはそこから同一面内で集積回
路チップの外側へ向かう方向にだけ延びている。ＤＩＰ
やＱＦＰについては、たとえば Rao R. Tummala, Eugen
e J. Rymaszewski編、「Microelectronics Packaging H
andbook 」（Van Nostrand Reinhold 社刊）の５３２頁
〜５３４頁及び１０７１頁に詳しく記載されている。
ケージ内部に一つの集積回路チップのみを含むものであ
り、立体的に配置された複数の集積回路チップを含むも
のは現在のところ実用に供されていない。また、集積回
路チップと外部の回路とを接続するリードは通常二次元
平面的に延びている。すなわち、集積回路チップとリー
ドとのボンディングは集積回路チップの表面の外周部分
において行われ、各リードはそこから同一面内で集積回
路チップの外側へ向かう方向にだけ延びている。ＤＩＰ
やＱＦＰについては、たとえば Rao R. Tummala, Eugen
e J. Rymaszewski編、「Microelectronics Packaging H
andbook 」（Van Nostrand Reinhold 社刊）の５３２頁
〜５３４頁及び１０７１頁に詳しく記載されている。
【０００４】このような半導体パッケージを回路基板に
実装するには、たとえば、予め回路基板上の所定の位置
に印刷技術を用いてフットプリントを形成しておき、こ
の上の半田を熱で溶融して半導体パッケージのリードを
所定のフットプリント上に載せる。そして、半田を凝固
させることにより、対応するリードとフットプリントと
を接合して、半導体パッケージが回路基板に実装され
る。このような工程の具体例としては、ジュール熱を利
用した熱片を用いる熱圧着法、不活性ガスの熱雰囲気を
利用するリフロー炉法などが知られている。
実装するには、たとえば、予め回路基板上の所定の位置
に印刷技術を用いてフットプリントを形成しておき、こ
の上の半田を熱で溶融して半導体パッケージのリードを
所定のフットプリント上に載せる。そして、半田を凝固
させることにより、対応するリードとフットプリントと
を接合して、半導体パッケージが回路基板に実装され
る。このような工程の具体例としては、ジュール熱を利
用した熱片を用いる熱圧着法、不活性ガスの熱雰囲気を
利用するリフロー炉法などが知られている。
【０００５】
【発明が解決しようとする課題】ところで、多くの電子
応用機器、特に家電製品や音響機器等については寸法を
小型化することが一般的傾向となっているが、一方で電
子応用機器の高機能化が進むにしたがって使用すべき部
品点数が増加する傾向にある。上述のように従来の半導
体パッケージの構造は二次元平面的であるため、部品点
数が増加するとこれを実装するために必要な回路基板の
面積は大きくなり、このことが電子応用機器本体を小型
化することの妨げとなっている。
応用機器、特に家電製品や音響機器等については寸法を
小型化することが一般的傾向となっているが、一方で電
子応用機器の高機能化が進むにしたがって使用すべき部
品点数が増加する傾向にある。上述のように従来の半導
体パッケージの構造は二次元平面的であるため、部品点
数が増加するとこれを実装するために必要な回路基板の
面積は大きくなり、このことが電子応用機器本体を小型
化することの妨げとなっている。
【０００６】また、実装部品の点数が増加すると、回路
基板に実装された半導体パッケージ間を接続するための
配線パターンを回路基板上で長く引き回す必要がある。
このように基板配線が長くなると、特に高周波信号を取
り扱う回路の場合には、信号伝達の時間が遅れたり、ノ
イズが発生したりして電磁気的特性が低下する場合があ
る。
基板に実装された半導体パッケージ間を接続するための
配線パターンを回路基板上で長く引き回す必要がある。
このように基板配線が長くなると、特に高周波信号を取
り扱う回路の場合には、信号伝達の時間が遅れたり、ノ
イズが発生したりして電磁気的特性が低下する場合があ
る。
【０００７】本発明は上記事情に基づいてなされたもの
であり、回路基板上の占有面積を小さくすることができ
ると共に、電磁気的特性を向上させることができる半導
体パッケージを提供することを目的とするものである。
であり、回路基板上の占有面積を小さくすることができ
ると共に、電磁気的特性を向上させることができる半導
体パッケージを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めの本発明に係る半導体パッケージは、空間に三次元的
に配置された一つ又は複数の半導体装置と、三次元的に
配置され前記半導体装置を外部装置に接続する外部接続
手段と、三次元的に配置され前記半導体装置間及び前記
半導体装置と前記外部接続手段とを接続する内部配線手
段と、前記外部接続手段は外面に露出するように全体を
封止する封止手段とを具備したことを特徴とするもので
ある。
めの本発明に係る半導体パッケージは、空間に三次元的
に配置された一つ又は複数の半導体装置と、三次元的に
配置され前記半導体装置を外部装置に接続する外部接続
手段と、三次元的に配置され前記半導体装置間及び前記
半導体装置と前記外部接続手段とを接続する内部配線手
段と、前記外部接続手段は外面に露出するように全体を
封止する封止手段とを具備したことを特徴とするもので
ある。
【０００９】
【作用】本発明は前記の構成により、半導体パッケージ
を三次元的な構造としたことにより、空間を効率的に利
用して、多数の半導体装置を三次元的な配置で一つのパ
ッケージ内に収納することができる。このため、半導体
パッケージの投影面積を縮小することができるので、実
装した際の占有面積が従来のものに比べて小さくなる。
また、内部配線手段を三次元的に配置したことにより、
半導体装置間及び半導体装置と外部接続手段との間の内
部配線手段の長さを短くすることができる。
を三次元的な構造としたことにより、空間を効率的に利
用して、多数の半導体装置を三次元的な配置で一つのパ
ッケージ内に収納することができる。このため、半導体
パッケージの投影面積を縮小することができるので、実
装した際の占有面積が従来のものに比べて小さくなる。
また、内部配線手段を三次元的に配置したことにより、
半導体装置間及び半導体装置と外部接続手段との間の内
部配線手段の長さを短くすることができる。
【００１０】
【実施例】以下、本発明の第一実施例について図面を参
照して説明する。図１は本発明の第一実施例である半導
体パッケージの概略斜視図である。但し、図１では、半
導体パッケージの内部構造を認識できるように、半導体
パッケージを透視した図を示す。
照して説明する。図１は本発明の第一実施例である半導
体パッケージの概略斜視図である。但し、図１では、半
導体パッケージの内部構造を認識できるように、半導体
パッケージを透視した図を示す。
【００１１】図１に示す半導体パッケージ１０は、複数
の半導体装置としての集積回路チップ１２ａ，１２ｂ，
１２ｃ，１２ｄ，・・・ と、外部接続手段としての外部接
続端子１８と、外部接続端子１８と集積回路チップとを
接続する外部接続用リード１４ａ及び集積回路チップ間
を接続する内部接続用リード１４ｂと、やぐら材１６
と、集積回路チップを固定する柱状の固定部材２２ａ，
２２ｂ，２２ｃ，・・・ と、集積回路チップを支持する支
持部材２４と、封止樹脂２６とを備えるものである。半
導体パッケージ１０は、外部接続端子１８の表面を除い
て、樹脂２６により封止されている。
の半導体装置としての集積回路チップ１２ａ，１２ｂ，
１２ｃ，１２ｄ，・・・ と、外部接続手段としての外部接
続端子１８と、外部接続端子１８と集積回路チップとを
接続する外部接続用リード１４ａ及び集積回路チップ間
を接続する内部接続用リード１４ｂと、やぐら材１６
と、集積回路チップを固定する柱状の固定部材２２ａ，
２２ｂ，２２ｃ，・・・ と、集積回路チップを支持する支
持部材２４と、封止樹脂２６とを備えるものである。半
導体パッケージ１０は、外部接続端子１８の表面を除い
て、樹脂２６により封止されている。
【００１２】やぐら材１６は、十分な剛性を持った絶縁
体からなり、パッケージ１０の枠組を組むのに使用され
る。外部接続端子１８は、所定の二つのやぐら材１６を
繋ぐようにして固定され、やぐら材１６を補強する役割
を兼ねている。複数の集積回路チップ１２ａ，１２ｂ，
１２ｃ，１２ｄ，・・・ のうち、集積回路チップ１２ａ，
１２ｂ，１２ｃ等は、それぞれ固定部材２２ａ，２２
ｂ，２２ｃ等の上に載置され、固定されている。集積回
路チップ１２ｄ等は、支持部材２４を介してやぐら材１
６に支持されている。この固定部材２２及び支持部材２
４はある程度の剛性を持つ絶縁体であるが、固定部材２
２には、たとえば放熱性の向上を図るため等、必要に応
じて熱良導体を用いてもよい。
体からなり、パッケージ１０の枠組を組むのに使用され
る。外部接続端子１８は、所定の二つのやぐら材１６を
繋ぐようにして固定され、やぐら材１６を補強する役割
を兼ねている。複数の集積回路チップ１２ａ，１２ｂ，
１２ｃ，１２ｄ，・・・ のうち、集積回路チップ１２ａ，
１２ｂ，１２ｃ等は、それぞれ固定部材２２ａ，２２
ｂ，２２ｃ等の上に載置され、固定されている。集積回
路チップ１２ｄ等は、支持部材２４を介してやぐら材１
６に支持されている。この固定部材２２及び支持部材２
４はある程度の剛性を持つ絶縁体であるが、固定部材２
２には、たとえば放熱性の向上を図るため等、必要に応
じて熱良導体を用いてもよい。
【００１３】外部接続端子１８には、多数の端子１８０
が設けられている。各端子１８０の表面側には、凹球面
状に形成された接触固定式の接触部１８０ａが形成さ
れ、裏面側には、外部接続用リード１４ａと接続するた
めの結合部１８０ｂが形成されている。接触部１８０ａ
は、図示しない回路基板に設けられた凸球面状の接触部
を有する接続端子に対応する凹球面状に形成され、この
凹球面の内表面には電気接続を可能にするために金属層
が形成されている。また、結合部１８０ｂは接触部１８
０ａと電気的に接続されている。かかる外部接続端子１
８を用いることにより、各端子１８０の凹球面状に形成
された接触部１８０ａを回路基板側の三次元的に配置さ
れた接続端子の凸球面状に形成された接触部に嵌め込む
だけで、半導体パッケージを容易に回路基板に実装する
ことができる。
が設けられている。各端子１８０の表面側には、凹球面
状に形成された接触固定式の接触部１８０ａが形成さ
れ、裏面側には、外部接続用リード１４ａと接続するた
めの結合部１８０ｂが形成されている。接触部１８０ａ
は、図示しない回路基板に設けられた凸球面状の接触部
を有する接続端子に対応する凹球面状に形成され、この
凹球面の内表面には電気接続を可能にするために金属層
が形成されている。また、結合部１８０ｂは接触部１８
０ａと電気的に接続されている。かかる外部接続端子１
８を用いることにより、各端子１８０の凹球面状に形成
された接触部１８０ａを回路基板側の三次元的に配置さ
れた接続端子の凸球面状に形成された接触部に嵌め込む
だけで、半導体パッケージを容易に回路基板に実装する
ことができる。
【００１４】各集積回路チップ１２ａ，１２ｂ，１２
ｃ，１２ｄ，・・・ はやぐら材１６で組まれた枠組内の所
定位置に配置され、三次元的な配置とされている。リー
ド１４ａ，１４ｂにはＴＡＢテープの金属リード、金属
リードフレーム又はボンディング用ワイヤなどを用い、
必要に応じてその表面を絶縁材料で被覆してもよい。
ｃ，１２ｄ，・・・ はやぐら材１６で組まれた枠組内の所
定位置に配置され、三次元的な配置とされている。リー
ド１４ａ，１４ｂにはＴＡＢテープの金属リード、金属
リードフレーム又はボンディング用ワイヤなどを用い、
必要に応じてその表面を絶縁材料で被覆してもよい。
【００１５】ここで、集積回路チップ１２ａを例にとっ
て説明する。集積回路チップ１２ａの表面には、外周部
分に配列されたパッド３２ａと、その外周部分よりも内
部に配列されたパッド３２ｂとが形成されている。リー
ド１４ａ，１４ｂの一方の端部はパッド３２ａ又はパッ
ド３２ｂに接続されている。かかるリード１４ａ，１４
ｂは、二次元平面的な配置でフォーミングされた従来の
半導体パッケージとは異なり、三次元的な配置でフォー
ミングされる。すなわち、集積回路チップ１２ａでは、
外部接続用リード１４ａはパッド３２ｂから真上に伸び
るように引き出され、上側表面に設けた外部接続端子１
８の結合部１８０ｂに接続され、電気的に接触部１８０
ａに接続されている。また、内部接続用リード１４ｂは
他の集積回路チップ１２ｂ，１２ｃ，１２ｄ等のパッド
３２ａ，３２ｂに最短距離をとるように接続される。こ
のように、集積回路チップの配置が三次元的であるのみ
ならず、各集積回路チップから引き出されるリードも三
次元的に配置されている。
て説明する。集積回路チップ１２ａの表面には、外周部
分に配列されたパッド３２ａと、その外周部分よりも内
部に配列されたパッド３２ｂとが形成されている。リー
ド１４ａ，１４ｂの一方の端部はパッド３２ａ又はパッ
ド３２ｂに接続されている。かかるリード１４ａ，１４
ｂは、二次元平面的な配置でフォーミングされた従来の
半導体パッケージとは異なり、三次元的な配置でフォー
ミングされる。すなわち、集積回路チップ１２ａでは、
外部接続用リード１４ａはパッド３２ｂから真上に伸び
るように引き出され、上側表面に設けた外部接続端子１
８の結合部１８０ｂに接続され、電気的に接触部１８０
ａに接続されている。また、内部接続用リード１４ｂは
他の集積回路チップ１２ｂ，１２ｃ，１２ｄ等のパッド
３２ａ，３２ｂに最短距離をとるように接続される。こ
のように、集積回路チップの配置が三次元的であるのみ
ならず、各集積回路チップから引き出されるリードも三
次元的に配置されている。
【００１６】尚、上記のように、集積回路チップの表面
の内側に形成したパッド３２ｂにリードを接続する場合
には、エリアＴＡＢを使用することができる。ここで、
エリアＴＡＢとは、たとえばポリイミドからなるフィル
ムの各コマに１チップ分のリードを形成し、リードが形
成されない側のフィルム面と集積回路チップの表面とを
対向させ、フィルムに形成したビアホール（via hole）
内に埋め込んだバンプを介してリードと集積回路チップ
とをボンディングする方式である。この方法の場合、リ
ードが高密度に配置されている場合には、リードを２層
形成する。
の内側に形成したパッド３２ｂにリードを接続する場合
には、エリアＴＡＢを使用することができる。ここで、
エリアＴＡＢとは、たとえばポリイミドからなるフィル
ムの各コマに１チップ分のリードを形成し、リードが形
成されない側のフィルム面と集積回路チップの表面とを
対向させ、フィルムに形成したビアホール（via hole）
内に埋め込んだバンプを介してリードと集積回路チップ
とをボンディングする方式である。この方法の場合、リ
ードが高密度に配置されている場合には、リードを２層
形成する。
【００１７】また、集積回路チップにリードフレームを
用いてリードを接続した場合には、固定部材や支持部材
の代わりに、このリードフレームを利用して集積回路チ
ップを支持することができる。すなわち、リードフレー
ムの多数のリード部分を外部接続端子に固定するだけ
で、リードフレームが持つ十分な強度又は剛性により、
これに接続された集積回路チップを所定の空間位置に固
定できる。
用いてリードを接続した場合には、固定部材や支持部材
の代わりに、このリードフレームを利用して集積回路チ
ップを支持することができる。すなわち、リードフレー
ムの多数のリード部分を外部接続端子に固定するだけ
で、リードフレームが持つ十分な強度又は剛性により、
これに接続された集積回路チップを所定の空間位置に固
定できる。
【００１８】次に、第一実施例の半導体パッケージを製
造する方法について説明する。まず、やぐら材１６を組
み、その枠組の中の所定の位置に固定部材２２や支持部
材２４を用いて集積回路チップ１２ａ，１２ｂ，１２
ｃ，１２ｄ，・・・ を配置する。そして、各集積回路チッ
プから引き出されたリード１４ａ，１４ｂを所定の外部
接続端子１８の結合部１８０ｂや他の集積回路チップに
接続する。その後、パッケージ全体を樹脂封止するため
に、この構造体を所定の金型に入れる。そして、金型内
に例えば熱硬化形樹脂２６を圧入して、外部接続端子１
８の表面を除いて樹脂封止することにより、立方体形状
の半導体パッケージが形成される。ここで、外部接続端
子１８、固定部材２２、支持部材２４を用いたことによ
り、フォーミングされたリードが変形したり、集積回路
チップの配置を変化させることなく、全体が一つのパッ
ケージとして樹脂封止され、内部の集積回路チップ１２
ａ，１２ｂ，１２ｃ，１２ｄ，・・・ 及びそのリード１４
ａ，１４ｂの相対的位置を固定することができる。
造する方法について説明する。まず、やぐら材１６を組
み、その枠組の中の所定の位置に固定部材２２や支持部
材２４を用いて集積回路チップ１２ａ，１２ｂ，１２
ｃ，１２ｄ，・・・ を配置する。そして、各集積回路チッ
プから引き出されたリード１４ａ，１４ｂを所定の外部
接続端子１８の結合部１８０ｂや他の集積回路チップに
接続する。その後、パッケージ全体を樹脂封止するため
に、この構造体を所定の金型に入れる。そして、金型内
に例えば熱硬化形樹脂２６を圧入して、外部接続端子１
８の表面を除いて樹脂封止することにより、立方体形状
の半導体パッケージが形成される。ここで、外部接続端
子１８、固定部材２２、支持部材２４を用いたことによ
り、フォーミングされたリードが変形したり、集積回路
チップの配置を変化させることなく、全体が一つのパッ
ケージとして樹脂封止され、内部の集積回路チップ１２
ａ，１２ｂ，１２ｃ，１２ｄ，・・・ 及びそのリード１４
ａ，１４ｂの相対的位置を固定することができる。
【００１９】第一実施例の半導体パッケージでは、三次
元的な構造としたことにより、空間を効率的に利用し
て、多数の集積回路チップを一つのパッケージ内に収納
することができる。このため、半導体パッケージの投影
面積を縮小することができるので、回路基板上の占有面
積が小さくなり、電子応用機器の小型化を図ることがで
きる。例えば、この半導体パッケージを組み込む機器の
角の部分の各面に複数の本実施例の半導体パッケージが
接続可能な立体回路基板を設け、この各回路基板に半導
体パッケージを実装することにより、電子応用機器の小
型化を容易に実現することができると共に、軽量化、携
帯化の進展にも貢献することができる。
元的な構造としたことにより、空間を効率的に利用し
て、多数の集積回路チップを一つのパッケージ内に収納
することができる。このため、半導体パッケージの投影
面積を縮小することができるので、回路基板上の占有面
積が小さくなり、電子応用機器の小型化を図ることがで
きる。例えば、この半導体パッケージを組み込む機器の
角の部分の各面に複数の本実施例の半導体パッケージが
接続可能な立体回路基板を設け、この各回路基板に半導
体パッケージを実装することにより、電子応用機器の小
型化を容易に実現することができると共に、軽量化、携
帯化の進展にも貢献することができる。
【００２０】しかも、複数の集積回路チップを三次元的
に配置すると共に、リードをも三次元的に配置すること
により、内部接続用リードの長さ及び外部接続用リード
の長さを短くすることができる。このため、信号の遅れ
や、ノイズの発生等を抑え、パッケージの電磁気的特性
を向上させることができる。
に配置すると共に、リードをも三次元的に配置すること
により、内部接続用リードの長さ及び外部接続用リード
の長さを短くすることができる。このため、信号の遅れ
や、ノイズの発生等を抑え、パッケージの電磁気的特性
を向上させることができる。
【００２１】また、リードを三次元的に配置することに
より、各方向において、引き出されるリードの数が少な
くなるので、一つのパッケージ内に多数の集積回路チッ
プを含む場合であっても、各リードが互いに接触して短
絡するという危険が軽減される。さらに、第一実施例で
は、リードを絶縁材料で被覆しているため、たとえモー
ルド用の樹脂を流し込んだ際にリード同士が互いに接触
したとしても、接触したリード間での短絡を防止するこ
とができる。
より、各方向において、引き出されるリードの数が少な
くなるので、一つのパッケージ内に多数の集積回路チッ
プを含む場合であっても、各リードが互いに接触して短
絡するという危険が軽減される。さらに、第一実施例で
は、リードを絶縁材料で被覆しているため、たとえモー
ルド用の樹脂を流し込んだ際にリード同士が互いに接触
したとしても、接触したリード間での短絡を防止するこ
とができる。
【００２２】ところで、従来のようなＤＩＰやＱＦＰで
は、リードを半田で回路基板上のフットプリントに接合
するので、たとえば隣合うリードの半田付けがつながる
ような欠陥が発見されたときでも、その半導体パッケー
ジだけを取り外すことは困難があった。特に部品同士の
間隔が狭まりつつある最近の回路基板でこのような欠陥
が発見された場合には、時間をかけて欠陥部品を取り外
し別の部品を付け直すことに時間と手間を要し、生産性
に問題があった。しかし、第一実施例の半導体パッケー
ジでは、図示しない回路基板に設けられた接続端子の凸
球面状に形成された接触部に対応する凹球面状に形成さ
れた多数の接触部を外部接続端子に形成したことによ
り、この凹球面状の接触部を回路基板側の凸球面状の接
触部に嵌め込むことにより、半導体パッケージを容易に
回路基板に実装することができる。したがって、たとえ
不良が発見されたときにでも、その半導体パッケージだ
けを容易に取り外して取替えることができるので、生産
性向上、コスト削減につながる。
は、リードを半田で回路基板上のフットプリントに接合
するので、たとえば隣合うリードの半田付けがつながる
ような欠陥が発見されたときでも、その半導体パッケー
ジだけを取り外すことは困難があった。特に部品同士の
間隔が狭まりつつある最近の回路基板でこのような欠陥
が発見された場合には、時間をかけて欠陥部品を取り外
し別の部品を付け直すことに時間と手間を要し、生産性
に問題があった。しかし、第一実施例の半導体パッケー
ジでは、図示しない回路基板に設けられた接続端子の凸
球面状に形成された接触部に対応する凹球面状に形成さ
れた多数の接触部を外部接続端子に形成したことによ
り、この凹球面状の接触部を回路基板側の凸球面状の接
触部に嵌め込むことにより、半導体パッケージを容易に
回路基板に実装することができる。したがって、たとえ
不良が発見されたときにでも、その半導体パッケージだ
けを容易に取り外して取替えることができるので、生産
性向上、コスト削減につながる。
【００２３】尚、上記の第一実施例では、パッケージ内
に複数の集積回路チップを含む場合について説明した
が、本発明はこれに限定されるものではなく、パッケー
ジ内に一つの集積回路チップだけを含む場合であっても
よい。
に複数の集積回路チップを含む場合について説明した
が、本発明はこれに限定されるものではなく、パッケー
ジ内に一つの集積回路チップだけを含む場合であっても
よい。
【００２４】また、外部接続端子は必ずしもパッケージ
のすべての面に設ける必要はなく、使用する回路基板の
用途等に応じて、いくつかの面にだけ形成してもよい。
のすべての面に設ける必要はなく、使用する回路基板の
用途等に応じて、いくつかの面にだけ形成してもよい。
【００２５】次に、本発明の第二実施例について図面を
参照して説明する。図２は本発明の第二実施例である半
導体パッケージを樹脂封止する前の構造体の概略斜視図
である。
参照して説明する。図２は本発明の第二実施例である半
導体パッケージを樹脂封止する前の構造体の概略斜視図
である。
【００２６】半導体パッケージを樹脂封止する前の構造
体５０は、図２に示すように、三つの集積回路チップ５
２と、リード５４と、垂直方向のやぐら材５６及び水平
方向のやぐら材５８とを有するものである。リード５４
にはＴＡＢテープの金属リード、金属リードフレーム又
はボンディング用ワイヤなどを用い、そのリード５４の
表面を絶縁材料で被覆してもよい。
体５０は、図２に示すように、三つの集積回路チップ５
２と、リード５４と、垂直方向のやぐら材５６及び水平
方向のやぐら材５８とを有するものである。リード５４
にはＴＡＢテープの金属リード、金属リードフレーム又
はボンディング用ワイヤなどを用い、そのリード５４の
表面を絶縁材料で被覆してもよい。
【００２７】第二実施例の構造体５０では、第一実施例
と同様に、十分な剛性を持つ絶縁体よりなる垂直方向の
やぐら材５６と水平方向のやぐら材５８によって枠組が
形成される。垂直方向のやぐら材５６には、積層される
集積回路チップ５２の間隔と等しい間隔で切欠部が形成
され、この切欠部に水平方向のやぐら材５８を嵌め込む
ことにより、水平方向のやぐら材５８を所定の間隔で隔
てることができる。
と同様に、十分な剛性を持つ絶縁体よりなる垂直方向の
やぐら材５６と水平方向のやぐら材５８によって枠組が
形成される。垂直方向のやぐら材５６には、積層される
集積回路チップ５２の間隔と等しい間隔で切欠部が形成
され、この切欠部に水平方向のやぐら材５８を嵌め込む
ことにより、水平方向のやぐら材５８を所定の間隔で隔
てることができる。
【００２８】水平方向のやぐら材５８は、第一実施例に
おける外部接続端子と同様に、リードを固定する役割を
果たす。水平方向のやぐら材５８には、端子５８０が設
けられている。端子５８０は、第一実施例と同様にその
表面に接触部が、裏面に結合部が形成されている。接触
部及び結合部の構成は第一実施例に示したものと同様で
ある。
おける外部接続端子と同様に、リードを固定する役割を
果たす。水平方向のやぐら材５８には、端子５８０が設
けられている。端子５８０は、第一実施例と同様にその
表面に接触部が、裏面に結合部が形成されている。接触
部及び結合部の構成は第一実施例に示したものと同様で
ある。
【００２９】次に、第二実施例の半導体パッケージを製
造する方法について説明する。まず、集積回路チップ５
２にボンディングされたリード５４を水平方向のやぐら
材５８の端子５８０の結合部と接続し、垂直方向のやぐ
ら材５６に三つの集積回路チップ５２を順次積層する。
枠組に集積回路チップ５２を配置する作業が終了した
後、水平方向のやぐら材５８の表面を除いて全体を樹脂
封止することにより、三つの集積回路チップを含む立体
形状の半導体パッケージが得られる。
造する方法について説明する。まず、集積回路チップ５
２にボンディングされたリード５４を水平方向のやぐら
材５８の端子５８０の結合部と接続し、垂直方向のやぐ
ら材５６に三つの集積回路チップ５２を順次積層する。
枠組に集積回路チップ５２を配置する作業が終了した
後、水平方向のやぐら材５８の表面を除いて全体を樹脂
封止することにより、三つの集積回路チップを含む立体
形状の半導体パッケージが得られる。
【００３０】第二実施例の半導体パッケージでも、第一
実施例の半導体パッケージと同様の利点があるが、更に
第二実施例の半導体パッケージでは、集積回路チップを
積層して簡単に三次元的に配置できるので第一実施例の
半導体パッケージよりも製造が容易であるという利点が
ある。
実施例の半導体パッケージと同様の利点があるが、更に
第二実施例の半導体パッケージでは、集積回路チップを
積層して簡単に三次元的に配置できるので第一実施例の
半導体パッケージよりも製造が容易であるという利点が
ある。
【００３１】尚、本発明は、上記の第一及び第二実施例
に限定されるものではなく、その要旨の範囲内において
種々の変形が可能である。たとえば、上記の第一及び第
二実施例では、パッケージの形状を立方体に形成した場
合について説明したが、パッケージが実装される回路基
板の用途に応じて、パッケージの形状を直方体、八面
体、円柱、球等の様々な立体形状に成形することが可能
である。
に限定されるものではなく、その要旨の範囲内において
種々の変形が可能である。たとえば、上記の第一及び第
二実施例では、パッケージの形状を立方体に形成した場
合について説明したが、パッケージが実装される回路基
板の用途に応じて、パッケージの形状を直方体、八面
体、円柱、球等の様々な立体形状に成形することが可能
である。
【００３２】また、上記の第一及び第二実施例では、凹
球面状に形成した接触部を用いて回路基板の凸球面状に
形成した接触部と接続する場合について説明したが、た
とえば、リードをそのまま外部に引き出し、これを回路
基板上のフットプリントに半田で接合する構成にしても
よい。
球面状に形成した接触部を用いて回路基板の凸球面状に
形成した接触部と接続する場合について説明したが、た
とえば、リードをそのまま外部に引き出し、これを回路
基板上のフットプリントに半田で接合する構成にしても
よい。
【００３３】
【発明の効果】以上説明したように本発明によれば、一
つ又は複数の半導体装置を三次元的に配置したことによ
り、回路基板上の占有面積が小さくなるので、電子応用
機器の小型化を図ることができ、しかも、内部配線手段
も三次元的に配置したことにより、内部配線手段の長さ
を短くすることができるので、信号の遅れや、ノイズの
発生等を抑え、電磁気的特性を向上させることができる
半導体パッケージを提供することができる。
つ又は複数の半導体装置を三次元的に配置したことによ
り、回路基板上の占有面積が小さくなるので、電子応用
機器の小型化を図ることができ、しかも、内部配線手段
も三次元的に配置したことにより、内部配線手段の長さ
を短くすることができるので、信号の遅れや、ノイズの
発生等を抑え、電磁気的特性を向上させることができる
半導体パッケージを提供することができる。
【図１】本発明の第一実施例である半導体パッケージの
概略斜視図である。
概略斜視図である。
【図２】本発明の第二実施例である半導体パッケージを
樹脂封止する前の構造体の概略斜視図である。
樹脂封止する前の構造体の概略斜視図である。
１０ 半導体パッケージ １２ａ，１２ｂ，１２ｃ，１２ｄ，・・・ 集積回路チ
ップ １４ａ 外部接続用リード １４ｂ 内部接続用リード １６ やぐら材 １８ 外部接続端子 １８０ 端子 １８０ａ 接触部 １８０ｂ 結合部 ２２ａ，２２ｂ，２２ｃ，・・・ 固定部材 ２４ 支持部材 ２６ 封止樹脂 ３２ａ，３２ｂ パッド ５０ 構造体 ５２ 集積回路チップ ５４ リード ５６ 垂直方向のやぐら材 ５８ 水平方向のやぐら材 ５８０ 端子
ップ １４ａ 外部接続用リード １４ｂ 内部接続用リード １６ やぐら材 １８ 外部接続端子 １８０ 端子 １８０ａ 接触部 １８０ｂ 結合部 ２２ａ，２２ｂ，２２ｃ，・・・ 固定部材 ２４ 支持部材 ２６ 封止樹脂 ３２ａ，３２ｂ パッド ５０ 構造体 ５２ 集積回路チップ ５４ リード ５６ 垂直方向のやぐら材 ５８ 水平方向のやぐら材 ５８０ 端子
Claims (5)
- 【請求項１】 空間に三次元的に配置された一つ又は複
数の半導体装置と、前記半導体装置を外部装置に接続す
る三次元的に配置された外部接続手段と、前記半導体装
置間及び前記半導体装置と前記外部接続手段とを接続す
る、三次元的に配置された内部配線手段と、前記外部接
続手段は外面に露出するように全体を封止する封止手段
とを具備したことを特徴とする半導体パッケージ。 - 【請求項２】 前記複数の半導体装置の三次元的な配列
は、前記複数の半導体装置を同一方向において積層した
ものである請求項１記載の半導体パッケージ。 - 【請求項３】 前記内部配線手段は、被覆されたもので
ある請求項１又は２記載の半導体パッケージ。 - 【請求項４】 前記半導体装置は、集積回路チップであ
る請求項１，２又は３記載の半導体パッケージ。 - 【請求項５】 前記封止手段は、樹脂を用いたものであ
る請求項１，２，３又は４記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11079292A JPH05283605A (ja) | 1992-04-03 | 1992-04-03 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11079292A JPH05283605A (ja) | 1992-04-03 | 1992-04-03 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283605A true JPH05283605A (ja) | 1993-10-29 |
Family
ID=14544753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11079292A Withdrawn JPH05283605A (ja) | 1992-04-03 | 1992-04-03 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283605A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442573B2 (en) * | 2000-03-24 | 2008-10-28 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon | Scaffold-organized clusters and electronic devices made using such clusters |
-
1992
- 1992-04-03 JP JP11079292A patent/JPH05283605A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442573B2 (en) * | 2000-03-24 | 2008-10-28 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon | Scaffold-organized clusters and electronic devices made using such clusters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| JP4729244B2 (ja) | 半導体デバイス用非モールドパッケージ | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| US8569082B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
| EP1855316A1 (en) | Stackable integrated circuit package | |
| US20070273023A1 (en) | Integrated circuit package having exposed thermally conducting body | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JP2009506571A (ja) | インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法 | |
| US20050116322A1 (en) | Circuit module | |
| US7612435B2 (en) | Method of packaging integrated circuits | |
| CN212182312U (zh) | 半导体封装件 | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP2007221045A (ja) | マルチチップ構造を採用した半導体装置 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| TWI393227B (zh) | 已封裝之積體電路及形成堆疊式積體電路封裝之方法 | |
| JPH05283605A (ja) | 半導体パッケージ | |
| US20060145313A1 (en) | Semiconductor package device having reduced mounting height and method for manufacturing the same | |
| JPH06349973A (ja) | 樹脂封止型半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| TWI838125B (zh) | 半導體封裝及其製造方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |