JPH06349973A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH06349973A JPH06349973A JP5142212A JP14221293A JPH06349973A JP H06349973 A JPH06349973 A JP H06349973A JP 5142212 A JP5142212 A JP 5142212A JP 14221293 A JP14221293 A JP 14221293A JP H06349973 A JPH06349973 A JP H06349973A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- alloy
- semiconductor chip
- wiring board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】従来程度に安価でありながら、発熱量の大きな
半導体を搭載でき、且つ高密度実装に適し、更に、高速
信号伝送に適した表面実装型の小型・軽量の高性能な樹
脂封止型半導体装置を提供する。 【構成】主面上に合金系突起電極を設けた半導体チップ
１と配線板１１とを電気的に接続、且つ接合してなり、
上記半導体チップ１を樹脂封止し、且つ上記配線板１１
の他面に合金系突起端子１３を具備してなる。
半導体を搭載でき、且つ高密度実装に適し、更に、高速
信号伝送に適した表面実装型の小型・軽量の高性能な樹
脂封止型半導体装置を提供する。 【構成】主面上に合金系突起電極を設けた半導体チップ
１と配線板１１とを電気的に接続、且つ接合してなり、
上記半導体チップ１を樹脂封止し、且つ上記配線板１１
の他面に合金系突起端子１３を具備してなる。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型の樹脂封止
型半導体装置に係り、特に、高発熱で且つ、高速信号伝
送を行う半導体チップを搭載させた表面実装型の樹脂封
止型半導体装置に関するものである。
型半導体装置に係り、特に、高発熱で且つ、高速信号伝
送を行う半導体チップを搭載させた表面実装型の樹脂封
止型半導体装置に関するものである。
【０００２】
【従来の技術】ワークステーションやパソコン等に使用
される半導体装置は、電子機器の小型化、軽量化、そし
て、製造時の生産効率を高める目的で、ＱＦＰ（Quad F
lat Package）またはＴＳＯＰ（Thin Small Out-line P
ackage）と呼ばれる、リフロー一括実装が可能なガルウ
ィング状のアウターリードを有した表面実装型の樹脂封
止型半導体装置で構成されるのが一般的である。
される半導体装置は、電子機器の小型化、軽量化、そし
て、製造時の生産効率を高める目的で、ＱＦＰ（Quad F
lat Package）またはＴＳＯＰ（Thin Small Out-line P
ackage）と呼ばれる、リフロー一括実装が可能なガルウ
ィング状のアウターリードを有した表面実装型の樹脂封
止型半導体装置で構成されるのが一般的である。
【０００３】図１０に、従来のガルウィング状のアウタ
ーリードを有した表面実装型の樹脂封止型半導体装置の
模式断面図を示す。１は半導体チップ、２は半導体チッ
プを搭載するダイパット、３は半導体チップ１をダイパ
ット２に接着・固定する導電性エポキシ接着剤、４はイ
ンナーリードフレーム、６はインナーリードフレーム４
に係合し、ガルウィング状に加工形成されたアウターリ
ード、５は半導体チップ上の電極（図示せず）とインナ
ーリードフレーム４とを電気的に接続する金属導線、７
はエポキシ樹脂、溶接石英を主成分とした樹脂封止部で
ある。
ーリードを有した表面実装型の樹脂封止型半導体装置の
模式断面図を示す。１は半導体チップ、２は半導体チッ
プを搭載するダイパット、３は半導体チップ１をダイパ
ット２に接着・固定する導電性エポキシ接着剤、４はイ
ンナーリードフレーム、６はインナーリードフレーム４
に係合し、ガルウィング状に加工形成されたアウターリ
ード、５は半導体チップ上の電極（図示せず）とインナ
ーリードフレーム４とを電気的に接続する金属導線、７
はエポキシ樹脂、溶接石英を主成分とした樹脂封止部で
ある。
【０００４】
【発明が解決しようとする課題】前述の樹脂封止型半導
体装置は、従来、比較的低発熱の、例えば１ワット以下
の消費電力の半導体装置として用いられていたものであ
り、１ワットを越えるような発熱量の大きな半導体装置
としては排熱性（熱放散性）が低いため適していなかっ
た。最近、電子機器内のマザーボード、もしくはモジュ
ールといったプリント配線板上に搭載される半導体装置
は、信号バス幅の増大、多素子化、伝送信号の高速化に
より、その発熱量は低電源電圧化を図ったとしても増大
傾向が著しく、且つ、単位配線板面積あたりの端子密度
も高く、小型化傾向が著しいため、電子機器の放熱対策
はもちろんのこと、半導体装置自身の放熱対策が電子機
器の小型化、軽量化、高速化、高機能化に重要となる。
体装置は、従来、比較的低発熱の、例えば１ワット以下
の消費電力の半導体装置として用いられていたものであ
り、１ワットを越えるような発熱量の大きな半導体装置
としては排熱性（熱放散性）が低いため適していなかっ
た。最近、電子機器内のマザーボード、もしくはモジュ
ールといったプリント配線板上に搭載される半導体装置
は、信号バス幅の増大、多素子化、伝送信号の高速化に
より、その発熱量は低電源電圧化を図ったとしても増大
傾向が著しく、且つ、単位配線板面積あたりの端子密度
も高く、小型化傾向が著しいため、電子機器の放熱対策
はもちろんのこと、半導体装置自身の放熱対策が電子機
器の小型化、軽量化、高速化、高機能化に重要となる。
【０００５】そこで本発明の目的は、従来程度に安価で
ありながら、発熱量の大きな半導体を搭載でき、且つ高
密度実装に適し、更に、高速信号伝送に適した表面実装
型の小型・軽量の高性能な樹脂封止型半導体装置を提供
することである。
ありながら、発熱量の大きな半導体を搭載でき、且つ高
密度実装に適し、更に、高速信号伝送に適した表面実装
型の小型・軽量の高性能な樹脂封止型半導体装置を提供
することである。
【０００６】
【課題を解決するための手段】本発明は、このような課
題を解決したものであって、その概要を列記すれば次の
通りである。
題を解決したものであって、その概要を列記すれば次の
通りである。
【０００７】すなわち、請求項１の発明は主面上に合金
系突起電極を設けた半導体チップと配線板とを電気的に
接続、且つ接合してなり、前記半導体チップを樹脂封止
し、且つ前記配線板の他面に合金系突起端子を具備して
なることを特徴とする。
系突起電極を設けた半導体チップと配線板とを電気的に
接続、且つ接合してなり、前記半導体チップを樹脂封止
し、且つ前記配線板の他面に合金系突起端子を具備して
なることを特徴とする。
【０００８】請求項２の発明は、前記合金系突起電極が
前記合金系突起端子の融点よりも高い組成・成分からな
ることを特徴とする。
前記合金系突起端子の融点よりも高い組成・成分からな
ることを特徴とする。
【０００９】請求項３の発明は前記合金系突起電極が、
前記半導体チップの主面内の全て、もしくは、その一部
に形成されていることを特徴とする。
前記半導体チップの主面内の全て、もしくは、その一部
に形成されていることを特徴とする。
【００１０】請求項４の発明は樹脂封止部の上面に金属
板を載置、もしくは、金属ブタを嵌合させたことを特徴
とする。
板を載置、もしくは、金属ブタを嵌合させたことを特徴
とする。
【００１１】請求項５の発明は樹脂封止部の上面に前記
半導体チップ裏面を露出させていることを特徴とする。
半導体チップ裏面を露出させていることを特徴とする。
【００１２】請求項６の発明は配線板と少なくとも１つ
の半導体チップとリードフレームからなり、半導体チッ
プと配線板は前記半導体チップの主面上に形成された合
金系突起電極により接続、且つ、接合され、配線板とリ
ードフレームは合金材料により接続、且つ、接合されて
いることを特徴とする。
の半導体チップとリードフレームからなり、半導体チッ
プと配線板は前記半導体チップの主面上に形成された合
金系突起電極により接続、且つ、接合され、配線板とリ
ードフレームは合金材料により接続、且つ、接合されて
いることを特徴とする。
【００１３】請求項７の発明は前記配線板の両面に半導
体チップが載置されていることを特徴とする。
体チップが載置されていることを特徴とする。
【００１４】
【作用】本発明の請求項１によれば、主面上に合金系突
起電極を設けた半導体チップ１と配線板１１とを電気的
に接続、且つ接合してなり、前記半導体チップ１を樹脂
封止し、且つ前記配線板の他面に合金系突起端子１３を
具備してなっているので、半導体チップ１に発生した熱
は、プリント配線板に実装した状態において、半導体チ
ップ１の合金系突起電極１０、配線板１１のバイアホー
ル１５、そして配線板１１裏面の合金系突起端子１３へ
と最短距離でプリント配線板へ排熱されることになる。
また、信号伝送経路も最短になるので高速信号伝送が容
易となる。
起電極を設けた半導体チップ１と配線板１１とを電気的
に接続、且つ接合してなり、前記半導体チップ１を樹脂
封止し、且つ前記配線板の他面に合金系突起端子１３を
具備してなっているので、半導体チップ１に発生した熱
は、プリント配線板に実装した状態において、半導体チ
ップ１の合金系突起電極１０、配線板１１のバイアホー
ル１５、そして配線板１１裏面の合金系突起端子１３へ
と最短距離でプリント配線板へ排熱されることになる。
また、信号伝送経路も最短になるので高速信号伝送が容
易となる。
【００１５】本発明の請求項２によれば、配線板１１と
接続する半導体チップ１の合金系突起電極１０は配線板
１１の他面に設けた合金系突起端子１３の融点よりも高
い組成・成分からなっているため、プリント配線板に本
発明の樹脂封止型半導体装置をリフロー実装するときの
加熱温度、すなわち、融点は、半導体装置内部の合金系
突起電極の融点よりも低くできるため、半導体装置内部
の信頼性の確保が可能となる。
接続する半導体チップ１の合金系突起電極１０は配線板
１１の他面に設けた合金系突起端子１３の融点よりも高
い組成・成分からなっているため、プリント配線板に本
発明の樹脂封止型半導体装置をリフロー実装するときの
加熱温度、すなわち、融点は、半導体装置内部の合金系
突起電極の融点よりも低くできるため、半導体装置内部
の信頼性の確保が可能となる。
【００１６】また、本発明の請求項３によれば、合金系
突起電極１０が前記半導体チップ１の主面内の全て、も
しくは、その一部に形成されているため、半導体チップ
１上の電極数が多くなったとしても、半導体チップ１の
主面に電極間の距離を大きく確保することができる。従
って、合金系突起電極１０の形成および配線板１１と半
導体チップ１との接合が歩留り良く行うことができる。
また、半導体チップ１の主面上で発熱量の多い部分にも
柔軟に突起電極１０を配置することができるので、排熱
性の最大化が可能となる。
突起電極１０が前記半導体チップ１の主面内の全て、も
しくは、その一部に形成されているため、半導体チップ
１上の電極数が多くなったとしても、半導体チップ１の
主面に電極間の距離を大きく確保することができる。従
って、合金系突起電極１０の形成および配線板１１と半
導体チップ１との接合が歩留り良く行うことができる。
また、半導体チップ１の主面上で発熱量の多い部分にも
柔軟に突起電極１０を配置することができるので、排熱
性の最大化が可能となる。
【００１７】本発明の請求項４によれば、樹脂封止部７
の上面に金属板２３を載置、もしくは、金属ブタ２４で
嵌合させているので、半導体チップ１に発生した熱は、
樹脂封止部７を経由して、上記金属板２３や金属ブタ２
４に伝達され、空冷作用を著しく改善することができ
る。
の上面に金属板２３を載置、もしくは、金属ブタ２４で
嵌合させているので、半導体チップ１に発生した熱は、
樹脂封止部７を経由して、上記金属板２３や金属ブタ２
４に伝達され、空冷作用を著しく改善することができ
る。
【００１８】本発明の請求項５によれば、樹脂封止部７
の上面に前記半導体チップ１の裏面を露出させているの
で、半導体チップ１と空冷作用を有する上記金属板２３
や金属ブタ２４とが直接接触することにより、伝熱性は
さらに向上して空冷作用を増進させることができる。
の上面に前記半導体チップ１の裏面を露出させているの
で、半導体チップ１と空冷作用を有する上記金属板２３
や金属ブタ２４とが直接接触することにより、伝熱性は
さらに向上して空冷作用を増進させることができる。
【００１９】本発明の請求項６によれば、少なくとも１
つの半導体チップ１が搭載された配線板１１は、いわゆ
る、ヒートスプレッダーとなり、配線板１１からリード
へと効率的に排熱させることができる。
つの半導体チップ１が搭載された配線板１１は、いわゆ
る、ヒートスプレッダーとなり、配線板１１からリード
へと効率的に排熱させることができる。
【００２０】本発明の請求項７によれば、配線板１１の
両面に半導体チップ１が載置されているため、複数の半
導体記憶チップを用いれば半導体記憶装置としての記憶
密度を容易に向上させることができ、さらには、半導体
制御チップと半導体記憶チップとを組み合わせて用いれ
ば高性能な半導体装置を容易に、且つ、コンパクトに構
成できる。
両面に半導体チップ１が載置されているため、複数の半
導体記憶チップを用いれば半導体記憶装置としての記憶
密度を容易に向上させることができ、さらには、半導体
制御チップと半導体記憶チップとを組み合わせて用いれ
ば高性能な半導体装置を容易に、且つ、コンパクトに構
成できる。
【００２１】
【実施例】以下、本発明の樹脂封止型半導体装置の実施
例を図面を参照して詳細に説明する。
例を図面を参照して詳細に説明する。
【００２２】図１は本発明の樹脂封止型半導体装置の樹
脂封止部の１つの象限を切欠いて示す第１の実施例の斜
視図、図２は図１のＸ−Ｘ′における断面図である。図
１及び図２において、１は樹脂封止型半導体装置の半導
体チップ、１０は半導体チップ１の主面上に形成された
複数の合金系突起電極であり、半導体チップ１の金属電
極（図示せず）の上部に形成されている。合金系突起電
極１０は本実施例では、Ｓｎ（錫）：Ｐｂ（鉛）＝１：
９の組成・成分からなる半田で、メッキ技術と写真露光
技術を用いて形成されており、半田量は全て均一で、且
つ、一度リフローされたものが用いられている。このた
め、合金系突起電極１０の各々は、同一の球径、同一の
球の形状、同一の突起高さを有することが可能となり、
後述する半田のリフロー溶融により一括して電極の接続
及び接合を可能にさせている。
脂封止部の１つの象限を切欠いて示す第１の実施例の斜
視図、図２は図１のＸ−Ｘ′における断面図である。図
１及び図２において、１は樹脂封止型半導体装置の半導
体チップ、１０は半導体チップ１の主面上に形成された
複数の合金系突起電極であり、半導体チップ１の金属電
極（図示せず）の上部に形成されている。合金系突起電
極１０は本実施例では、Ｓｎ（錫）：Ｐｂ（鉛）＝１：
９の組成・成分からなる半田で、メッキ技術と写真露光
技術を用いて形成されており、半田量は全て均一で、且
つ、一度リフローされたものが用いられている。このた
め、合金系突起電極１０の各々は、同一の球径、同一の
球の形状、同一の突起高さを有することが可能となり、
後述する半田のリフロー溶融により一括して電極の接続
及び接合を可能にさせている。
【００２３】１１は配線板であり、ここでは両面に配線
パターン１２が形成された両面プリント配線板１１が用
いられている。半導体チップ１と配線板１１との接続お
よび接合は、半導体チップ１のマウント時に、合金系突
起電極１０をＳｎ：Ｐｂ＝１：９の組成・成分の半田の
融点以上の温度に加熱して半田をリフロー融点させて行
っている。このため、半導体チップ１と配線板１１上の
配線パターン１２の接続及び接合は短時間で行うことが
できる。
パターン１２が形成された両面プリント配線板１１が用
いられている。半導体チップ１と配線板１１との接続お
よび接合は、半導体チップ１のマウント時に、合金系突
起電極１０をＳｎ：Ｐｂ＝１：９の組成・成分の半田の
融点以上の温度に加熱して半田をリフロー融点させて行
っている。このため、半導体チップ１と配線板１１上の
配線パターン１２の接続及び接合は短時間で行うことが
できる。
【００２４】１３は合金系突起端子であり、配線板１１
の裏面に形成された各配線パターン１２上に形成され
た、本実施例ではＳｎ：Ｐｂ＝４：６の組成・成分から
なる半田である。合金系突起端子１３は、よく知られた
半田のスクリーン印刷技術とリフロー技術のみで形成さ
れる。半田量は全て同一で、且つ、一度リフローされて
いるため、合金系突起端子１３の各々は、同一の球径、
同一の球の形状、同一の突起高さを有している。
の裏面に形成された各配線パターン１２上に形成され
た、本実施例ではＳｎ：Ｐｂ＝４：６の組成・成分から
なる半田である。合金系突起端子１３は、よく知られた
半田のスクリーン印刷技術とリフロー技術のみで形成さ
れる。半田量は全て同一で、且つ、一度リフローされて
いるため、合金系突起端子１３の各々は、同一の球径、
同一の球の形状、同一の突起高さを有している。
【００２５】配線板１１の表面にはソルダーレジスト膜
（図示せず）が各配線パターン１２の突起電極接合部、
突起端子形成部を露出させて形成されている。このソル
ダーレジスト膜により、樹脂封止時の樹脂フラッシュの
発生防止、合金系突起電極１０のリフロー溶融の安定
性、合金系突起端子１３のリフロー溶融の安定性を実現
させている。７は樹脂封止部であり、溶融石英やエポキ
シ樹脂を主成分とし、良く知られているトランスファー
モールド成形法により形成されている。
（図示せず）が各配線パターン１２の突起電極接合部、
突起端子形成部を露出させて形成されている。このソル
ダーレジスト膜により、樹脂封止時の樹脂フラッシュの
発生防止、合金系突起電極１０のリフロー溶融の安定
性、合金系突起端子１３のリフロー溶融の安定性を実現
させている。７は樹脂封止部であり、溶融石英やエポキ
シ樹脂を主成分とし、良く知られているトランスファー
モールド成形法により形成されている。
【００２６】図１及び図２に示した第１の実施例の樹脂
封止型半導体装置は、電子機器を構成するプリント配線
板１１へリフロー実装されることになるが、合金系突起
端子１３が全て同一の突起高さを有しているために合金
系突起端子１３の先端は同一平面Ｙ面を構成することに
なる。従って、リフロー時に合金系突起端子１３はプリ
ント配線に接触することにより、リフロー加熱したとき
に確実で、且つ、良好なリフロー溶融と合金接合が得ら
れることになる。
封止型半導体装置は、電子機器を構成するプリント配線
板１１へリフロー実装されることになるが、合金系突起
端子１３が全て同一の突起高さを有しているために合金
系突起端子１３の先端は同一平面Ｙ面を構成することに
なる。従って、リフロー時に合金系突起端子１３はプリ
ント配線に接触することにより、リフロー加熱したとき
に確実で、且つ、良好なリフロー溶融と合金接合が得ら
れることになる。
【００２７】前述の通り、合金系突起電極１０はＳｎ：
Ｐｂ＝１：９、合金系突起端子１３はＳｎ：Ｐｂ＝４：
６の半田からなっている。半田の融点はＳｎ：Ｐｂ＝
１：９の方がＳｎ：Ｐｂ＝４：６よりも高い。このた
め、合金系突起端子１３のリフロー実装時において、既
に合金接合されている合金系突起電極１０は溶融するこ
となく、品質・信頼性に対する悪影響は回避できる。
Ｐｂ＝１：９、合金系突起端子１３はＳｎ：Ｐｂ＝４：
６の半田からなっている。半田の融点はＳｎ：Ｐｂ＝
１：９の方がＳｎ：Ｐｂ＝４：６よりも高い。このた
め、合金系突起端子１３のリフロー実装時において、既
に合金接合されている合金系突起電極１０は溶融するこ
となく、品質・信頼性に対する悪影響は回避できる。
【００２８】ここで、配線板１１の両面にある配線パタ
ーン１２はバイアホール１５で電気的に接続されてお
り、伝送信号は半導体チップ１から合金系突起電極１
０、配線パターン１２、バイアホール１５、裏面側の配
線パターン１２、合金系突起端子１３を経由してプリン
ト配線板（図示せず）へと伝達することになり、その信
号伝達径路は最短で最も小さいインピーダンスで構成で
きるようになる。このため、高速伝送信号が不可欠な半
導体チップ１に対して非常に有効となる。
ーン１２はバイアホール１５で電気的に接続されてお
り、伝送信号は半導体チップ１から合金系突起電極１
０、配線パターン１２、バイアホール１５、裏面側の配
線パターン１２、合金系突起端子１３を経由してプリン
ト配線板（図示せず）へと伝達することになり、その信
号伝達径路は最短で最も小さいインピーダンスで構成で
きるようになる。このため、高速伝送信号が不可欠な半
導体チップ１に対して非常に有効となる。
【００２９】さらに、高速伝送信号が不可欠となる半導
体チップ１等は一般的に発生する熱も大きくなるが、こ
の熱も前述の信号伝送径路により、半導体チップ１から
プリント配線板へと効率的に伝導され、排熱されるよう
になる。このため、高い発熱量を有する半導体チップ１
に対しても非常に有効となる。
体チップ１等は一般的に発生する熱も大きくなるが、こ
の熱も前述の信号伝送径路により、半導体チップ１から
プリント配線板へと効率的に伝導され、排熱されるよう
になる。このため、高い発熱量を有する半導体チップ１
に対しても非常に有効となる。
【００３０】そして、配線板１１の内層として電源電圧
プレーン、接地プレーンといった金属箔より構成した４
層プリント配線板以上の、いわゆる、多層プリント配線
板を用いれば、インピーダンス制御の容易性の向上、ヒ
ートスプレッダー機能の向上が増進され、これらの高速
信号伝送性、そして排熱性がさらに高まる。
プレーン、接地プレーンといった金属箔より構成した４
層プリント配線板以上の、いわゆる、多層プリント配線
板を用いれば、インピーダンス制御の容易性の向上、ヒ
ートスプレッダー機能の向上が増進され、これらの高速
信号伝送性、そして排熱性がさらに高まる。
【００３１】図３及び図４は本発明の樹脂封止型半導体
装置の第１の実施例の製造方法を示すもので、特に図３
はその製造工程フローを示す図、図４はその製造方法の
工程フローにおける代表的な状態図を示す斜視図であ
る。まず、工程フロー図の図３に基づいて本発明の樹脂
封止型半導体装置の製造方法を説明する。ウェハー状態
で形成されたＳｎ：Ｐｂ＝１：９の半田からなる合金系
突起電極１０（ステップ（１））はリフロー溶融された
後、ダイシング工程（ステップ（２））で１つ１つ半導
体チップ１に分離される。このように分離された半導体
チップ１はフェイスダウンボンディング法により、供給
されたフレーム状配線板に半導体チップ１の裏面側から
加熱されながらマウントされ、リフロー溶融され、接合
は完了する（ステップ（４））。このフレーム状配線板
の状態のままで、トランスファーモールド成形法により
半導体チップ１を搭載した面のみにトランスファーモー
ルド成形した後（ステップ（５））、配線板の他面（半
導体チップを搭載した面の裏面）に合金系突起端子１３
を形成する（ステップ（６））。
装置の第１の実施例の製造方法を示すもので、特に図３
はその製造工程フローを示す図、図４はその製造方法の
工程フローにおける代表的な状態図を示す斜視図であ
る。まず、工程フロー図の図３に基づいて本発明の樹脂
封止型半導体装置の製造方法を説明する。ウェハー状態
で形成されたＳｎ：Ｐｂ＝１：９の半田からなる合金系
突起電極１０（ステップ（１））はリフロー溶融された
後、ダイシング工程（ステップ（２））で１つ１つ半導
体チップ１に分離される。このように分離された半導体
チップ１はフェイスダウンボンディング法により、供給
されたフレーム状配線板に半導体チップ１の裏面側から
加熱されながらマウントされ、リフロー溶融され、接合
は完了する（ステップ（４））。このフレーム状配線板
の状態のままで、トランスファーモールド成形法により
半導体チップ１を搭載した面のみにトランスファーモー
ルド成形した後（ステップ（５））、配線板の他面（半
導体チップを搭載した面の裏面）に合金系突起端子１３
を形成する（ステップ（６））。
【００３２】この後、電気的特性、機能の測定・検査、
およびバーイン試験を行い（ステップ（７））、不良品
を取り除いて良品のみを配線板から切り離して単個化
し、最後に、合金系突起端子１３を球状にするためのリ
フローをかける（ステップ（８））。そして、良く知ら
れた表面実装法により、プリント配線板に樹脂封止型半
導体装置を実装する（ステップ（９））。これらの生産
設備は既存の生産設備のほとんどがそのまま使える工程
であるため、非常に設備投資効率が良い。
およびバーイン試験を行い（ステップ（７））、不良品
を取り除いて良品のみを配線板から切り離して単個化
し、最後に、合金系突起端子１３を球状にするためのリ
フローをかける（ステップ（８））。そして、良く知ら
れた表面実装法により、プリント配線板に樹脂封止型半
導体装置を実装する（ステップ（９））。これらの生産
設備は既存の生産設備のほとんどがそのまま使える工程
であるため、非常に設備投資効率が良い。
【００３３】図４（ａ）は、図３のステップ（３）の工
程で供給されるフレーム状配線板１８の斜視図であり、
複数個の半導体チップ搭載部１９及び配線パターン１２
を備えたもので、この半導体チップ搭載部１９が最終的
に前述の配線板１１となる。フレーム状配線板１８には
半導体チップ搭載部１９を形成するようにスリット２０
が形成されており、半導体チップ搭載部１９は四隅のコ
ーナー部に設けられたサポートバー２１によって支持さ
れている。
程で供給されるフレーム状配線板１８の斜視図であり、
複数個の半導体チップ搭載部１９及び配線パターン１２
を備えたもので、この半導体チップ搭載部１９が最終的
に前述の配線板１１となる。フレーム状配線板１８には
半導体チップ搭載部１９を形成するようにスリット２０
が形成されており、半導体チップ搭載部１９は四隅のコ
ーナー部に設けられたサポートバー２１によって支持さ
れている。
【００３４】図４（ｂ）は、図３のステップ（４）で示
された半導体チップ１が半導体チップ搭載部１９にマウ
ントされ、突起電極１０がリフロー溶融され、配線板１
８上の配線パターン１２と接合が完了した状態図であ
る。同様に、図４（ｃ）は、図３のステップ（５）のモ
ールド成形後の状態図であり、この状態で図３のステッ
プ（６）突起端子形成工程と、図３のステップ（７）測
定・バーイン工程が処理されることになる。図３のステ
ップ（６）の突起端子形成工程では、突起端子として上
記合金系突起電極１０より融点の低いＳｎ：Ｐｂ＝４：
６の半田を使用する。そして、図３のステップ（８）単
個化の工程で、コーナー部のサポートバー２１（１チッ
プで４隅）を切断することにより、１つ１つの樹脂封止
型半導体装置ができあがることになるのである。
された半導体チップ１が半導体チップ搭載部１９にマウ
ントされ、突起電極１０がリフロー溶融され、配線板１
８上の配線パターン１２と接合が完了した状態図であ
る。同様に、図４（ｃ）は、図３のステップ（５）のモ
ールド成形後の状態図であり、この状態で図３のステッ
プ（６）突起端子形成工程と、図３のステップ（７）測
定・バーイン工程が処理されることになる。図３のステ
ップ（６）の突起端子形成工程では、突起端子として上
記合金系突起電極１０より融点の低いＳｎ：Ｐｂ＝４：
６の半田を使用する。そして、図３のステップ（８）単
個化の工程で、コーナー部のサポートバー２１（１チッ
プで４隅）を切断することにより、１つ１つの樹脂封止
型半導体装置ができあがることになるのである。
【００３５】このように、一括してリフロー溶融、リフ
ロー接合ができる合金系突起電極を用いているため、１
個の半導体チップを一度に行うことができ、且つ、複数
個の半導体チップ搭載部を備えたフレーム状配線板を用
いているため、連続的に処理できるようになる。その結
果、多数個の半導体チップを短時間に搭載でき、生産性
は飛躍的に向上する。更に、モールド成形、フレーム状
配線板裏面への合金系突起端子の形成、１つ１つの半導
体装置への分離および単個化もフレーム状配線板状態で
複数個同時にできるようになるため、全体の生産性は大
きく向上し、安価な樹脂封止型半導体装置を得ることが
できる。
ロー接合ができる合金系突起電極を用いているため、１
個の半導体チップを一度に行うことができ、且つ、複数
個の半導体チップ搭載部を備えたフレーム状配線板を用
いているため、連続的に処理できるようになる。その結
果、多数個の半導体チップを短時間に搭載でき、生産性
は飛躍的に向上する。更に、モールド成形、フレーム状
配線板裏面への合金系突起端子の形成、１つ１つの半導
体装置への分離および単個化もフレーム状配線板状態で
複数個同時にできるようになるため、全体の生産性は大
きく向上し、安価な樹脂封止型半導体装置を得ることが
できる。
【００３６】図５は本発明の樹脂封止型半導体装置の第
１の実施例の第１の変形例を示すもので、半導体チップ
の斜視図である。図３において、半導体チップ１の主面
上に、例えば３列の同一間隔をもった合金系突起電極１
０、１０、・・・を形成させている。このため、合金系
突起電極１０の配設個数が多くなったとしても、合金系
突起電極１０のリフロー接合に支障がない間隔まで電極
間の距離を大きく確保することができるので、マウン
ト、合金系突起電極の接合を歩留り良く行える。図５の
ように合金系突起電極の配置は、半導体チップの金属配
線層と保護用酸化膜を各々一層づつ追加することにより
実現できることは周知の事実である。尚、信号の入出力
部分等、半導体チップの主面上で、回路および電極が集
中して発熱量が多くなる部分にも柔軟に突起電極を配置
できるようになり、プリント配線板の設計自由度を半導
体チップの設計自由度を犠牲にすることなく、向上させ
ることはもちろんのこと、プリント配線板への排熱性の
最大化・最適化が実現できる。
１の実施例の第１の変形例を示すもので、半導体チップ
の斜視図である。図３において、半導体チップ１の主面
上に、例えば３列の同一間隔をもった合金系突起電極１
０、１０、・・・を形成させている。このため、合金系
突起電極１０の配設個数が多くなったとしても、合金系
突起電極１０のリフロー接合に支障がない間隔まで電極
間の距離を大きく確保することができるので、マウン
ト、合金系突起電極の接合を歩留り良く行える。図５の
ように合金系突起電極の配置は、半導体チップの金属配
線層と保護用酸化膜を各々一層づつ追加することにより
実現できることは周知の事実である。尚、信号の入出力
部分等、半導体チップの主面上で、回路および電極が集
中して発熱量が多くなる部分にも柔軟に突起電極を配置
できるようになり、プリント配線板の設計自由度を半導
体チップの設計自由度を犠牲にすることなく、向上させ
ることはもちろんのこと、プリント配線板への排熱性の
最大化・最適化が実現できる。
【００３７】図６及び図７は本発明の樹脂封止型半導体
装置の第１の実施例のそれぞれ第２の変形例及び第３の
変形例を示す断面図である。図６は、樹脂封止部７の上
部に凹部を形成して、半導体チップ１の裏面を露出さ
せ、その露出部に高熱伝導性接着剤２２を塗布して、放
熱用フィンとして機能を有する金属板２３を接着・固定
したものである。図７は、樹脂封止部７に嵌合するよう
な金属ブタ２４を接着・固定したものである。これらの
金属板２３、金属ブタ２４は、半導体装置の実装環境下
で空冷（風冷）が期待できる場合は有効となり、プリン
ト配線板への排熱のみならず、半導体チップ１に発生し
た熱を空中へ熱伝達させることが容易となるので半導体
装置の排熱性がより向上する。
装置の第１の実施例のそれぞれ第２の変形例及び第３の
変形例を示す断面図である。図６は、樹脂封止部７の上
部に凹部を形成して、半導体チップ１の裏面を露出さ
せ、その露出部に高熱伝導性接着剤２２を塗布して、放
熱用フィンとして機能を有する金属板２３を接着・固定
したものである。図７は、樹脂封止部７に嵌合するよう
な金属ブタ２４を接着・固定したものである。これらの
金属板２３、金属ブタ２４は、半導体装置の実装環境下
で空冷（風冷）が期待できる場合は有効となり、プリン
ト配線板への排熱のみならず、半導体チップ１に発生し
た熱を空中へ熱伝達させることが容易となるので半導体
装置の排熱性がより向上する。
【００３８】図８は本発明の樹脂封止型半導体装置の第
２の実施例を示す断面図である。図面によれば、配線板
１１の配線パターン１２は配線パターン２５により配線
板１１の周縁部に引き伸ばされ、バイアホール２６を経
由させて外部端子との接続を目的とした配線ランドパタ
ーン２７へと接続されている。この配線ランドパターン
２７はリードフレームのインナーリード２８の内端部と
Ａｕ−Ｓｎ合金等の合金接合により接合・固着されてい
る。
２の実施例を示す断面図である。図面によれば、配線板
１１の配線パターン１２は配線パターン２５により配線
板１１の周縁部に引き伸ばされ、バイアホール２６を経
由させて外部端子との接続を目的とした配線ランドパタ
ーン２７へと接続されている。この配線ランドパターン
２７はリードフレームのインナーリード２８の内端部と
Ａｕ−Ｓｎ合金等の合金接合により接合・固着されてい
る。
【００３９】工程フローとしては、リードフレーム状態
のインナーリード２８の内端部に配線板１１がＡｕ−Ｓ
ｎ合金接合により、接合・固定され、半導体チップ１が
合金系突起電極１０を介して、配線板１１の上面の配線
パターン１２にリフロー溶融・接合された後、樹脂封止
部７がモールド成形されることになる。配線板１１へマ
ウントする半導体チップ１は１個である必要はなく、複
数個の半導体チップ１のマウントも可能であることは言
うまでもない。
のインナーリード２８の内端部に配線板１１がＡｕ−Ｓ
ｎ合金接合により、接合・固定され、半導体チップ１が
合金系突起電極１０を介して、配線板１１の上面の配線
パターン１２にリフロー溶融・接合された後、樹脂封止
部７がモールド成形されることになる。配線板１１へマ
ウントする半導体チップ１は１個である必要はなく、複
数個の半導体チップ１のマウントも可能であることは言
うまでもない。
【００４０】このような構造にすることにより、生産性
の向上はもちろんのこと、半導体チップ１が搭載された
配線板１１はヒートスプレッダーとなって作用し、配線
板１１からインナーリード２８、アウターリード２９を
経由して効率的にプリント配線板（図示せず）へ排熱す
ることができるようになる。また、配線板１１に多層プ
リント配線板を用いれば、高速信号伝送性も、そして、
排熱性も同時に改善することができるのは前述の第１の
実施例と同様である。
の向上はもちろんのこと、半導体チップ１が搭載された
配線板１１はヒートスプレッダーとなって作用し、配線
板１１からインナーリード２８、アウターリード２９を
経由して効率的にプリント配線板（図示せず）へ排熱す
ることができるようになる。また、配線板１１に多層プ
リント配線板を用いれば、高速信号伝送性も、そして、
排熱性も同時に改善することができるのは前述の第１の
実施例と同様である。
【００４１】図９は本発明の樹脂封止型半導体装置の第
２の実施例の変形例である。図９によれば、配線板１１
の両面に半導体チップ１、半導体チップ１ｂが搭載され
ており、その組合せは半導体記憶チップ同士であっても
良いし、半導体記憶チップと半導体制御チップであって
も良い。半導体記憶チップ同士の場合は、半導体装置あ
たりの記憶容量を２倍にでき、また、半導体記憶チップ
と半導体制御チップの組合せの場合は、制御速度、処理
速度の向上を図ることができ、実装面積を小さくしなが
ら高性能な半導体装置を容易に構成することができるよ
うになる。
２の実施例の変形例である。図９によれば、配線板１１
の両面に半導体チップ１、半導体チップ１ｂが搭載され
ており、その組合せは半導体記憶チップ同士であっても
良いし、半導体記憶チップと半導体制御チップであって
も良い。半導体記憶チップ同士の場合は、半導体装置あ
たりの記憶容量を２倍にでき、また、半導体記憶チップ
と半導体制御チップの組合せの場合は、制御速度、処理
速度の向上を図ることができ、実装面積を小さくしなが
ら高性能な半導体装置を容易に構成することができるよ
うになる。
【００４２】
【発明の効果】本発明によれば、発熱量の大きな半導体
を搭載でき、且つ高密度実装に適し、且つ、高速信号伝
送に適した表面実装型の小型・軽量の高性能な樹脂封止
型半導体装置を安価に提供できる。
を搭載でき、且つ高密度実装に適し、且つ、高速信号伝
送に適した表面実装型の小型・軽量の高性能な樹脂封止
型半導体装置を安価に提供できる。
【図１】本発明の樹脂封止型半導体装置の第１実施例斜
視図である。
視図である。
【図２】図１のＸ−Ｘ′断面図である。
【図３】図１の装置の製造工程フロー図である。
【図４】図３の工程フローの一部状態斜視図である。
【図５】半導体チップ斜視図である。
【図６】本発明の変形例を示す断面図である。
【図７】本発明の他の変形例を示す断面図である。
【図８】本発明の樹脂封止型半導体装置の第２実施例断
面図である。
面図である。
【図９】図８の変形例断面図である。
【図１０】従来の樹脂封止型半導体装置模式断面図であ
る。
る。
１ 半導体チップ ２ ダイパット ３ 導電性エポキシ樹脂 ４ インナーリードフレーム ５ 金属導線 ６ アウターリード ７ 樹脂封止部 １０ 合金系突起電極 １１，１８ 配線板 １２，２５ 配線パターン １３ 合金突起端子 １５ バイアホール １９ 半導体チップ搭載部 ２０ スリット ２１ サポートバー ２２ 高熱伝導性接着剤 ２３ 金属板 ２４ 金属ブタ ２６ バイアホール ２７ 配線ランドパターン ２８ インナーリード ２９ アウターリード
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｘ
Claims (7)
- 【請求項１】 主面上に合金系突起電極を設けた半導体
チップと配線板とを電気的に接続、且つ接合してなり、
前記半導体チップを樹脂封止し、且つ前記配線板の他面
に合金系突起端子を具備してなることを特徴とする樹脂
封止型半導体装置。 - 【請求項２】 前記合金系突起電極は、前記合金系突起
端子の融点よりも高い組成・成分からなることを特徴と
する請求項１記載の樹脂封止型半導体装置。 - 【請求項３】 前記合金系突起電極は、前記半導体チッ
プの主面内の全て、もしくは、その一部に形成されてい
ることを特徴とする特許請求項１又は２記載の樹脂封止
型半導体装置。 - 【請求項４】 樹脂封止部の上面に金属板を載置、もし
くは、金属ブタを嵌合させたことを特徴とする請求項１
〜３のいずれか１項に記載の樹脂封止型半導体装置。 - 【請求項５】 樹脂封止部の上面に前記半導体チップ裏
面を露出させたことを特徴とする請求項４記載の樹脂封
止型半導体装置。 - 【請求項６】 配線板と少なくとも１つの半導体チップ
とリードフレームからなり、半導体チップと配線板は前
記半導体チップの主面上に形成された合金系突起電極に
より接続、且つ、接合され、配線板とリードフレームは
合金材料により接続、且つ、接合されていることを特徴
とする樹脂封止型半導体装置。 - 【請求項７】 前記配線板の両面に半導体チップが載置
されていることを特徴とする請求項６記載の樹脂封止型
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142212A JPH06349973A (ja) | 1993-06-14 | 1993-06-14 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142212A JPH06349973A (ja) | 1993-06-14 | 1993-06-14 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349973A true JPH06349973A (ja) | 1994-12-22 |
Family
ID=15310011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142212A Pending JPH06349973A (ja) | 1993-06-14 | 1993-06-14 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349973A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996042107A1 (en) * | 1995-06-13 | 1996-12-27 | Hitachi Chemical Company, Ltd. | Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device |
| JPH09321212A (ja) * | 1996-05-30 | 1997-12-12 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| JP2010514208A (ja) * | 2006-12-21 | 2010-04-30 | アギア システムズ インコーポレーテッド | 回路ダイの熱的性能の高いパッケージング |
| US8344490B2 (en) | 2005-02-18 | 2013-01-01 | Fujitsu Semiconductor Limited | Semiconductor device having a high frequency electrode positioned with a via hole |
| JP2014179602A (ja) * | 2013-03-13 | 2014-09-25 | Freescale Semiconductor Inc | ヒートスプレッダを有する半導体デバイスアセンブリ |
| WO2017221601A1 (ja) * | 2016-06-23 | 2017-12-28 | 株式会社東海理化電機製作所 | モジュール及びその製造方法 |
-
1993
- 1993-06-14 JP JP5142212A patent/JPH06349973A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996042107A1 (en) * | 1995-06-13 | 1996-12-27 | Hitachi Chemical Company, Ltd. | Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device |
| US6223429B1 (en) | 1995-06-13 | 2001-05-01 | Hitachi Chemical Company, Ltd. | Method of production of semiconductor device |
| JPH09321212A (ja) * | 1996-05-30 | 1997-12-12 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| US8344490B2 (en) | 2005-02-18 | 2013-01-01 | Fujitsu Semiconductor Limited | Semiconductor device having a high frequency electrode positioned with a via hole |
| US9076789B2 (en) | 2005-02-18 | 2015-07-07 | Socionext Inc. | Semiconductor device having a high frequency external connection electrode positioned within a via hole |
| JP2010514208A (ja) * | 2006-12-21 | 2010-04-30 | アギア システムズ インコーポレーテッド | 回路ダイの熱的性能の高いパッケージング |
| JP2014179602A (ja) * | 2013-03-13 | 2014-09-25 | Freescale Semiconductor Inc | ヒートスプレッダを有する半導体デバイスアセンブリ |
| WO2017221601A1 (ja) * | 2016-06-23 | 2017-12-28 | 株式会社東海理化電機製作所 | モジュール及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| JPH08153834A (ja) | Ｍｃｍキャリア | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| TWI792588B (zh) | 半導體封裝 | |
| JPH06349973A (ja) | 樹脂封止型半導体装置 | |
| JP3569386B2 (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH0855875A (ja) | 半導体装置 | |
| JPH0322544A (ja) | 半導体装置 | |
| JP2004235217A (ja) | 半導体装置及び電子装置の製造方法 | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| KR100331070B1 (ko) | 칩싸이즈반도체패키지의 구조 및 그 제조 방법 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| JPH11126856A (ja) | 半導体装置の製造方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JP2001135668A (ja) | 半導体装置およびその製造方法 | |
| KR20000001410A (ko) | 볼그리드어레이 패키지 |