JP2014179602A - ヒートスプレッダを有する半導体デバイスアセンブリ - Google Patents
ヒートスプレッダを有する半導体デバイスアセンブリ Download PDFInfo
- Publication number
- JP2014179602A JP2014179602A JP2014034907A JP2014034907A JP2014179602A JP 2014179602 A JP2014179602 A JP 2014179602A JP 2014034907 A JP2014034907 A JP 2014034907A JP 2014034907 A JP2014034907 A JP 2014034907A JP 2014179602 A JP2014179602 A JP 2014179602A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor die
- pedestal portion
- package
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 39
- 239000000565 sealant Substances 0.000 claims description 32
- 230000001070 adhesive effect Effects 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 abstract 3
- 238000007789 sealing Methods 0.000 abstract 3
- 238000000465 moulding Methods 0.000 description 23
- 150000001875 compounds Chemical class 0.000 description 18
- 239000008393 encapsulating agent Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】パッケージ半導体デバイスは、パッケージ基板と、パッケージ基板上の半導体ダイと、半導体ダイおよびパッケージ基板の上の封止剤と、台座部分および台座部分を包囲する外側部分を有するヒートスプレッダとを含む。封止剤は、半導体ダイの周縁内の開口を含む。ヒートスプレッダの台座部分の底面は半導体ダイの上面に向き合い、開口の第1の部分および封止剤の少なくとも一部分は台座部分の底面と半導体ダイとの間にある。
【選択図】図1
Description
一実施形態において、成形コンパウンド110を形成するのにフィルム補助成形が使用されてもよく、当該成形の間、材料薄膜104は、リール103の間で伸張し、成形工程の間、吸着によって上側成形ツール112の接触面に対して保持される。代替的に、半導体ダイアセンブリは、ダイ106がはんだボールによってパッケージ基板102に取り付けられているフリップ・チップ・アセンブリであってもよく、はんだボールは、ダイ106と基板102との間で信号を通信するための電気接続を提供する。
別の態様において、台座の底面と半導体ダイとの間の封止剤の厚さは、台座部分の底面の周縁の外部のおよび、半導体ダイの周縁の内部の封止剤の厚さよりも小さい。
別の態様において、封止剤は、半導体ダイの周縁内に複数の開口を備えることができる。複数の開口の各開口は、台座部分の底面と半導体ダイとの間の第1の部分と、台座部分の底面の周縁の外部で、かつ半導体ダイの周縁の内部の第2の部分とを備える。
別の態様において、ヒートスプレッダは、台座部分を包囲する外側部分を備えることができ、台座部分の底面は、外側部分の底面とは異なる高度(different elevation)にある。
他の実施形態において、パッケージ半導体デバイスは、パッケージ基板と、パッケージ基板上の半導体ダイと、半導体ダイおよびパッケージ基板の上の封止剤とを備えることができる。封止剤は、開口と、開口内の複数の突起とを備え、開口は、半導体ダイの周縁の内側に位置する周縁を有し、複数の突起は、開口の周縁から半導体ダイの上面に向かって伸張する。ヒートスプレッダは、台座部分と、台座部分を包囲する外側部分とを有することができる。台座部分は、半導体ダイの上に配置されうる。複数の突起および開口の少なくとも一部分は、台座部分と半導体ダイとの間に配置されうる。
別の態様において、台座部分の底面は、半導体ダイの上面に向き合う。開口の周縁の少なくとも一部分は、ヒートスプレッダの台座部分の底面の周縁の外部に、かつ半導体ダイの周縁の内部に位置されうる。
別の態様において、複数の突起のうちの第1の突起は、開口の全幅に伸張することができる。
別の態様において、台座部分は、外側部分に対して沈んだ位置にあることができ、それによって、内側部分は、半導体ダイの上の界面材料に接触し、外側部分は封止剤の上の接着剤に接触する。
また他の実施形態において、パッケージ半導体デバイスを形成するための方法は、半導体ダイおよびパッケージ基板の上に封止剤を形成することを有することができる。半導体ダイは、パッケージ基板上に載置されることができ、封止剤は、半導体ダイの上面を露出させる開口を備えることができる。開口内の半導体ダイの上面に、界面材料が被着されることができる。ヒートスプレッダの台座部分は、界面材料に接触するように、位置づけられることができる。開口の第1の部分および封止剤の少なくとも一部分は、台座部分の底面と半導体ダイとの間に配置されうる。
さらに、本明細書において使用される場合、「1つ(”a”or”an”)」という用語は、1つまたは2つ以上として定義される。さらに、特許請求の範囲における「少なくとも1つの」および「1以上の」のような前置きの語句の使用は、不定冠詞「1つの(”a”or”an”)」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「1以上の」または「少なくとも1つの」および「1つの(”a”or”an”)」のような不定冠詞を含む場合であっても、1つだけのこのような要素を含む開示に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。
Claims (20)
- パッケージ半導体デバイスであって、
パッケージ基板と;
前記パッケージ基板上の半導体ダイと;
前記半導体ダイおよび前記パッケージ基板の上の封止剤であって、前記封止剤は前記半導体ダイの周縁内の開口を備えることと;
台座部分および前記台座部分を包囲する外側部分を有するヒートスプレッダと
を備え、
前記台座部分の底面は、前記半導体ダイの上面に向き合い、
前記開口の第1の部分および前記封止剤の少なくとも一部分は、前記台座部分の前記底面と前記半導体ダイとの間にある、パッケージ半導体デバイス。 - 前記開口の第2の部分は、前記台座部分の前記底面の周縁と前記半導体ダイの前記周縁との間にある、
請求項1に記載のパッケージ半導体デバイス。 - 前記台座部分の前記底面と前記半導体ダイとの間の前記封止剤の厚さは、前記台座部分の前記底面の周縁の外部の、かつ前記半導体ダイの周縁の内部の前記封止剤の厚さよりも小さい、
請求項1に記載のパッケージ半導体デバイス。 - 前記パッケージ半導体デバイスはさらに、前記開口内の界面材料を備える、
請求項1に記載のパッケージ半導体デバイス。 - 前記封止剤は、前記半導体ダイの前記周縁内に複数の開口を備え、
前記複数の開口の各開口は、前記台座部分の前記底面と前記半導体ダイとの間の第1の部分と、前記台座部分の前記底面の周縁の外部の、かつ前記半導体ダイの前記周縁の内部の第2の部分とを備える、
請求項1に記載のパッケージ半導体デバイス。 - 前記開口は、前記開口の周縁から前記半導体ダイの上面へと伸張する複数の突起を備え、
前記複数の突起の各々は、前記ヒートスプレッダの前記台座部分の前記底面と前記半導体ダイとの間にある、
請求項1に記載のパッケージ半導体デバイス。 - 前記ヒートスプレッダは、前記台座部分を包囲する外側部分を備え、
前記外側部分は、前記台座部分よりも薄い、
請求項1に記載のパッケージ半導体デバイス。 - 前記ヒートスプレッダは、前記台座部分を包囲する外側部分を備え、
前記台座部分の前記底面は、前記外側部分の底面とは異なる高度にある、
請求項1に記載のパッケージ半導体デバイス。 - 前記ヒートスプレッダの前記台座部分の前記底面と前記半導体ダイの前記上面との間の最短距離は、80マイクロメートル(ミクロン)未満である、
請求項1に記載のパッケージ半導体デバイス。 - パッケージ半導体デバイスであって、
パッケージ基板と;
前記パッケージ基板上の半導体ダイと;
前記半導体ダイおよび前記パッケージ基板の上の封止剤であって、前記封止剤は、前記半導体ダイの周縁内に位置する周縁を有する開口と、前記開口の周縁から前記半導体ダイの上面に向かって伸張する、前記開口内の複数の突起とを備えることと;
台座部分と、前記台座部分を包囲する外側部分とを有するヒートスプレッダと
を備え、
前記台座部分は、前記半導体ダイの上にあり、
前記複数の突起および前記開口の少なくとも一部分は、前記台座部分と前記半導体ダイとの間にある、パッケージ半導体デバイス。 - 前記パッケージ半導体デバイスはさらに、前記半導体ダイと前記ヒートスプレッダの前記台座部分との間に、前記開口内の界面材料(204)を備える、
請求項10に記載のパッケージ半導体デバイス。 - 前記台座部分の底面は、前記半導体ダイの前記上面に向き合い、
前記開口の前記周縁の少なくとも一部分は、前記ヒートスプレッダの前記台座部分の底面の周縁の外部に、かつ前記半導体ダイの前記周縁の内部に位置する、
請求項10に記載のパッケージ半導体デバイス。 - 前記台座部分の前記底面と前記半導体ダイとの間の前記封止剤の厚さは、前記台座部分の前記底面の周縁の外部の前記封止剤の厚さよりも小さい、
請求項10に記載のパッケージ半導体デバイス。 - 前記複数の突起のうちの第1の突起は、前記開口の全幅に伸張する、
請求項10に記載のパッケージ半導体デバイス。 - 前記ヒートスプレッダは、前記台座部分を包囲する外側部分を備え、
前記外側部分は、前記台座部分よりも薄い、
請求項10に記載のパッケージ半導体デバイス。 - 前記台座部分は、前記外側部分に対して沈んだ位置にあり、それによって、前記内側部分は前記半導体ダイの上の界面材料に接触し、前記外側部分は、前記封止剤の上の接着剤に接触する、
請求項10に記載のパッケージ半導体デバイス。 - 前記ヒートスプレッダの前記台座部分の前記底面と前記半導体ダイの前記上面との間の最短距離は、80マイクロメートル(ミクロン)未満である、
請求項10に記載のパッケージ半導体デバイス。 - パッケージ半導体デバイスを形成するための方法であって、前記方法は、
半導体ダイおよびパッケージ基板の上に封止剤を形成することであって、前記半導体ダイは前記パッケージ基板上に載置され、前記封止剤は、前記半導体ダイの上面を露出させる開口を備える、形成することと;
前記開口内の前記半導体ダイの前記上面に界面材料を被着させることと;
ヒートスプレッダの台座部分を、前記界面材料に接触するように位置づけることであって、前記開口の第1の部分および前記封止剤の少なくとも一部分は前記台座部分の底面と前記半導体ダイとの間にある、位置づけることと
を有する、方法。 - 前記台座部分の前記底面と前記半導体ダイとの間の前記封止剤の厚さは、前記台座部分の前記底面の周縁の外部の、かつ前記半導体ダイの周縁の内部の前記封止剤の厚さよりも小さい、
請求項18に記載の方法。 - 前記開口は、前記開口の周縁から前記半導体ダイの上面へと伸張する複数の突起を備え、
前記複数の突起の各々は、前記ヒートスプレッダの前記台座部分の前記底面と前記半導体ダイとの間にある、
請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/799,031 | 2013-03-13 | ||
US13/799,031 US8754521B1 (en) | 2013-03-13 | 2013-03-13 | Semiconductor device assembly having a heat spreader |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014179602A true JP2014179602A (ja) | 2014-09-25 |
JP2014179602A5 JP2014179602A5 (ja) | 2017-03-30 |
JP6288831B2 JP6288831B2 (ja) | 2018-03-07 |
Family
ID=50896797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014034907A Expired - Fee Related JP6288831B2 (ja) | 2013-03-13 | 2014-02-26 | ヒートスプレッダを有する半導体デバイスアセンブリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8754521B1 (ja) |
JP (1) | JP6288831B2 (ja) |
CN (1) | CN104051358B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9899290B2 (en) | 2016-03-23 | 2018-02-20 | Nxp Usa, Inc. | Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant |
JP6748501B2 (ja) * | 2016-07-14 | 2020-09-02 | ローム株式会社 | 電子部品およびその製造方法 |
US11373930B2 (en) | 2020-03-31 | 2022-06-28 | Cisco Technology, Inc. | Thermal packaging with fan out wafer level processing |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05211250A (ja) * | 1992-01-30 | 1993-08-20 | Nec Corp | 樹脂封止型半導体装置 |
JPH06232294A (ja) * | 1993-02-03 | 1994-08-19 | Hitachi Ltd | 半導体集積回路装置 |
JPH06349973A (ja) * | 1993-06-14 | 1994-12-22 | Sony Corp | 樹脂封止型半導体装置 |
US6146921A (en) * | 1998-09-16 | 2000-11-14 | Intel Corporation | Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink |
US20010019181A1 (en) * | 1999-12-31 | 2001-09-06 | Jung-Yu Lee | Structure of heat slug-equipped packages and the packaging method of the same |
JP2001358259A (ja) * | 2000-06-15 | 2001-12-26 | Seiko Epson Corp | 半導体パッケージ |
JP2007060812A (ja) * | 2005-08-24 | 2007-03-08 | Fuji Xerox Co Ltd | 電源装置及び電源システム |
US20120045871A1 (en) * | 2010-08-17 | 2012-02-23 | Samsung Electronics Co., Ltd | Method of manufacturing semiconductor package |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175612A (en) * | 1989-12-19 | 1992-12-29 | Lsi Logic Corporation | Heat sink for semiconductor device assembly |
US6507116B1 (en) | 1997-04-24 | 2003-01-14 | International Business Machines Corporation | Electronic package and method of forming |
US5982621A (en) * | 1998-11-23 | 1999-11-09 | Caesar Technology Inc. | Electronic device cooling arrangement |
US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
US20020079572A1 (en) | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
US6534859B1 (en) * | 2002-04-05 | 2003-03-18 | St. Assembly Test Services Ltd. | Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package |
-
2013
- 2013-03-13 US US13/799,031 patent/US8754521B1/en not_active Expired - Fee Related
-
2014
- 2014-02-26 JP JP2014034907A patent/JP6288831B2/ja not_active Expired - Fee Related
- 2014-03-06 CN CN201410079547.5A patent/CN104051358B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05211250A (ja) * | 1992-01-30 | 1993-08-20 | Nec Corp | 樹脂封止型半導体装置 |
JPH06232294A (ja) * | 1993-02-03 | 1994-08-19 | Hitachi Ltd | 半導体集積回路装置 |
JPH06349973A (ja) * | 1993-06-14 | 1994-12-22 | Sony Corp | 樹脂封止型半導体装置 |
US6146921A (en) * | 1998-09-16 | 2000-11-14 | Intel Corporation | Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink |
US20010019181A1 (en) * | 1999-12-31 | 2001-09-06 | Jung-Yu Lee | Structure of heat slug-equipped packages and the packaging method of the same |
JP2001358259A (ja) * | 2000-06-15 | 2001-12-26 | Seiko Epson Corp | 半導体パッケージ |
JP2007060812A (ja) * | 2005-08-24 | 2007-03-08 | Fuji Xerox Co Ltd | 電源装置及び電源システム |
US20120045871A1 (en) * | 2010-08-17 | 2012-02-23 | Samsung Electronics Co., Ltd | Method of manufacturing semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
CN104051358B (zh) | 2018-04-13 |
CN104051358A (zh) | 2014-09-17 |
US8754521B1 (en) | 2014-06-17 |
JP6288831B2 (ja) | 2018-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9111878B2 (en) | Method for forming a semiconductor device assembly having a heat spreader | |
US8836110B2 (en) | Heat spreader for use within a packaged semiconductor device | |
TW201312669A (zh) | 半導體封裝結構的製造方法 | |
TW200735307A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6288831B2 (ja) | ヒートスプレッダを有する半導体デバイスアセンブリ | |
JP2014150253A5 (ja) | ||
KR20140021143A (ko) | 리드 프레임 패키지 및 그 제조 방법 | |
TW200939423A (en) | Semiconductor package structure with heat sink | |
KR100782225B1 (ko) | 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지 | |
TW200828455A (en) | Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto | |
US9257311B2 (en) | Method of fabricating a semiconductor package with heat dissipating structure having a deformed supporting portion | |
JP6738813B2 (ja) | モールディングされたパッケージ及び製造方法 | |
TWI443785B (zh) | 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法 | |
EP2545584B1 (en) | Package having spaced apart heat sink | |
JP2015231027A (ja) | 半導体装置 | |
KR20010070247A (ko) | 수지봉지형 반도체장치 및 그 제조방법 | |
US9165855B1 (en) | Semiconductor device with die attached heat spreader | |
TW201828424A (zh) | 散熱件及具有散熱件之晶片封裝 | |
JP2012204667A (ja) | 半導体装置 | |
US9171786B1 (en) | Integrated circuit with recess for die attachment | |
WO2013037188A1 (en) | Pre-encapsulated islandless lead frame structures and manufacturing method | |
WO2013037187A1 (en) | A pre-encapsulated lead frame structure with island and manufacturing method | |
JP2012174912A (ja) | 半導体装置およびその製造方法 | |
JP2008147267A (ja) | 半導体装置とその製造方法、および放熱板付きリードフレーム | |
TWI597866B (zh) | 半導體封裝件及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6288831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |