TW201828424A - 散熱件及具有散熱件之晶片封裝 - Google Patents

散熱件及具有散熱件之晶片封裝 Download PDF

Info

Publication number
TW201828424A
TW201828424A TW106101797A TW106101797A TW201828424A TW 201828424 A TW201828424 A TW 201828424A TW 106101797 A TW106101797 A TW 106101797A TW 106101797 A TW106101797 A TW 106101797A TW 201828424 A TW201828424 A TW 201828424A
Authority
TW
Taiwan
Prior art keywords
heat dissipation
groove
heat
chip
circuit carrier
Prior art date
Application number
TW106101797A
Other languages
English (en)
Inventor
徐宏欣
藍源富
張連家
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW106101797A priority Critical patent/TW201828424A/zh
Priority to CN201710170090.2A priority patent/CN108336041A/zh
Priority to CN201720277304.1U priority patent/CN206595246U/zh
Publication of TW201828424A publication Critical patent/TW201828424A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一種散熱件，其包括一散熱主體以及多個延伸部。散熱主體具有一散熱面、位於散熱面上的至少一凹槽以及一位於散熱面上的環形凸起。環形凸起環繞至少一凹槽。多個延伸部分別從散熱主體之邊緣向外延伸。各延伸部分別具有一開口。此外，一種包含此散熱件的晶片封裝亦被提出。

Description

散熱件及具有散熱件之晶片封裝
本發明是有關於一種散熱件，且特別是有關於一種適於使用於晶片封裝中之散熱件。
一般而言，當晶片運作時，會產生大量的熱能。倘若熱能無法逸散而不斷地堆積在晶片內，晶片的溫度會持續地上升。如此一來，晶片可能會因為過熱而導致效能衰減或使用壽命縮短，嚴重者甚至造成永久性的損壞。為了預防晶片過熱導致暫時性或永久性的失效，通常須配置散熱件來降低晶片之工作溫度，進而讓晶片可正常運作。
在具有散熱件的晶片封裝製造過程中，通常是將散熱件配置於線路載板上，並使晶片位於散熱件與線路載板之間，接著一起置入模具中，然後將熔融的封裝膠體例如環氧模壓樹脂(Epoxy Molding Compound, EMC)注入模具，以使封裝膠體覆蓋線路載板、晶片以及部分的散熱件。接著，使封裝膠體冷卻並固化，以形成封裝層。
然而，因為模流的流速或流量不易控制，或是因為注入過程中所引起的擾動，所以封裝膠體有可能會局部地包覆散熱件的散熱面，進而導致晶片封裝的外觀出現瑕疵並且導致晶片封裝的散熱效率無法有效被提升。因此，如何進一步提升晶片封裝的散熱效率，實已成目前亟欲解決的課題。
本發明提供一種散熱件及具散熱件之晶片封裝，其具有良好的製造良率且可以提升晶片封裝的散熱效率。
本發明的一實施例提供一種散熱件，其包括一散熱主體以及多個延伸部。散熱主體具有一散熱面、位於散熱面上的至少一凹槽以及一位於散熱面上的環形凸起，且環形凸起環繞該至少一凹槽。多個延伸部分別從散熱主體之邊緣向外延伸，且各延伸部分別具有一開口。
本發明的另一實施例提供一種晶片封裝，其包括一線路載板、一晶片、一散熱件以及一封裝層。晶片配置於線路載板上並且與線路載板電性連接。散熱件配置於線路載板上以使晶片位於散熱主體與線路載板之間。封裝層覆蓋線路載板、晶片以及散熱件。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明的第一實施例的散熱件的上視示意圖。圖1B是圖1A中R1區域的放大圖。圖1C是沿圖1B中剖線A-A’的剖面示意圖。請先參照圖1A至圖1C，本實施例的散熱件100包括一散熱主體110以及多個延伸部130。散熱主體110具有一散熱面110a、位於散熱面110a上的一第一凹槽114以及一位於散熱面110a上的環形凸起112。環形凸起112環繞第一凹槽114。多個延伸部130分別從散熱主體110之邊緣向外延伸，且各延伸部130分別具有一開口130a。
散熱件100例如是藉由沖壓製程(stamping process)對金屬薄板進行沖壓所製成。在一些實施例中，可在沖壓製程進行之前，可以將金屬薄板預先切割成適於形成散熱件100的輪廓與尺寸，接著，再透過沖壓製程將具有特定輪廓與尺寸的金屬薄板對應地擠壓或彎曲，以形成散熱件100。在一些實施例中，可以透過水刀切割(water jet cutter)技術或雷射切割(laser cutting)技術將金屬薄板切割成適於形成散熱件100的輪廓與尺寸。在其他實施例中，金屬薄板的切割可在沖壓製程中一併進行。在本實施例中，散熱件100的散熱主體110與延伸部130為一體成形，且例如同為金屬材質，但本發明不限於此。
在本實施例中，散熱件100的散熱主體110為一圓形板狀體，第一凹槽114為一環形凹槽。環形凸起112位於散熱主體110的周緣，且環繞環形的第一凹槽114。第一凹槽114緊鄰環形凸起112，以使環形凸起112的側壁112a與第一凹槽114的側壁114a對齊。被第一凹槽114所包圍的散熱面110a例如為一平面。由於本實施例的散熱件100是以沖壓製程所製成，所以需要額外的擠壓部分的金屬薄板，以形成第一凹槽114。因此，在散熱面110a上受到額外擠壓的金屬材料可以對應地形成緊鄰於第一凹槽114的環形凸起112，以減少散熱面110a於沖壓製程中所形成的缺陷(如毛刺、波浪紋或撕裂紋)。如此一來，散熱件100具有良好的製造良率，且第一凹槽114所包圍的散熱面110a及/或位於散熱面110a相對側的底面可以為平面，而使散熱件100具有良好的散熱效率。
在本實施例中，散熱件100包含四個延伸部130，且四個延伸部130分別位於散熱主體110的邊緣，且由散熱主體110之邊緣向外延伸並彎曲，以於散熱件100下方形成一容置空間。如此一來，所形成的容置空間可使晶片封裝20(繪示於圖2A)中的晶片26(繪示於圖2A)容置於其中。各個延伸部130分別具有一開口130a，且散熱件100中的至少一開口130a允許模流通過。如此一來，在進行後續的注模製程(molding process)中，可以使熔融的封裝膠體(例如：環氧模壓樹脂)透過至少其中一個開口130a而填入容置空間中，進而覆蓋線路載板22(繪示於圖2A)、晶片26(繪示於圖2A)以及部分的散熱件100。接著，使封裝膠體冷卻並且固化，以形成封裝層24(繪示於圖2A)。
延伸部130具有第一傾斜部132、第一連接部134、第二傾斜部136與第二連接部138。在圖1C的剖面示意圖中，延伸部130的第一傾斜部132、第一連接部134、第二傾斜部136與部分的第二連接部138並不會出現在圖1B中的剖線A-A’上。但在圖1C中，仍然將延伸部130的第一傾斜部132、第一連接部134、第二傾斜部136與部分的第二連接部138的投影位置以虛線繪示，以表示其位置的對應關係。
在本實施例中，散熱件100藉由延伸部130的第二連接部138與線路載板22(繪示於圖2A)連接。在一實施例中，散熱件100與線路載板22(繪示於圖2A)之間例如可包含一黏著層(未繪示)，以使第二連接部138與線路載板22(繪示於圖2A)藉由黏著層相互連接。在另一實施例中，第二連接部138例如可具有一卡榫，且線路載板22(繪示於圖2A)可具有一對應於該卡榫的卡槽，以使第二連接部138與線路載板22(繪示於圖2A)可以互相卡合。在又一實施例中，線路載板22(繪示於圖2A)的表面可具有一對應於第二連接部138的凹陷，以使第二連接部138可直接置於線路載板22(繪示於圖2A)上。
在本實施例中，第二傾斜部136與第二連接部138連接，第一連接部134與第二傾斜部136連接，且第二傾斜部136位於第一連接部134與第二連接部138之間。如此一來，藉由散熱主體110、延伸部130的第一連接部134與延伸部130的第二傾斜部136可於散熱主體110下方形成用以容納晶片26(繪示於圖2A)的容置空間。在一實施例中，第二傾斜部136使散熱主體110與晶片26(繪示於圖2A)之間具有一適當間距，以使連接於晶片26(繪示於圖2A)與線路載板22(繪示於圖2A)之間的多個導線26a(繪示於圖2A)不會與散熱主體110接觸。第一連接部134從散熱主體110之邊緣向外延伸，以與第二傾斜部136形成可容納晶片26(繪示於圖2A)的容置空間。在另一實施例中，延伸部130可以具有多個第二傾斜部136及/或多個第一連接部134，以形成可容納晶片26(繪示於圖2A)的容置空間。
在其他實施例中，晶片26與線路載板22之間可透過導電凸塊彼此電性連接。晶片26可透過覆晶技術(Flip-Chip)設置於線路載板22上，並且與線路載板22電性連接。
在本實施例中，延伸部130的第一傾斜部132與散熱主體110連接，第一傾斜部132與第一連接部134連接，其中第一傾斜部132位於散熱主體110與第一連接部134之間，且散熱件100的四個延伸部130藉由各自的第一連接部134彼此連接，但本發明不限於此。在一可行的實施例中，散熱件100的四個延伸部130可以彼此分離，且各個延伸部130的第一傾斜部132與散熱主體110連接。
圖2A是依照本發明一實施例的晶片封裝的剖面示意圖，圖2B是圖2A中R2區域的放大圖。請先參照圖2A至圖2B，本實施例的晶片封裝20包括一線路載板22、一晶片26、一散熱件100以及一封裝層24。晶片26配置於線路載板22上且與線路載板22電性連接。散熱件100配置於線路載板22上以使該晶片26位於散熱主體110與線路載板22之間。封裝層24覆蓋線路載板22、晶片26以及散熱件100。
在本實施例中，線路載板22例如是具有單層線路之印刷電路板(printed circuit board, PCB)、具有多層線路之印刷電路板或具有重佈線路層(redistribution layer)的基板。晶片26例如是以晶片貼附膜(未繪示)貼附於線路載板22上，且藉由打線技術(wire bonding)將晶片26藉由多條導線26a與線路載板22電性連接。在一些實施例中，晶片封裝20可進一步包括多個導電端子28(conductive terminals)，其中導電端子28配置於線路載板22上，且導電端子28與晶片26分別位於線路載板22的兩相對表面上。此外，導電端子28例如為陣列排列的焊球(solder balls)、凸塊(bumps)、導電柱(conductive pillars)或上述之組合等，以使晶片26藉由線路載板22以及導電端子28與其他元件電性連接。
在本實施例中，散熱件100配置於線路載板22上，且晶片26位於散熱主體110與延伸部130所形成的容置空間內，以使晶片26位於散熱主體110與線路載板22之間。散熱件100的散熱主體110覆蓋於晶片26上，且第一凹槽114所包圍的散熱面110a1的面積大於晶片26的主動面26b的面積。如此一來，散熱件100具有較大的熱散逸(heat dispersion)面積，因此當晶片26運作時所產生熱能可以自晶片26的主動面26b散逸至第一凹槽114所包圍的散熱面110a1，並藉由散熱件100將熱能導出，以使晶片封裝20具有良好的散熱效率，但本發明不限於此。
封裝層24包括第一封裝部24a以及第二封裝部24b，其中第一封裝部24a位於線路載板22以包覆晶片26，且第一封裝部24a被散熱件100所覆蓋，而第二封裝部24b覆蓋散熱件100的延伸部130，且第二封裝部24b透過延伸部130的開口130a與第一封裝部24a連接。於晶片封裝20的注模製程中，可以是將散熱件100配置於線路載板22上，且使晶片26位於散熱件100與線路載板22之間，並一起置入模具中。接著，將熔融的封裝膠體注入模具。在模具中，熔融的封裝膠體所形成的模流經散熱件100中的至少一開口130a和側向空間進入由散熱主體110、第二傾斜部136與第一連接部134所形成的容置空間內，以使封裝膠體覆蓋線路載板22、晶片26以及部分的散熱件100。並且，熔融的封裝膠體可經由其餘的開口130a流出容置空間，以使部分的封裝膠體覆蓋延伸部130。然後，使熔融的封裝膠體冷卻並且固化以形成封裝層24。如此一來，於上述容置空間內的封裝膠體在固化後會形成封裝層24的第一封裝部24a，而於上述容置空間外的封裝膠體在固化後會形成封裝層24的第二封裝部24b。第二封裝部24b可以透過延伸部130的開口130a與第一封裝部24a連接，且覆蓋散熱件100的延伸部130。
由於位於散熱面110a上的環形凸起112可以與模具貼合，因此環形凸起112可以在注模製程中阻檔熔融的封裝膠體。如此一來，熔融的封裝膠體不會覆蓋環形凸起112所環繞的部分散熱面110a1，以使固化後的封裝膠體所形成的封裝層24不會影響散熱件100的散熱功能。
圖2C與2C’依照本發明另一實施例的晶片封裝的局部剖面示意圖，其中圖2C是依照本發明另一實施例的晶片封裝20’的局部剖面示意圖，且圖2C中對晶片封裝20’所繪示的局部區域為對應於圖2B中對晶片封裝20所繪示的R2區域，圖2C'是圖2C中R3區域的放大圖，圖2C、2C’中另一實施例的晶片封裝20’與圖2A、2B的晶片封裝20類似，其類似的構件以相同的標號表示，且具有類似的功能，並省略描述。而晶片封裝20與晶片封裝20’的主要差別在於，熔融的封裝膠體越過環形凸起112，但仍可藉由位於散熱主體110的第一凹槽114將熔融的封裝膠體侷限於第一凹槽114。如此一來，熔融的封裝膠體不會覆蓋環形凸起112所環繞的部分散熱面110a1區域，且固化後的封裝膠體所形成的封裝層24’不會影響散熱件100的散熱功能。
晶片封裝20中所使用的散熱件100可以有其他的設計，以下將搭配圖3至圖5針對散熱件100的變化進行描述。
圖3是依照本發明的第二實施例的散熱件的局部上視示意圖。請參考圖3，在本實施例中，散熱件300與散熱件100相似，其類似的構件以相同的標號表示，且具有類似的功能，並省略描述。而散熱件300與散熱件100的主要差別在於，散熱件300的散熱主體310具有一環形凸起312以及多個第一凹槽314。環形凸起312位於散熱主體310的周緣，且環繞多個第一凹槽314。多個第一凹槽314為多個彼此分離的弧形凹槽，其中第一凹槽314對應於延伸部130的開口130a分佈。如此一來，縱使越過環形凸起312後的封裝膠體具有不同方向的流向，仍可以被侷限於第一凹槽314。
在一實施例中，多個第一凹槽314為多個彼此分離的弧形凹槽，其中第一凹槽314對應於延伸部130的開口130a分佈，且第一凹槽314的弧型長度W1大於對應的開口130a的最大寬度W2。如此一來，縱使越過環形凸起312後的封裝膠體具有不同方向的流向，仍可以被侷限於第一凹槽314。
圖4A是依照本發明的第三實施例的散熱件的局部上視示意圖，圖4B是沿圖4A中剖線B-B’的剖面示意圖。請參考圖4A與4B，在本實施例中，散熱件400與散熱件100相似，其類似的構件以相同的標號表示，且具有類似的功能，並省略描述。而散熱件400與散熱件100的主要差別在於，散熱件400的散熱主體410具有一環形凸起412、一環形的第一凹槽414以及一環形的第二凹槽416，且第一凹槽414位於第二凹槽416與環形凸起412之間。環形凸起412位於散熱主體410的周緣，且環繞第一凹槽414與第二凹槽416。第一凹槽414緊鄰環形凸起412，以使環形凸起412的側壁412a與第一凹槽414的側壁414a對齊。第一凹槽414與第二凹槽416之間具有一間隙，且第二凹槽416所包圍的散熱面410a為一平面。如此一來，縱使熔融的封裝膠體越過環形凸起412且溢出第一凹槽414，仍可以被侷限於第二凹槽416。
圖5是依照本發明的第四實施例的散熱件的局部上視示意圖。請參考圖5，在本實施例中，散熱件500與散熱件400相似，其類似的構件以相同的標號表示，且具有類似的功能，並省略描述。而散熱件500與散熱件400的主要差別在於，散熱件500的散熱主體510具有一環形凸起512、一環形的第一凹槽514、一環形的第二凹槽516以及多個連通凹槽518。第一凹槽514位於第二凹槽516與環形凸起512之間。連通凹槽518位於第一凹槽514與第二凹槽516之間，以連通第一凹槽514與第二凹槽516。環形凸起512位於散熱主體510的周緣，且環繞第一凹槽514、第二凹槽516與連通凹槽518。第一凹槽514緊鄰環形凸起512，以使環形凸起512的側壁(未繪示)與第一凹槽514的側壁(未繪示)對齊。第一凹槽514與第二凹槽516之間具有可使彼此相互連通的多個連通凹槽518，且第二凹槽516所包圍的散熱面510a為一平面。如此一來，縱使熔融的封裝膠體越過環形凸起512，仍以被侷限於第一凹槽514、第二凹槽516及/或連通凹槽518。
綜上所述，本發明的散熱件具有良好的製造良率以及良好的散熱效率。且具有本發明的散熱件的晶片封裝具有良好的散熱效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、300、400、500‧‧‧散熱件
110、310、410、510‧‧‧散熱主體
110a、110a1、110a2、310a、410a、510a‧‧‧散熱面
112、312、412、512‧‧‧環形凸起
114、314、414、514‧‧‧第一凹槽
112a、114a、412a、414a‧‧‧側壁
130‧‧‧延伸部
130a‧‧‧開口
132‧‧‧第一傾斜部
134‧‧‧第一連接部
136‧‧‧第二傾斜部
138‧‧‧第二連接部
416、516‧‧‧第二凹槽
518‧‧‧連通凹槽
W1‧‧‧長度
W2‧‧‧寬度
20、20’‧‧‧晶片封裝
22‧‧‧線路載板
24、24'‧‧‧封裝層
24a、24a'‧‧‧第一封裝部
24b、24b'‧‧‧第二封裝部
24c'‧‧‧多餘封裝部
26‧‧‧晶片
26a‧‧‧導線
26b‧‧‧主動面
28‧‧‧導電端子
R1、R2、R3‧‧‧區域
圖1A是依照本發明的第一實施例的散熱件的上視示意圖。 圖1B是圖1A中R1區域的放大圖。 圖1C是沿圖1B中剖線A-A’的剖面示意圖。 圖2A是依照本發明一實施例的晶片封裝的剖面示意圖。 圖2B是圖2A中R2區域的放大圖。 圖2C是依照本發明另一實施例的晶片封裝的局部剖面示意圖。 圖2C'是圖2C中R3區域的放大圖。 圖3是依照本發明的第二實施例的散熱件的局部上視示意圖。 圖4A是依照本發明的第三實施例的散熱件的局部上視示意圖。 圖4B是沿圖4A中剖線B-B’的剖面示意圖。 圖5是依照本發明的第四實施例的散熱件的局部上視示意圖。

Claims (10)

  1. 一種散熱件，包括： 一散熱主體，具有一散熱面、位於該散熱面上的至少一凹槽以及一位於該散熱面上的環形凸起，且該環形凸起環繞該至少一凹槽；以及 多個延伸部，分別從該散熱主體之邊緣向外延伸，且各該延伸部分別具有一開口。
  2. 如申請專利範圍第1項所述的散熱件，其中該散熱主體包括一圓形板狀體。
  3. 如申請專利範圍第1項所述的散熱件，其中該至少一凹槽包括多個彼此分離的弧形凹槽，且該些弧形凹槽對應於該些開口分佈。
  4. 如申請專利範圍第3項所述的散熱件，其中各該弧形凹槽的長度大於對應該開口的寬度。
  5. 如申請專利範圍第1項所述的散熱件，其中該至少一凹槽包括至少一環形凹槽。
  6. 如申請專利範圍第5項所述的散熱件，其中該至少一環形凹槽包括一第一環形凹槽以及一第二環形凹槽，且該第一環形凹槽位於該第二環形凹槽與該環形凸起之間。
  7. 如申請專利範圍第6項所述的散熱件，其中該散熱片更包括多個連通於該第一環形凹槽與該第二環形凹槽之間的連通凹槽。
  8. 如申請專利範圍第1項所述的散熱件，其中該散熱主體與該些延伸部一體成形。
  9. 一種晶片封裝，包括： 一線路載板； 一晶片，配置於該線路載板上並且與該線路載板電性連接； 一如請求項1所述的散熱件，該散熱件配置於該線路載板上以使該晶片位於該散熱主體與該線路載板之間；以及 一封裝層，覆蓋該線路載板、該晶片以及該散熱件。
  10. 如申請專利範圍第9項所述的晶片封裝，其中該封裝層包括： 一第一封裝部，位於該線路載板以包覆該晶片，且該第一封裝部被該散熱件所覆蓋；以及 一第二封裝部，覆蓋該些延伸部，且該第二封裝部透過該些開口與該第一封裝部連接。
TW106101797A 2017-01-19 2017-01-19 散熱件及具有散熱件之晶片封裝 TW201828424A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106101797A TW201828424A (zh) 2017-01-19 2017-01-19 散熱件及具有散熱件之晶片封裝
CN201710170090.2A CN108336041A (zh) 2017-01-19 2017-03-21 散热件及具有散热件的芯片封装件
CN201720277304.1U CN206595246U (zh) 2017-01-19 2017-03-21 散热件及具有散热件的芯片封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106101797A TW201828424A (zh) 2017-01-19 2017-01-19 散熱件及具有散熱件之晶片封裝

Publications (1)

Publication Number Publication Date
TW201828424A true TW201828424A (zh) 2018-08-01

Family

ID=60123668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101797A TW201828424A (zh) 2017-01-19 2017-01-19 散熱件及具有散熱件之晶片封裝

Country Status (2)

Country Link
CN (2) CN108336041A (zh)
TW (1) TW201828424A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201828424A (zh) * 2017-01-19 2018-08-01 力成科技股份有限公司 散熱件及具有散熱件之晶片封裝
CN112447630A (zh) * 2020-11-09 2021-03-05 南昌航空大学 散热主体和具有该散热主体的芯片封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158783B (zh) * 2015-03-26 2018-12-18 旭宏科技有限公司 具有防溢胶结构的散热片装置
TW201828424A (zh) * 2017-01-19 2018-08-01 力成科技股份有限公司 散熱件及具有散熱件之晶片封裝

Also Published As

Publication number Publication date
CN108336041A (zh) 2018-07-27
CN206595246U (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
EP3373331A1 (en) Semiconductor package with stiffener ring
US9570405B2 (en) Semiconductor device and method for manufacturing same
TWI446495B (zh) 封裝載板及其製作方法
KR100781100B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2019071412A (ja) チップパッケージ
TW201428920A (zh) 組件端子周邊內具有周邊凹部的引線框架
KR20150125814A (ko) 반도체 패키지 장치
US20200152545A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI615930B (zh) 散熱件及具有散熱件之晶片封裝件
TW201828424A (zh) 散熱件及具有散熱件之晶片封裝
JPWO2012029910A1 (ja) 発光装置、回路基板、発光装置用パッケージアレイ、及び発光装置用パッケージアレイの製造方法
KR102041644B1 (ko) 전력 모듈 패키지와 이의 제작방법
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
WO2014136735A1 (ja) 半導体装置
JP6633881B2 (ja) Ｌｅｄ照明器具およびその製造方法
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
TWM545360U (zh) 散熱件及具有散熱件之晶片封裝件
TW201828423A (zh) 散熱件及具有散熱件之晶片封裝
TWM544116U (zh) 散熱件及具有散熱件之晶片封裝件
US11417581B2 (en) Package structure
KR102016019B1 (ko) 고열전도성 반도체 패키지
CN107123633B (zh) 封装结构
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR101562706B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
US9559273B2 (en) Light-emitting package structure and method of fabricating the same