JP2015231027A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015231027A
JP2015231027A JP2014117862A JP2014117862A JP2015231027A JP 2015231027 A JP2015231027 A JP 2015231027A JP 2014117862 A JP2014117862 A JP 2014117862A JP 2014117862 A JP2014117862 A JP 2014117862A JP 2015231027 A JP2015231027 A JP 2015231027A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
semiconductor
coating material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014117862A
Other languages
English (en)
Inventor
古米　正樹
Masaki Komai
正樹 古米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014117862A priority Critical patent/JP2015231027A/ja
Priority to US14/724,556 priority patent/US9397033B2/en
Priority to DE102015209977.6A priority patent/DE102015209977A1/de
Publication of JP2015231027A publication Critical patent/JP2015231027A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】チップコート材で半導体チップをより確実に保護可能な半導体装置を提供する。【解決手段】一形態に係る半導体装置は、半導体チップと、半導体チップが搭載されるチップ搭載基板と、チップ搭載基板に設けられており、半導体チップを収容するチップ収容部と、半導体チップが収容されたチップ収容部及びチップ搭載基板を封止する封止部と、を備え、チップ収容部は、半導体チップの周囲を囲むフレーム部を有し、フレーム部の高さは、半導体チップの高さより高く、チップ収容部においてフレーム部の内側には、半導体チップを保護するためのチップコート材が注入されている。【選択図】図３

Description

本発明は、半導体装置に関する。
半導体装置として、特許文献１記載のように、良熱伝導性金属片（チップ搭載基板）上に半導体チップが搭載され、その半導体チップが、樹脂で封止されたものが知られている。特許文献１記載の技術では、半導体チップは、半導体チップを保護するために、チップコート材で覆われている。
特許第２７９５９６１号公報 特許第２６９８２５９号公報
半導体チップをチップコート材で覆うために、通常、半導体チップに対してチップコート材をいわゆるポッティング（樹脂盛）加工した後、チップコート材を硬化させることが考えられる。
しかしながら、チップコート材が硬化されるまでは、樹脂盛の形状は、チップコート材の表面張力に依存している。そのため、チップコート材が、半導体チップにポッティングされた直後には、チップコート材が半導体チップを被覆していても、チップコート材の硬化前に、チップコート材が広がる（或いは、押し潰れる）場合がある。その結果、半導体チップの一部が、特に、半導体チップにおいて、半導体チップが搭載されている金属片（チップ搭載基板）側と反対側のエッジがチップコート材から露出する恐れがある。この場合、チップコート材で半導体チップを、十分に保護できず、結果として、半導体装置の耐久性が低下する。
本発明は、チップコート材で半導体チップをより確実に保護可能な半導体装置を提供することを目的とする。
本発明の一側面に係る半導体装置は、半導体チップと、半導体チップが搭載されるチップ搭載基板と、チップ搭載基板に設けられており、半導体チップを収容するチップ収容部と、半導体チップが収容されたチップ収容部及びチップ搭載基板を封止する封止部と、を備え、チップ収容部は、半導体チップの周囲を囲むフレーム部を有し、フレーム部の高さは、半導体チップの高さより高く、チップ収容部においてフレーム部の内側には、半導体チップを保護するためのチップコート材が注入されている。
上記によれば、チップコート材で半導体チップをより確実に保護可能な半導体装置を提供し得る。
図１は、一形態に係る半導体装置の斜視図である。 図２（ａ）は、図１に示した半導体装置において封止部を省略して図示した半導体装置の平面図である。図２（ｂ）は、図１に示した半導体装置において封止部を省略して図示した半導体装置の側面図である。 図３は、図１のＩＩＩ−ＩＩＩＩ線に沿った断面図である。 図４は、他の形態に係る半導体装置の断面構成を模式的に示す図面である。 図５（ａ）は、図４に示した形態の半導体装置において、半導体チップとチップ搭載基板との電気的接続の一例を示すための図面である。図５（ｂ）は、図４に示した形態の半導体装置において、半導体チップとチップ搭載基板との電気的接続の他の例を示すための図面である。
［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。（１）一形態に係る半導体装置は、半導体チップと、半導体チップが搭載されるチップ搭載基板と、チップ搭載基板に設けられており、半導体チップを収容するチップ収容部と、半導体チップが収容されたチップ収容部及びチップ搭載基板を封止する封止部と、を備え、チップ収容部は、半導体チップの周囲を囲むフレーム部を有し、フレーム部の高さは、半導体チップの高さより高く、チップ収容部においてフレーム部の内側には、半導体チップを保護するためのチップコート材が注入されている。
上記半導体装置では、チップ収容部に半導体チップが収容されており、チップ収容部が有するフレーム部の内側にチップコート材が注入されている。そのため、チップコート材の注入領域がフレーム部で規定されていることになる。そして、フレーム部の高さは半導体チップの高さより高い。その結果、チップコート材で半導体チップを確実に被覆できるので、より確実にチップコート材で半導体チップを保護可能である。
（２）一形態において、上記チップ収容部はフレーム部であってもよい。これにより、簡易な構成で、チップコート材で半導体チップをより確実に保護可能である。
（３）一形態において、チップ収容部は、チップ搭載基板上に固定され、半導体チップが搭載される台座部と、台座部上に設けられる上記フレーム部とを有してもよい。この形態では、例えば、半導体チップを収容したチップ収容部を、チップ搭載基板上に搭載することによって、半導体装置を製造できる。そのため、半導体装置をより製造し易い。
（４）一形態において、上記台座部は放熱板であってもよい。この形態では、台座部が放熱板であることによって、半導体チップの動作時における放熱性が向上する。
（５）一形態において、チップ搭載基板に一体的に連結されており半導体チップと電気的に接続される第１のリードと、チップ搭載基板と離間して配置され封止部によってチップ搭載基板に対して固定されており、記半導体チップと電気的に接続される第２のリードと、を更に備えてもよい。この形態では、第１のリード及び第２のリードを介して、半導体チップを駆動できる。
［本願発明の実施形態の詳細］
本発明の実施形態に係る半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。
（第１の実施形態）
図１〜図３を利用して、一形態に係る半導体装置について説明する。図１は、一形態に係る半導体装置の斜視図である。図２（ａ）は、図１に示した半導体装置の平面図である。図２（ｂ）は、図１に示した半導体装置の側面図である。図２（ａ）及び図２（ｂ）は、図１に示した封止部が省略されている。図３は、図１のＩＩＩ−ＩＩＩＩ線に沿った断面図である。
図１、図２（ａ）及び図２（ｂ）に示すように、半導体装置１０は、ダイパッド（チップ搭載基板）１２と、３本のリード１４，１６，１８と、半導体チップ２０と、フレーム部（チップ収容部）２２と、封止部２４とを備える樹脂封止型の半導体装置である。
ダイパッド１２は板状を呈しており、導電性を有する。ダイパッド１２の平面視形状の一例は、長方形である。ダイパッド１２を構成する材料の例は銅及び銅合金等を含む。このようにダイパッド１２が金属から構成される場合、ダイパッド１２は、金属片（或いは、金属タブ）である。一形態において、ダイパッド１２には、板厚方向にダイパッド１２を貫通する貫通孔２６が形成されていてもよい。貫通孔２６は、半導体装置１０を他の部材などに、例えば螺子止めなどによって固定する際に、螺子を通すための孔である。
３本のリード１４，１６，１８は、半導体チップ２０を外部接続するための電極端子として機能し、ダイパッド１２と共にリードフレームを構成する。３本のリード１４，１６，１８のうちの一つのリード（第１のリード）１６は、ダイパッド１２の側面１２ａに機械的（又は物理的）に一体的に連結されている。ダイパッド１２は導電性を有するので、リード１６とダイパッド１２とは電気的に接続されていることになる。リード１６の材料の例はダイパッド１２の材料と同じ材料を含む。リード１６が連結されたダイパッド１２は、リード１６がダイパッド１２に直接機械的に連結されているように作製されていればよく、例えば、金属板といった導電性を有する板材を、プレス加工などを利用して一体的に成形することによって作製され得る。
リード１４，１６，１８のうち残りの２本のリード(第２のリード）１４，１８は、ダイパッド１２の側面１２ａから離間して配置されており、封止部２４によって、ダイパッド１２に対して固定されている。リード１４，１８の材料の例は銅及び銅合金を含む。
半導体チップ２０は、ダイパッド１２の表面１２ｂに搭載されている半導体素子である。半導体チップ２０の例は、ＭＯＳ−ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ、ＰＮ接合ダイオード、ショットキーバリアダイオード等のダイオードを含む。半導体チップ２０の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）及びダイヤモンドを含む。
以下の説明では、説明の便宜のために、半導体チップ２０をＭＯＳ−ＦＥＴとする。
ＭＯＳ―ＦＥＴとしての半導体チップ２０は、表面（ダイパッド１２の表面１２ｂと反対側の面）側に、ゲート電極に電気的に接続された電極パッドＧＰとソース電極に電気的に接続された電極パッドＳＰを有し得る。電極パッドＧＰは、導線２８ａを介してリード１４に電気的に接続されている。電極パッドＳＰは、導線２８ｂを介してリード１８に電気的に接続されている。導線２８ａ，２８ｂの例はアルミ線、アルミリボン、金線、金リボン、銅線を含む。半導体チップ２０の裏面全体には、ドレイン電極に電気的に接続された電極パッドが形成され得る。
半導体チップ２０は、鉛入り金属半田、鉛を含まない金属半田、又は、銀ペースト若しくは導電性樹脂等の導電性接着剤を利用して、表面１２ｂに接着されることによって、表面１２ｂに搭載され得る。半導体チップ２０の裏面（表面１２ｂ側の面）に電極パッドが形成されている場合、上記のように、半導体チップ２０が半田又は導電性接着剤を介して表面１２ｂに接着されれば、半導体チップ２０は、ダイパッド１２に電気的に接続され、その結果、リード１６に電気的に接続されていることになる。
フレーム部２２は、半導体チップ２０の周囲を囲むように表面１２ｂに固定された枠体である。換言すれば、半導体チップ２０は、フレーム部２２内に収容されている。フレーム部２２の平面視形状（半導体チップ２０の厚さ方向から見た形状）は、環状であれば、図２（ａ）に示すように四角形状でもよいし、或いは、円形でもよい。フレーム部２２の高さ（表面１２ｂの法線方向の長さ）は、図２（ｂ）及び図３に示すように、半導体チップ２０の高さ（或いは厚さ）より高い。一形態において、フレーム部２２の高さは、導線２８ａ，２８ｂと接触しない高さ、すなわち、導線２８ａ，２８ｂのループ形状における最高点の高さより低くし得る。フレーム部２２の材料は特に限定されないが、フレーム部２２の材料の例は、金属、セラミックス及び樹脂を含む。
フレーム部２２の材料が金属である形態では、フレーム部２２は、例えば、半導体チップ２０をダイパッド１２に固着する際に使用する半田と同じ半田、又は銀ペースト若しくは接着剤を用いて、ダイパッド１２に固着され得る。フレーム部２２の材料がセラミックス又は樹脂である形態では、接着剤を用いてフレーム部２２は、ダイパッド１２に固着され得る。
フレーム部２２内には、図３に示すように、半導体チップ２０を保護するためのチップコート材３０が注入されており、半導体チップ２０は、チップコート材３０内に埋設されている。一形態において、チップコート材３０は、図３に例示しているように、フレーム部２２内に充填されていればよいが、チップコート材３０は、半導体チップ２０がチップコート材３０で埋設されるように注入されていればよい。すなわち、チップコート材３０の注入領域の高さが半導体チップ２０の高さより高ければ、チップコート材３０の注入領域の高さは、フレーム部２２の高さよりも低くても良い。
チップコート材３０の材料の例は、エポキシ系樹脂（具体的には、エポキシ樹脂）、ポリイミド樹脂、ポリイミド系シリコーン樹脂（具体的には、ポリイミドシリコーン樹脂）及びシリコーン樹脂を含む。一形態において、チップコート材３０の材料は、耐湿性を有する樹脂、すなわち、吸水率が低い樹脂である。耐湿性を有する（或いは、吸水率が低い）とは、吸水率が（1％）以下であることを意味する。耐湿性を有する樹脂の例は、上述したエポキシ系樹脂である。
封止部２４は、ダイパッド１２、及び半導体チップ２０が収容されたフレーム部２２を封止する。リード１４，１８の一端１４ａ，１８ａは、図１に示すように、封止部２４内に位置し、封止部２４を介して、リード１４，１６は、ダイパッド１２に対して固定されている。リード１４，１６，１８のうち封止部２４の内側の部分は、いわゆるインナーリードであり、リード１４，１６，１８のうち封止部２４の外側の部分は、アウターリードである。
封止部２４の外形形状の一例は、図１に示したように、略直方体である。封止部２４の材料は樹脂であり、例えば、熱硬化性樹脂である。熱硬化性樹脂の例はエポキシ系樹脂である。封止部２４の材料の他の例は、フェノール樹脂である。封止部２４は、ダイパッド１２、及び、半導体チップ２０が収容されたフレーム部２２を封止部２４となるべき樹脂でモールド成形することによって形成され得る。
封止部２４は、図３に例示したように、ダイパッド１２の裏面１２ｃを覆ってもよいし、裏面１２ｃが露出するように、ダイパッド１２などを封止してもよい。一形態において、封止部２４には、ダイパッド１２の貫通孔２６の中心軸線を中心軸線とする貫通孔３２（図１参照）が形成されていてもよい。貫通孔２８は、貫通孔２６と同様に螺子止めなどの際などに螺子が通される孔である。貫通孔２８の直径は、貫通孔２６の直径より小さい。
上記半導体装置１０は、例えば、次のようにして製造され得る。まず、リード１６が一体的に連結されたダイパッド１２を準備し、表面１２ｂに半導体チップ２０を、半田などを利用して搭載する。
半導体チップ２０が内側に収容されるように、フレーム部２２を表面１２ｂに固着する。フレーム部２２の材料が金属である場合、半導体チップ２０を表面１２ｂに固着する際に使用する半田と同じ半田を利用してフレーム部２２を表面１２ｂに固着してもよいし、或いは、半導体チップの表面１２ｂへの搭載後に、銀ペースト又は接着剤を利用して、フレーム部２２を表面１２ｂに固着してもよい。フレーム部２２の材料が樹脂である場合、半導体チップ２０の表面１２ｂへの搭載後に、接着剤を利用して、フレーム部２２を表面１２ｂに固着してもよい。
フレーム部２２で半導体チップ２０を囲んだのち、半導体チップ２０と、リード１４，１８とを導線２８ａ，２８ｂによって電気的に接続する。
その後、フレーム部２２内にチップコート材３０を注入し、チップコート材３０で半導体チップ２０を覆う。続いて、チップコート材３０の材料に応じた硬化方法（例えば、加熱或いは紫外線照射等）によって、チップコート材３０を硬化させる。
続いて、ダイパッド１２及びフレーム部２２を、封止部２４で封止して半導体装置１０を得る。封止部２４は、例えば、封止部２４の材料としての樹脂（以下、封止用樹脂と称す）によってダイパッド１２、及び、半導体チップ２０が収容されチップコート材３０が注入されたフレーム部２２をモールド成形することによって、形成され得る。モールド成形時、リード１６，１８の一端が封止部２４内に位置するように、封止用樹脂によってダイパッド１２等をモールド成形する。封止用樹脂の例は、エポキシ系樹脂及びフェノール樹脂を含む。
半導体装置１０では、封止部２４に封止され、且つ、チップコート材３０に埋設された半導体チップ２０と、リード１４，１６，１８が電気的に接続されている。そのため、リード１４，１６，１８を介して、半導体チップ２０に電力を供給すること、或いは、リード１４，１６，１８を介して、半導体チップ２０に適宜信号を入出力することが可能である。すなわち、リード１４，１６，１８を介して半導体チップ２０を駆動でき、その結果、半導体装置１０を動作させることができる。
また、半導体装置１０は、半導体チップ２０の周囲に、半導体チップ２０を囲むフレーム部２２を有しており、フレーム部２２内にチップコート材３０が注入されている。換言すれば、チップコート材３０の注入領域がフレーム部２２で画成されている。そのため、半導体チップ２０がチップコート材３０で確実にコートされるので、半導体チップ２０の耐久性及びそれに伴う半導体装置１０の耐久性が向上する。この点について、フレーム部２２を設けない場合と比較しながら説明する。
フレーム部２２を設けない場合、チップコート材３０で半導体チップ２０を被覆するためには、例えば、次のような方法が考えられる。すなわち、半導体チップ２０を表面１２ｂに搭載した後、半導体チップ２０にチップコート材３０を樹脂盛（ポッティング）する。そして、その樹脂盛されたチップコート材３０を硬化させる。半導体チップ２０にチップコート材３０を樹脂盛（ポッティング）した直後には、チップコート材３０が半導体チップ２０を被覆していても、チップコート材３０が硬化するまでの間に、チップコート材３０が広がり、結果として、半導体チップ２０、特に、半導体チップ２０の表面側のエッジが、チップコート材３０から露出する場合があり得る。これは、チップコート材３０が硬化するまでの樹脂盛形状は、チップコート材３０の表面張力に依存しているからである。
これに対して、半導体装置１０のように、半導体チップ２０の周囲にフレーム部２２を設けている場合、フレーム部２２で、チップコート材３０の注入領域が規定されている。換言すれば、フレーム部２２がチップコート材３０に対して堰として機能する。この場合、半導体チップ２０をチップコート材３０で覆うために、チップコート材３０をフレーム部２２内に注入しても、その注入領域の形状は、チップコート材３０の表面張力に実質的に依存しない。そのため、チップコート材３０を硬化させた後も、半導体チップ２０の全体をチップコート材３０で確実に覆うことができ、結果として、チップコート材３０で半導体チップ２０を保護することが可能である。よって、半導体チップ２０の耐久性が向上し、その結果、半導体装置１０の耐久性も向上する。
具体的には、フレーム部２２を備えることで、半導体チップ２０をチップコート材３０で確実に保護できるので、例えば、モールド成形時の半導体チップ２０に作用する応力を緩和したり、或いは、半導体チップ２０のパルス的な動作（半導体チップ２０のＯＮ状態及びＯＦＦ状態の繰り返し）で生じるヒートサイクルに起因するクラック防止も図ることができる。特に、半導体チップ２０がＳｉＣ又はＧａＮを含むワイドバンドギャップ半導体である場合、半導体装置１０は、電力装置などに使用される傾向にある。この場合、半導体チップ２０の上記ヒートサイクルにおける温度差が大きいため、クラックも生じ易くなるが、上記のように、チップコート材３０で半導体チップ２０が保護されているので、クラックなどをより抑制できる。そのため、半導体チップ２０の耐久性が向上し、その結果、半導体装置１０の耐久性も向上する。
また、半導体チップ２０を完全にコートでき、半導体チップ２０がチップコート材３０から露出していないので、チップコート材３０が耐湿性を有する形態では、半導体チップ２０に水分などが侵入し難い。その結果、水分に起因するクラック及び半導体チップ２０の損傷がより確実に低減される。特に、半導体チップ２０への水分の侵入は、チップコート材３０と半導体チップ２０の界面を伝って生じ易いので、半導体チップ２０への水分の侵入を防止するためには、チップコート材３０で半導体チップ２０を完全に被覆しておくことが重要である。そのため、フレーム部２２を設けていることによって、チップコート材３０で半導体チップ２０を完全に被覆可能な半導体装置１０の構成は、半導体チップ２０への水分等の侵入を防止する観点から有効な構成である。チップコート材３０が耐湿性を有する場合、封止部２４に要求される耐湿性のレベルを下げることができるので、封止部２４の材料の選択の自由度が向上する。
また、フレーム部２２でチップコート材３０の注入領域を規定できるので、チップコート材３０の注入量も安定して管理できる。更に、チップコート材３０をフレーム部２２内に注入した後に、チップコート材３０の広がりを考慮する必要がないので、チップコート材３０の粘度などが制限されにくく、チップコート材３０の選択の自由度が向上する。
更に、半導体装置１０の構成では、半導体チップ２０の周囲に、フレーム部２２を配設していることで、上記のように、半導体チップ２０を、チップコート材３０で確実に被覆できる。そのため、簡易な構成で、チップコート材３０で半導体チップ２０をより確実に保護できることになる。また、チップコート材３０をフレーム部２２に注入することで、安定的に半導体チップ２０をチップコート材３０で被覆できるので、半導体装置１０の製造歩留まりが改善し、その結果、量産性も改善する。そのため、半導体装置１０の製造コストの低減も図ることができる。
（第２の実施形態）
図４は、他の形態に係る半導体装置の断面構成を模式的に示す図面である。図４に示した半導体装置３４は、フレーム部２２の代わりに、半導体チップ２０を収容するチップ収容部３６をダイパッド１２の表面１２ｂに有する点で、半導体装置１０の構成と相違する。この相違点を中心に半導体装置３４について説明する。
チップ収容部３６は、半導体チップ２０が搭載される板状の台座部３８と、半導体チップ２０の周囲を囲う側壁（或いは周囲壁）としてのフレーム部４０とを有する。
台座部３８は板状を呈しており、台座部３８の材料の例は、金属、セラミックス及び樹脂を含む。一形態において、台座部３８は、放熱板（例えば、ヒートシンク）であってもよい。台座部３８が放熱板である形態では、台座部３８の材料の例は、銅及びタングステン等の金属及び窒化アルミに例示されるセラミックスを含む。
フレーム部４０は、台座部３８に搭載された半導体チップ２０を囲うように台座部３８に設けられている。一形態において、フレーム部４０は、台座部３８の周縁部に沿って立設されている。フレーム部４０の材料の例は、金属、セラミックス及び樹脂を含む。フレーム部４０の材料は、台座部３８の材料と同じでもよいし、異なっていてもよい。フレーム部４０の構成は、フレーム部２２の構成と同じとし得る。すなわち、フレーム部４０の高さ（表面１２ｂの法線方向の長さ）は、半導体チップ２０の高さ（或いは厚さ）より高い。一実施形態において、フレーム部２２の高さは、導線２８ａ，２８ｂと接触しない高さ、すなわち、導線２８ａ，２８ｂのループ形状における最高点の高さより低くし得る。
チップ収容部３６は、台座部３８にフレーム部４０を固着することによって作製され得る。台座部３８へのフレーム部４０の固着方法は、半導体装置１０において、フレーム部２２を表面１２ｂに固着する方法と同様とし得る。台座部３８と、フレーム部４０とが同じ材料から構成されている場合は、台座部３８とフレーム部４０とを一体的に作製してもよい。例えば、チップ収容部３６の材料が金属である形態では、金属板の表面に箱状の凹部を形成することによって、凹部の底壁に対応する部分を台座部３８と、凹部の側壁に対応する部分をフレーム部４０とするチップ収容部３６を作製してもよい。また、チップ収容部３６の材料が樹脂である場合は、台座部３８とフレーム部４０とを一体的に成形してもよい。
チップ収容部３６において、フレーム部４０の内側、すなわち、台座部３８とフレーム部４０とで規定される空間には、チップコート材３０が注入されている。これによって、台座部３８に搭載された半導体チップ２０がチップコート材３０内に埋設されている。
上記構成では、半導体チップ２０を収容したチップ収容部３６が、ダイパッド１２の表面１２ｂに固定されているので、半導体チップ２０は、台座部３８を介してダイパッド１２に搭載されていることになる。
台座部３８の材料が金属を含み、台座部３８が導電性を有する場合、半導体チップ２０は台座部３８を介して、ダイパッド１２と電気的に接続される。
台座部３８の材料がセラミックス又は樹脂を含み、台座部３８が導電性を有しない場合、図５（ａ）に示したように、半導体チップ２０と、ダイパッド１２とを電気的に接続するために、台座部３８にビア４２を形成してもよい。具体的には、台座部３８の厚さ方向に延びる貫通孔を形成し、貫通孔の両端が導通するように、貫通孔内に導電材料を注入或いは貫通孔の内面に導電材料の層を形成してもよい。或いは、図５（ｂ）に示したように、台座部３８の側面３８ａ、表面３８ｂ及び側面３８ｃ上に導電層４４を形成してもよい。
上記チップ収容部３６を備える半導体装置３４は、例えば、次のようにして製造され得る。半導体装置３４を製造する際には、チップ収容部３６に半導体チップ２０を収容する。例えば、台座部３８に半導体チップ２０を搭載した後、フレーム部４０を台座部３８に固着することによってチップ収容部３６に半導体チップ２０を収容してもよいし、或いは、台座部３８にフレーム部４０を固着することによってチップ収容部３６を作製した後に、半導体チップ２０を、台座部３８に搭載することによって、半導体チップ２０をチップ収容部３６に収容してもよい。
半導体チップ２０をチップ収容部３６に収容した後、チップ収容部３６を、リード１６が一体的に連結されたダイパッド１２の表面１２ｂに固着する。固着方法は、チップ収容部３６とダイパッド１２との材料に応じて、それらが接合され得るような方法で行えばよい。このように、チップ収容部３６を表面１２ｂに固着することによって、半導体チップ２０が、表面１２ｂに台座部３８を介して搭載されることになる。
その後の工程は、半導体装置１０の場合と同様であり得る。すなわち、半導体チップ２０と、リード１４，１６とを導線２８ａ，２８ｂによって電気的に接続する。続いて、チップ収容部３６内、具体的には、フレーム部４０の内側にチップコート材３０を注入し、チップコート材３０を硬化させる。チップコート材３０が硬化した後、ダイパッド１２、及び、半導体チップ２０が収容されたチップ収容部３６を封止部２４で封止する。
チップ収容部３６を備える半導体装置３４においても、チップ収容部３６がフレーム部４０を有するので、半導体装置３４は、半導体装置１０と少なくとも同じ作用効果を有する。例えば、フレーム部４０内に注入されたチップコート材３０によって、半導体チップ２０は、チップコート材３０で、より確実に保護される。その結果、半導体チップ２０及び半導体装置３４の耐久性が向上する。
また、チップ収容部３６に予め半導体チップ２０を収容し、半導体チップ２０を収容したチップ収容部３６をダイパッド１２上に搭載することができる。その結果、半導体装置３４の製造が容易であり、チップ収容部３６を備える半導体装置３４の構成は、半導体装置３４の大量生産に資する構成である。
台座部３８が放熱板である形態では、半導体装置３４の使用時における半導体チップ２０の放熱性が向上する。特に、半導体チップ２０が、ＳｉＣ又はＧａＮといったワイドバンドギャップ半導体を利用している場合、半導体装置３４は、電力装置などに使用され得る。この場合、半導体チップ２０の放熱性が向上していることで、半導体装置３４のパルス的な動作に伴うヒートサイクルに起因するクラックなどをより低減し易い。その結果、半導体装置３４の耐久性がより向上し易い。
以上、本発明の種々の形態について説明したが、本発明は、上記に例示した種々の形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。
例えば、ダイパッド１２に対して、第１のリードとしてのリード１６及び第２のリードとしてのリード１４，１８が設けられていた。しかしながら、半導体チップ２０の構成によっては、第１のリードを備えない構成であってもよい。更に、第２のリードは、２本に限定されず、１本でもよいし、３本以上でもよい。
半導体装置１０，３４が備える半導体チップ２０の数は、一つに限らず、２つ以上でもよい。更に、半導体装置１０，３４が複数の半導体チップ２０を備える場合、半導体チップ２０の種類は異なっていてもよい。例えば、半導体装置１０，３４は、半導体チップ２０として、ＭＯＳ―ＦＥＴ及びダイオードを備えていてもよい。上記実施形態の説明では、半導体チップ２０をＭＯＳ−ＦＥＴとして説明したが、半導体チップ２０がＭＯＳ―ＦＥＴ以外である場合、半導体チップ２０が動作可能なように、ダイパッド１２及びリード１４，１６，１８と電気的に接続せれていればよい。このように、複数の半導体チップ２０がダイパッド１２上に搭載される場合、複数の半導体チップ２０は、例えば、一つのフレーム部２２又は一つのチップ収容部３６内に収容されていてもよい。
第２の実施形態では、チップ収容部３６を作製した後に、そのチップ収容部３６をダイパッド１２上に固定する方法を例示した。しかしながら、ダイパッド１２上に台座部３８を予め固定していてもよい。
更に、チップ収容部の例として、フレーム部２２、及び、台座部３８とフレーム部４０とを有するチップ収容部３６を挙げて説明した。しかしながら、例えば、ダイパッドといったダイパッド１２に、半導体チップ２０が収容され得るような凹部を形成し、その凹部をチップ収容部としてもよい。更に、例示した種々の形態は、本発明の趣旨を逸脱しない範囲で適宜組み合わされ得る。
１０…半導体装置、１２…ダイパッド（チップ搭載基板）、１４…リード（第２のリード）、１６…リード（第１のリード）、１８…リード（第２のリード）、２０…半導体チップ、２２…フレーム部（チップ収容部）、２４…封止部、３０…チップコート材、３４…半導体装置、３６…チップ収容部、３８…台座部、４０…フレーム部。

Claims (5)

  1. 半導体チップと、
    前記半導体チップが搭載されるチップ搭載基板と、
    前記チップ搭載基板に設けられており、前記半導体チップを収容するチップ収容部と、
    前記半導体チップが収容された前記チップ収容部及び前記チップ搭載基板を封止する封止部と、
    を備え、
    前記チップ収容部は、前記半導体チップの周囲を囲むフレーム部を有し、
    前記フレーム部の高さは、前記半導体チップの高さより高く、
    前記チップ収容部において前記フレーム部の内側には、前記半導体チップを保護するためのチップコート材が注入されている、
    半導体装置。
  2. 前記チップ収容部は前記フレーム部である、
    請求項１に記載の半導体装置。
  3. 前記チップ収容部は、
    前記チップ搭載基板上に固定され、半導体チップが搭載される台座部と、
    前記台座部上に設けられる前記フレーム部と、
    を有する、
    請求項１に記載の半導体装置。
  4. 前記台座部が放熱板である、
    請求項３に記載の半導体装置。
  5. 前記チップ搭載基板に一体的に連結されており前記半導体チップと電気的に接続される第１のリードと、
    前記チップ搭載基板と離間して配置され前記封止部によって前記チップ搭載基板に対して固定されており、前記半導体チップと電気的に接続される第２のリードと、
    を更に備える、
    請求項１〜４のいずれか１項に記載の半導体装置。
JP2014117862A 2014-06-06 2014-06-06 半導体装置 Pending JP2015231027A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014117862A JP2015231027A (ja) 2014-06-06 2014-06-06 半導体装置
US14/724,556 US9397033B2 (en) 2014-06-06 2015-05-28 Semiconductor device
DE102015209977.6A DE102015209977A1 (de) 2014-06-06 2015-05-29 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014117862A JP2015231027A (ja) 2014-06-06 2014-06-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2015231027A true JP2015231027A (ja) 2015-12-21

Family

ID=54549059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014117862A Pending JP2015231027A (ja) 2014-06-06 2014-06-06 半導体装置

Country Status (3)

Country Link
US (1) US9397033B2 (ja)
JP (1) JP2015231027A (ja)
DE (1) DE102015209977A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029507A (ja) * 2017-07-31 2019-02-21 国立研究開発法人産業技術総合研究所 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102041A1 (de) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
CN117637636A (zh) * 2024-01-26 2024-03-01 华羿微电子股份有限公司 一种保护芯片的功率半导体封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833857A (ja) * 1981-08-21 1983-02-28 Nec Corp 半導体装置
JPH05175375A (ja) * 1991-12-25 1993-07-13 Hitachi Ltd 樹脂封止型半導体装置
JPH07211833A (ja) * 1994-01-12 1995-08-11 Tokin Corp 樹脂モールド型半導体装置
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795961B2 (ja) 1990-04-12 1998-09-10 松下電器産業株式会社 半導体装置およびその製造方法
JP2698259B2 (ja) 1991-11-27 1998-01-19 三洋電機株式会社 ヒートシンクの製造方法
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
TWI303094B (en) * 2005-03-16 2008-11-11 Yamaha Corp Semiconductor device, method for manufacturing semiconductor device, and cover frame
US7432133B2 (en) * 2005-10-24 2008-10-07 Freescale Semiconductor, Inc. Plastic packaged device with die interface layer
KR101448850B1 (ko) * 2008-02-04 2014-10-14 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조방법들
US8072047B2 (en) * 2008-05-21 2011-12-06 Stats Chippac Ltd. Integrated circuit package system with shield and tie bar
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833857A (ja) * 1981-08-21 1983-02-28 Nec Corp 半導体装置
JPH05175375A (ja) * 1991-12-25 1993-07-13 Hitachi Ltd 樹脂封止型半導体装置
JPH07211833A (ja) * 1994-01-12 1995-08-11 Tokin Corp 樹脂モールド型半導体装置
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029507A (ja) * 2017-07-31 2019-02-21 国立研究開発法人産業技術総合研究所 半導体装置

Also Published As

Publication number Publication date
US20150357271A1 (en) 2015-12-10
DE102015209977A1 (de) 2015-12-10
US9397033B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
EP1913633B1 (en) Packaged integrated circuit with enhanced thermal dissipation
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
US9111878B2 (en) Method for forming a semiconductor device assembly having a heat spreader
US9412626B2 (en) Method for manufacturing a chip arrangement
US7777246B2 (en) Light emitting diode with inorganic bonding material formed within
JP2019071392A (ja) 半導体装置
US20130249008A1 (en) Semiconductor device
TW201436301A (zh) 發光二極體封裝結構及其製造方法
JP2015231027A (ja) 半導体装置
US7868430B2 (en) Semiconductor device
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US7888781B2 (en) Micro-layered lead frame semiconductor packages
WO2014057765A1 (ja) 半導体装置及びその製造方法
WO2013150890A1 (ja) 半導体デバイス
US8754521B1 (en) Semiconductor device assembly having a heat spreader
US10468319B2 (en) Low-profile electronic package
EP2545584B1 (en) Package having spaced apart heat sink
CN111668197B (zh) 半导体装置及其制造方法
TW201448286A (zh) 發光二極體封裝結構及其製造方法
CN108735614B (zh) 半导体装置及半导体装置的制造方法
KR20060036433A (ko) 방열구조 반도체 패캐지 및 이에 대한 제조.
KR102283390B1 (ko) 멀티칩용 반도체 패키지 및 그 제조방법
TW201442298A (zh) 發光二極體封裝結構及其製造方法
JP2013239659A (ja) 半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181016